研究生学位论文

西南交通大学

研究生学位论文

基于ＦＰＧＡ的图像处理算法及 压缩编码的研究与实现

矩 姓

级 三Ｑ Ｑ望丝

名 堑！垦鋈

申请学位级别 王堂亟±

专 业 出鲎三堡

指导教师 高疃蓥丝蕉

二ｏ ｏ七年三月

摘要

本文以“机车车辆轮对动态检测装置”为研究背景，以改进提升装置性 能为目标，研究在Ａｌｔｅｒａ公司的ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ ^Ｇａｔｅ

Ａｒｒａｙ）芯片

Ｃｙｃｌｏｎｅ上实现图像采集控制、图像处理算法、ＪＰＥＧ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔ

Ｇｒｏｕｐ）压缩编码标准的基本系统。本文使用硬件描述语言Ｖｅｒｉｌｏｇ，以 ＲｅｄＬｏｇｉｃ的ＲＶＤＫ开发板作为硬件平台，在开发工具ＱＵＡＲＴＵＳ２

６．０和

ＭＯＤＥＬＳＩＭ ＳＥ ６．１Ｂ环境中完成软核的设计与仿真验证。

数据采集部分完成的功能是将由模拟摄像机拍摄到的图像信号进行数字 化，然后从数据流中提取有效数据，加以适当裁剪，最后将奇偶场图像数据 合并成帧，存储到存储器中。数字化及码流产生的功能由ＳＡＡ７１１３芯片完成，

由ＦＰＧＡ对ＳＡＡ７１１３芯片初始化设置、控制，并对数字化后的数据进行操 作。

图像处理算法部分考虑到实时性与算法复杂度等因素，从装置的图像处 磐流程中有选择性地实现了直方图均衡化、中值滤波与边缘检测三种图像处 理算法。

压缩编码部分依据ＪＰＥＧ标准基本系统顺序编码模式，在ＦＰＧＡ上实现 了ＤＣＴ（Ｄｉｓｃｒｅｔｅ ^{Ｃｏｓｉｎｅ} Ｔｒａｎｓｆｏｒｍ）变换、量化、Ｚｉｇ－－Ｚａｇ扫描、直流系数 ＤＰＣＭ（Ｄｉｆｆｅｒｅｎｔｉａｌ ^{Ｐｕｌｓｅ Ｃｏｄｅ} Ｍｏｄｕｌａｔｉｏｎ）编码、交流系数ＲＬＣ（Ｒｕｎ Ｌｅｎｇｔｈ

ｃｏｄｅ）编码、霍夫曼编码等主要步骤，最后用实际的图像数据块对系统进行了 验证。

关键词ＦＰＧＡ；图像处理；直方图均衡化；中值滤波；边缘检测；ＤＣＴ

变换；霍夫曼编码

Ａｂｓｔｒａｃｔ

Ｗｉｔｈ

ｔｈｅ ｂａｃｋｇｍｕｎｄ ｏｆ“ｔｈｅ ｄｒａｍａｔｉｃ ｉｎｓｐｅｃｔ ｅｑｕｉｒ＇ｍｅｒｉｔ ｏｆ ｖｅｈｉｃｌｅ ｗｈｅｅｌｓ”

ａｎｄ ｔｈｅ ａｉｍ ｏｆ ｉｍｐｒｏｖｉｎｇ ｔｈｅ ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｔｈｅ ｅｑｕｉｐｍｅｎｔ，ｔｈｉｓ ｐａｐｅｒ ｓｔｕｄｉｅｓ ａｂｏｕｔ ｔｈｅ ｒｅａｌｉｚａｔｉｏｎ ｏｆ ｉｍａｇｅ ｃｏｌｌｅｃｔｉｏｎ ａｎｄ ｃｏｎｔｒｏｌ，ｉｍａｇｅ ｐｒｏｃｅｓｓｉｎｇ ａｌｇｏｒｉｔｈｍ，

ａｎｄ

ＪＰＥＧ ｂａｓｉｃ ｓｙｓｔｅｍ

^ｏｎ

ｔｈｅ ｃｈｉｐ Ｃｙｃｌｏｎｅ ｆｒｏｍ ｔｈｅ Ａｌｔｅｒａ ｃｏｍｐａｎｙ’ｓ ＦＰＧＡ．

Ｗｉｔｈ ｔｈｅ ｈａｒｄｗａｒｅ ｐｌａｔｆｏｒｍ ｏｆ ｔｈｅ Ｒｅｄｌｏｇｉｃ’ｓ ＲＶＤＫ，ｉｔ ｃｏｍｐｌｅｔｅｓ ｔｈｅ ｄｅｓｉｇｎ ａｎｄ ｔｈｅ ｓｉｍｕｌａｔｉｖｅ ｃｏｎｆｉｒｍａｔｉｏｎ ｏｆ ｔｈｅ ｓｏｆｔ

ｃｏｒｅ

ｗｉｔｈ ｔ１１ｅ ｈａｒｄｗａｒｅ ｄｅｓｃｒｉｐｔｉｖｅ １ａｎｇｕａｇｅ Ｖｅｒｉｌｏｇ ｉｎ ｔｈｅ ｅｎｖｉｒｏｎｍｅｎｔ ｏｆ ｔｈｅ ｅｘｐｌｏｉｔｅｄ ｔ００１

ＱＵＡＲＴＵＳ２

^{６，０ ａｎｄ} ＭＯＤＥＬＳＩＭ—ＳＥ ^{６．１ Ｂ．}

Ｔｈｅ ｆｕｎｃｔｉｏｎ ｏｆ ｔｈｅ ｉｍａｇｅ ｃｏｌｌｅｃｔｉｏｎ ｐａｒｔ ｉｓ

^ｔｏ

^{ｃｏｎｖｅｒｔ} ｔｈｅ ａｎａｌｏｇ ｄａｔａ ｆｒｏｍ ｔｈｅ

ａｎａｌｏｇ

^{ｃａｍｅｒａ ｉｎｔｏ ｔｈｅ} ｄｉｇｉｔａｌ ｄａｔａ，ａｎｄ ｔｈｅｎ ｔｏ ｐｉｃｋ ｕｐ ｔｈｅ ｕｓｅｆｕｌ ^{ｄａｔａ ｆｒｏｍ} ｔｈｅ ｄａｔａ ｆｌｏｗ，ａｎｄ ｆｍａｌｌｙ ｔｏ ｉｎｃｏｒｐｏｒａｔｅ也ｅ ｏｄｄ

ａｎｄ ｅｖｅｎ

ｆｉｅｌｄ ｉｎｔｏ

ａ

ｆｌａｍｅ

ａｎｄ

ｓａｖｅ

ｉｔ

ｔｏ ａ

ｍｅｍｏｒｙ ａｆｔｅｒ ｔｈｅ ａｐｐｒｏｐｒｉａｔｅ ｃｕｔ．１１１ｅ ｆｕｎｃｔｉｏｎ ｐｒｏｄｕｃｅｄ ｂｙ ｔｈｅ ｄｉｇｉｔａｌ ｄａｔａ ｆｌｏｗ ｉｓ ｃｏｍｐｌｅｔｅｄ ｂｖ ＳＡＡ７ １１ ３ ｃｈｉｐ，ｈｏｗｅｖｅｒ，ＦＰＧＡ ｃｈｉｐ ｉｎｉｔｉａｌｉｚｅｓ

ａｎｄ

ｃｏｎｔｒｏｌｓ ｔｈｅ ＳＡＡ７ ｌｌ ３ ｃｈｉｐ．ａｎｄ ｍａｎｉｐｕｌａｔｅｓ ｔｈｅ ｄｉｇｉｔａｌ ｄａｔａ

^ａｓ

ｗｅｌｌ．

１址ｉｎｇ ^{ａｃｃｏｕｎｔ} ｏｆ ｓｏｍｅ ｆａｃｔｏｒｓ ｓｕｃｈ

ａｓ

ｒｅａｌ ｔｉｍｅ ｃｈａｒａｃｔｅｒ ｃｏｍｐｌｅｘｉｔｙ ｏｆ ａｌｇｏｒｉｔｈｍ，ｔｈｅ ｉｍａｇｅ ｐｒｏｃｅｓｓｉｎｇ ａｌｇｏｒｉｔｈｍ ｐａｒｔ ｃｈｏｓｅ ｔｈｒｅｅ ａｌｇｏｒｉｔｈｍｓ

^ｔｏ

ｒｅａｌｉｚｅ，

ｔｈｅｙ ｗｅｒｅ ｈｉｓｔｏｇｒａｍ ｅｑｕａｌｉｚａｔｉｏｎ，ｍｅｄｉａｎ ｆｌｔｅｒ ａｎｄ ｅｄｇｅ ｉｎｓｐｅｃｔｉｏｎ，

Ａｃｃｏｒｄｉｎｇ ^ｔｏ ｔｈｅ ｏｒｄｅｒ ｃｏｄｉｎｇ ｍｏｄｅ ｏｆ ｔｈｅ ＪＰＥＧ ｂａｓｉｃ ｓｙｓｔｅｍ，ｔｈｅ ｃｏｍｐｒｅｓｓｅｄ ｃｏｄｅ ｐａｒｔ ｒｅａｌｉｚｅｄ ＤＣＴ

ｔｒａｎｓｆｏｒｒｎ，ｑｕａｎｔｉｚｅｄ，Ｚｉｇ－－Ｚａｇ ｓｃａｎ，ＤＰＣＭ

ｅｎｃｏｄｉｎｇ ｏｆ ｄｉｒｅｃｔ

^{ｃｕｒｒｅｎｔ}

ｔｏｅｆｆｉｃｉｅｎｔ，ＲＬＣ ｅｎｃｏｄｉｎｇ ｏｆ ａｌｔｅｒｎａｔｉｎｇ ^{ｃｕｒｒｅｎｔ}

ｃｏｅｆｆｉｃｉｅｎｔ，Ｈｕｆｆｍａｎ ｅｎｃｏｄｉｎｇ．Ｆｉｎａｌｌｙ，ａｌｌ

ａｃｔｕａｌ ｉｍａｇｅ ｄａｔａ ｗａｓ ｕｓｅｄ ^ｔｏ ｖａｌｉｄａｔｅ ｔｈｅ ｗｈｏｌｅ ｓｙｓｔｅｍ．

Ｋｅｙ ｗｏｒｄｓ ＦＰＧＡ；ｉｍａｇｅ ｐｒｏｃｅｓｓｉｎｇ；ｈｉｓｔｏｇｒａｍ ｅｑｕａｌｉｚａｔｉｏｎ；ｍｅｄｉａｎ ｆｉｌｔｅｒ；

ｅｄｇｅ ｉｎｓｐｅｃｔｉｏｎ；ＤＣＴ ｔｒａｎｓｆｏｒｍ；Ｈｕｆｆｍａｎ ｅｎｃｏｄｉｎｇ

亘蜜窑道盔兰亟圭塑塞圭掌焦筐塞 蔓！夏

第１章绪论

１．１课题研究背景及意义

“机车车辆轮对动态检测装置”是一种非接触式轮对动态自动检测装置

，采用光截图像测量技术和电磁超声探伤技术实现对车轮的外形尺寸和踏面 缺陷的自动检测。该装置于２００３年９月通过了铁道部的科技成果鉴定，目前

正处于推广应用阶段【１^Ｊ。

机车车辆轮对动态检测装置的车轮外形尺寸检测部分，使用了光截图像 测量技术来实现非接触式的在线检测。光截图像测量技术的原理是激光线光 源照射待测物体表面形成外形光截曲线；与光源成一定夹角的ＣＣＤ摄像机拍 摄光截曲线，采集后对获得的曲线图像进行处理。为了提高检测精度，装置 采取对同一车轮进行多点测量，图像数据的吞吐量非常大，而且机车通过速

度越快，在单位时间内要采集、处理、传输的数据量就越大。如何高效、实

时地处理、传输采集到的大量图像数据，是提升装置性能的关键。目前，该 装置采用的是先存储采集到的图像数据，再利用计算机以软件方式完成图像 处理分析的任务。由于目前计算机自身性能的限制，完成数字图像处理的速 度有限，不能达到实时处理的目标。此外，装置对采集到的大量图像数据直 接进行存储，占用了大量存储空间，既增加了硬件成本，同时也使数据的传 输速度缓慢。如果将执行图像处理任务的计算机改用专用的硬件系统来实现，

并对转储的数据进行压缩编码，将能有效提升设备的性能。

随着图像处理技术、压缩编码技术的不断发展和完善，以及ＶＬＳＩ（Ｖｅｒｙ

Ｌａｒｇｅ Ｓｃａｌｅ

Ｉｎｔｅｇｒａｔｉｏｎ）技术的迅猛发展，使得用硬件电路实现实时图像处理

成为可能。近年来不断涌现的各种高性能的专用芯片、数字信号处理器以及 超大规模可编程逻辑器件，使现代实时图像处理系统的设计变得更加方便灵 活。用硬件实现图像处理的方案有多种，可选的目标器件有４类：

ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ

Ｐｒｏｃｅｓｓｏｒ）处理器

ＡＳＩＣｓ（Ａｐｐｌｉｃａｔｉｏｎ—Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ

Ｃｉｒｃｕｉｔｓ）专用集成电路

ＡＳＳＰｓ（Ａｐｐｌｉｃａｔｉｏｎ—Ｓｐｅｃｉｆｉｃ ^{Ｓｔａｎｄａｒｄ}

Ｐｒｏｕｃ招）专用标准电路模块

ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ ^Ｇａｔｅ

Ａｒｒａｙ）现场可编程门阵列

西南交通大学硕士研究生学位论文

第２页 ＤＳＰ处理器主要是指目前最常用的基于ＣＰＵ（Ｃｅｎｔｒａｌ

Ｐｒｏｃｅｓｓｉｎｇ ＵｎｉＯ架

构的器件，通过软件指令的方式完成ＤＳＰ算法，拥有多个硬件乘加器，使用 了环形叠代的方法进行乘法操作，且许多ＤＳＰ处理器还拥有使用多乘法器的 并行指令，用于加速算术运算，但由于其顺序的工作方式、较低的数据处理 速率，只有在处理数据量小而算法比较复杂的情况下具有较明显的优势。

ＡＳＳＰ和ＡＳＩＣ是专门针对完成某种ＤＳＰ算法的集成电路器件，因此在 性能指标、工作速度、可靠性和应用成本上优于ＤＳＰ处理器，但在功能重构，

以及应用性修正方面缺乏灵活性；ＡＳＩＣ虽然有一定的可定制性，但开发周 期长，而且有一个最小定制量，因此应用风险和开发成本过高，正在逐渐失 去其实用性１２Ｊ。

直接使用ＦＰＧＡ完成ＤＳＰ功能，则能在许多实用领域综合ＤＳＰ处理器 与ＡＳＩＣ／ＡＳＳＰ器件的优点，再加上ＦＰＧＡ本身的诸多优势，即能有效克服 传统ＤＳＰ系统的弱点。现代大容量ＦＰＧＡ以其相关的开发技术在可重配置的 ＤＳＰ应用领域，以及ＤＳＰ数据大吞吐量和数据的纯硬件处理方面，有独特的

优势。

本文所构建的专用硬件图像处理系统以ＦＰＧＡ芯片为核心，通过对轮对 图像获取环境及处理最终目的的分析，将适合于用ＦＰＧＡ芯片实现的一些预 处理算法及压缩编码予以实现，对“机车车辆轮对动态检测装置”的改进具 有借鉴意义。

１．２课题开发环境

本文以装有ＷＩＮＤＯＷＳ ＸＰ系统的计算机为软件开发平台，使用的软件 开发工具为ＱＵＡＲＴＵＳ２ ６．０和ＭＯＤＥＬＳＩＭ

^ＳＥ

６．１Ｂ。硬件部分基于一套 ＲＶＤＫ—ＣＹｌＣ２０型的ＦＰＧＡ开发板，其核心芯片为ＡＬＴＥＲＡ公司的 ＣＹＣＬＯＮＥ－－ＥＰｌＣ２０芯片。板内其它资源包括三片２５６Ｋ×１６Ｂｉｔ的ＩＳＳＩ ＩＳ６１Ｌ，Ｖ２５６１６ＡＬ．１０Ｔ的高速异步ＳＲＡＭ，一片６４ＭＢｉｔ的Ｋ４￥６４３２３２Ｆ．１℃６０ 的ＳＤＲＡＭ，以及视频采集、输出板和ＶＧＡ输出扩展板。

开发板及其扩展板的俯视图如图１．１所示。

１，３课题研究内容

图１－１开发板及扩展板俯视图

本文以“机车车辆轮对动态检测装置”的车轮外形尺寸检测部分的图像 处理内容为研究对象，通过对轮对图像处理目的与处理过程的分析，并根据 ＦＰＧＡ芯片自身在图像处理中所具有的优势，将图像处理过程中适合用ＦＰＧＡ 实现的算法在ＦＰＧＡ上予以实现，同时还实现了对静止图像的ＪＰＥＧ压缩编 码，以期为设备今后的性能改进起到借鉴的作用。

本论文共六章：第１章是绪论，介绍了课题的研究背景、内容及意义，

课题的开发环境。第２章是对数字图像处理技术的简述，包括图像处理分类，

数字图像处理的内容及数字图像处理系统。第３章讲述图像数据的采集及前 期处理，包括摄像机工作原理及其信号输出格式，图像数字化，亮度信号提 取，奇偶场合并及图像尺寸裁剪。第４章讲述图像预处理算法的ＦＰＧＡ实现，

包括机车车辆轮对动态检测装置成像分析，图像处理算法流程，直方图均衡 化、中值滤波及边缘检测的原理及实现。第５章讲述静止图像压缩编码的 ＦＰＧＡ实现，包括ＪＰＥＧ压缩编码标准简介，ＪＰＥＧ基本系统压缩编码过程及

西南交通大学硕士研究生学位论文

第４页 实现，ＪＰＥＧ基本系统压缩编码过程，源图像数据特性，离散余弦变换，ＤＣＴ 系数的量化，ＺＩＧ．ＺＡＧ扫描及编码。第６章对前两章中的图像处理算法及压 缩编码进行了实验与结果分析。最后对全文进行了总结。

亘直至夔盔差塑±堡窒生堂丝迨塞 蔓！戛

第２章数字图像处理技术简述

２．１图像处理分类

图像，按照空间坐标和明暗程度的连续性可以分为模拟图像和数字图像。

模拟图像是空间坐标和明暗程度都是连续变化的，不能被计算机或其它数字 器件直接处理的图像。数字图像是指空间坐标和明暗程度均不连续的、用离 散的数字表示的图像。

图像处理，是对图像加工的各种技术方法的统称。图像处理的对象可以 是模拟图像，也可以是数字图像；图像处理的目的是使图像变成便于理解和 使用的形式，或是提取某些图像特征信息供进一步分析使用；图像处理方法 根据处理对象的不同可分为两种一一模拟图像处理与数字图像处理。

模拟图像处理包括光学图像处理和电子图像处理，主要是利用光学元件 或是模拟电子器件实现对模拟图像的处理。模拟图像处理的特点是处理速度 快，信息量大，但是精度差，灵活性差。

数字图像处理就是将图像转换成一个数据矩阵存放在图像存储器中，然 后再利用数字计算机或其它的大规模集成数字器件，对图像信息进行数字运 算或处理，以提高图像质量或达到人们所预期的其它效果。数字图像处理的 特点是精度高，处理方式灵活，但是由于目前计算机性能的限制，数字图像 处理的速度有限，对于一些有实时性要求的任务，必须利用ＤＳＰ加速或构建 专用的硬件系统【列。

本论文研究的对象是数字图像，进行的图像处理操作属于数字图像处理 范畴，图像处理过程通过ＦＰＧＡ（Ｆｉｅｌｄ

Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ

Ａｒｒａｙ现场可编程 门阵列）芯片来实现。

２．２数字图像处理的内容

数字图像处理的研究内容概括起来可包括以下五个方面。

（１）图像的摄取与数字化；研究如何进行图像获取并转换成适合计算机或 数字图像设备处理的数字信号。

西南交通大学硕士研究生学位论文

第６页

（２）图像增强：增强图像中的有用信息，削弱干扰和噪声，以便对图像进 一步的处理和分析。

（３）图像恢复：将退化或模糊了的图像复原。

（４）图像编码：为便于图像存储和传输，在满足一定的保真度要求下，简 化表示图像的数据。

（５）图像特征描述：提取图像特征并予以描述，为图像识别、分析和理解 奠定基础。

本论文中的数字图像处理研究包含图像的摄取与数字化、图像增强、图 像编码三部分内容。其中，图像是用ＣＣＤ摄像机来获取；图像的数字化用 一片ＳＡＡ７１１３视频解码芯片完成：图像增强及压缩编码是用ＦＰＧＡ实现。

２．３数字图像处理系统

数字图像处理系统分为通用数字图像处理系统和专用图像处理系统。通 用数字图像处理系统一般指计算机加图像采集卡构成的系统；专用图像处理 系统一般指针对某一特定领域的应用所构建的图像处理系统。・

目前通用数字图像处理系统广泛采用的结构形式如图２．１所示，这是一 种面向计算机内存的图像处理系统。这个结构的接口为ＰＣＩ（Ｐｅｆｉｐｈｅｍｌ

Ｃｏｍｐｏｎｅｎｔ

Ｉｎｔｅｒｃｏｎｎｅｃｔ：外设部件互连标准）总线，具有结构简单、图像传输 速度快、价格低的特点。采用这种结构的图像处理系统，微机再采用 ＭＭＸ（ＭｕｌｔｉＭｅｄｉａ ｅＸｔｅｎｓｉｏｎｓ：多媒体扩展）技术，就可以形成一个高性能价格

比的图像处理系统【３Ｊ。

图２－１通用图像处理系统结构

专用图像处理系统通常以数字信号处理芯片为核心，加上一些外围辅助 电路构成，其机构形式如图２－２所示。

耍塑奎亟盔堂塑主堑塞生堂丝迨塞 蔓Ｚ夏

缓 数字信号处

缓

冲

^{——＿．＇}

———’

理芯片

冲

图２—２专用图像处理处理系统结构

本文所研究的是～种基于ＦＰＧＡ芯片，针对铁路检测领域中轮对尺寸检 测系统所获取的图像的专用图像处理系统，整体结构如图２－３所示。

图２－３轮对尺寸检测图像处理系统整体结构

出

亘塑窑夔盔堂亟主塑塞生雯垡迨塞 堇璺夏

第３章图像数据的采集及前期处理

３．１摄像机工作原理及其信号输出格式

３．１．１摄像机工作原理

摄像机是图像处理系统中获取图像的关键组件，其本质的功能就是将光 信号转变成为有序的电信号。

摄像机的核心部件称为图像传感器，目前摄像机常用的图像传感器有

ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）和 ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ－０ｘｉｄｅ

Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）两种。基于这两种感光芯片制成的摄像机分别称为ＣＣＤ摄像 机与ＣＭＯＳ摄像机。

ＣＣＤ称为电荷耦合器件，ＣＭＯＳ称为互补金属氧化物半导体，两种图像 传感器的结构单元如图３－１所示。

ＣＣＤ结构单元 ＣＨＯＳ结构单元

荫型放大镜片 入射光 分色阵列

电荷存储区 半导体感光区 电荷存储医

（上视图）

半导体感光区 放大电路 读开关 处理电路

电胥通路 电荷通路

图３－１图像传感器结构单元

ＣＣＤ型和ＣＭＯＳ型图像传感器在光检测方面都是利用硅的光电效应原 理，在半导体感光区将入射光的光子转换为成比例数量的电子，电子的数量 被用来计算信号的电压，进入图像半导体的光子越多，电子产生的也越多，

从传感器输出的电压也越高。两者的不同点在于光生电荷的读出方式。在

西南交通大学硕士研究生学位论文

第９页 ＣＣＤ传感器中，每一个感光元件都不对此作进一步的处理，而是将它直接输

出到下一个感光元件的存储单元，结合该元件生成的模拟信号后再输出给第 三个感光元件，依次类推，直到结合最后一个感光元件的信号才能形成统一 的输出。由于感光元件生成的电信号实在太微弱了，无法直接进行模数转换

工作，因此这些输出数据必须做统一的放大处理——这项任务是由ＣＣＤ传

感器中的放大器专门负责，经放大器处理之后，每个像点的电信号强度都获 得同样幅度的增大；但由于ＣＣＤ本身无法将模拟信号直接转换为数字信号，

因此还需要一个专门的模数转换芯片进行处理，最终以二进制数字图像矩阵 的形式输出给专门的ＤＳＰ处理芯片。ＣＭＯＳ传感器中每一个感光元件都直接 整合了放大器和模数转换逻辑，当感光二极管接受光照、产生模拟的电信号 之后，电信号首先被该感光元件中的放大器放大，然后直接转换成对应的数 字信号。在ＣＭＯＳ传感器中，每一个感光元件都可产生最终的数字输出，所 得数字信号合并之后被直接送交ＤＳＰ芯片处理。由于ＣＭＯＳ感光元件中的 放大器属于模拟器件，无法保证每个像点的放大率都保持严格一致，使放大 后的图像数据无法代表拍摄物体的原貌，致使最终的输出图像中出现大量的 噪声，品质低于ＣＣＤ传感器。

本论文基于对两种摄像机成像质量的考虑，根据现有的实验条件，选择 了一台模拟的ＰＡＬ制式彩色ＣＣＤ摄像机完成对目标图像的摄取。

３．１．２摄像机信号输出格式

摄像机按照输出格式的不同可以分为模拟摄像机与数字摄像机。

模拟摄像机所输出的信号形式为标准的模拟量视频信号，需要经过模／

数转换才能为计算机或其它数字器件可以处理的数字信息。数字摄像机是在 内部集成了Ａ／Ｄ转换电路，可以直接将模拟量的图像信号转化为数字信息。

本系统采用的是模拟摄像机，若想正确的提取出目标图像的灰度数据，

就要非常清楚模拟摄像机的信号输出格式。常用模拟摄像机输出信号格式有：

ＰＡＬ（Ｐｈａｓｅ．Ａｌｔｅｒｎａｔｉｖｅ

Ｌｉｎｅ：逐行倒相）

ＮＴＳＣ（Ｎａｔｉｏｎａｌ ^{Ｔｅｌｅｖｉｓｉｏｎ} Ｓｙｓｔｅｍｓ Ｃｏｍｍｉｔｔｅｅ）

ＳＥＣＡＭ（Ｓｅｑｕｅｎｔｉｅｌ ^{Ｃｏｕｌｅｕｒ Ａ}

Ｍｅｍｏｉｒｅ（法文）：按顺序传送彩色与存储）

Ｓ－ＶＩＤＥＯ（Ｓｅｐａｒａｔｅ

Ｖｉｄｅｏ：二分量视频接口）

分量传输

西南交通大学硕士研究生学位论文

^第１０页 本文采用的模拟摄像机是ＰＡＬ制式。在ＰＡＬ制式中，一帧图像的总行 数为６２５，分两场进行扫描，先扫描奇数场，再扫描偶数场。行扫描频率是 １５６２５赫兹，周期为６４微秒；场扫描频率是５０赫兹，周期为２０毫秒；帧频 是２５赫兹，是场频的一半，周期为４０毫秒。在摄像机发送信号时，每一行 中传送图像的时间是５２．２微秒，其余的ｌＩ．８微秒不传送图像，是行扫描的逆 程时间，同时作行同步及消隐用。每场的扫描行数为６２５／２－－－－－３１２．５行，其中

２５行作回扫，不传送图像，传送图像的行数每场只有２８７．５行，因此每帧只

有５７５行有效图像显示。

由于是彩色摄像机，输出的图像信号必然包含彩色信息。但是从ＣＣＤ 中转移出来的三基色信号并没有直接传输，而是被转换成一个亮度信号与两 个色差信号。对于ＰＡＬ制式，输出图像信号为ＹＵｖ模式。其中Ｙ为亮度信 号，ｕ、Ｖ（常表示为Ｃｂ、ｃｒ）为色差信号，Ｙ、ｕ、Ｖ和三基色ＲＧＢ的关系为：

Ｙ＝Ｏ．３Ｒ＋０．５９Ｇ＋０．１１Ｂ （３一１）

Ｕ＝０．４９３（Ｂ－Ｙ） （３－２）

Ｖ＝Ｏ．８７７（Ｒ—Ｙ）

（３－３）

其输出信号的完整表示为：

ＣＶＢＳ＝Ｙ＋ＵｓｉｎＣａｓｃｔ＋Ｖｅｏｓ热ｒｔ

^{（３－４）}

其中吐ｋ为彩色副载波频率（ＣＶＢＳ：Ｃｏｍｐｏｓｉｔｅ

Ｖｉｄｅｏ Ｂｒｏａｄｃａｓｔ

Ｓｉｇｎａｌ复合电 视广播信号１。

模拟摄像机的输出信号通过一根同轴电缆传输给模数转换芯片进行数字 化。

３．２图像数字化

由于摄像机输出的是模拟信号，不能用ＦＰＧＡ直接进行处理，所以在处 理之前要先将模拟信号转换成数字信号。本文采用ＳＡＡ７１１３视频解码芯片来 完成Ａ／Ｄ转换。

ＳＡＡ７１１３是一种集成了解码、采样和量化于一体，并且支持隔行扫描、

多种数据输出格式的视频解码器，内置了Ａ／Ｄ转换电路、预处理电路及

１２Ｃ（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ

Ｃｉｒｃｕｉ０接口，通过ＩｚＣ接口对内部寄存器进行配置，即可

实现对芯片内部电路的控制。

ＳＡＡ７１

１３的输入信号主要有：来自模拟摄像机的ＣＶＢＳ模拟信号，来自

西南交通大学硕士研究生学位论文

第１１页 ＦＰＧＡ的１２Ｃ总线配置信号；输出为８位数字视频信号，像素时钟同步参考 信号及两个多功能复用管脚ＲＴＳ０与ＲＴＳｌ。

对ＳＡＡ７１１３的配置使用ＦＰＧＡ完成，硬件原理图如图３＿２所示。

ｓ位致字视频输出

ＦＰＧＡ芯片 卜＼

Ｉ控制信曼Ｉ

_Ｓｉ）Ａ ＞

一

ｙ

ｒ（ 配置数据 ｌ‘Ｃ

控制器 接口

^{ＳＣＬ ．}

视频解码芯片 ^{像素时钟同步信号}

ＳＡＡ７１１３

ｔ｜墓 ^模拟输入

^ＲＴＳｌ

片内

^ＲＴｓ０

ＲｏＭ

图３—２ ＦＰＧＡ与Ｓ从７１１３接口原理图

在ＦＰＧＡ芯片内部，预先将ＳＡＡ７１１３的配置数据存入一个片内

ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ

Ｍｅｍｏｒｙ）中，然后通过ＩＺＣ控制器模块将配置数据从ＲＯＭ中 读出，连同控制信号一起传送给１２Ｃ接口模块。１２Ｃ接口模块在１２Ｃ控制器的 控制信号作用下，产生符合ＩＺＣ总线控制协议的串行数据信号ＳＤＡ及串行时 钟信号ＳＣＬ传递给ＳＡＡ７１１３对应的１２Ｃ接口，完成对ＳＡＡ７１１３芯片的初始 化配置。

ＳＡＡ７１１３芯片经过初始化配置之后，处于工作状态，将来自模拟摄像机 的ＰＡＬ制式的ＣＶＢＳ全电视模拟信号经．ａｄＤ转换、模拟电路的预处理、亮 度色度信号的控制之后，按照初始化配置的输出格式输出８位的数字视频信 号；同时还产生一个与数字视频信号中的像素时钟同步的频率为２７Ｍ赫兹的 时钟信号。ＳＡＡ７１１３输出端的两个多功能复用管脚ＲＴＳｌ与ＲＴＳ０，可通过 对子地址寄存器ＳＡｌ２写入不同的控制字，将两输出管脚配置为行同步、帧

同步、奇偶场同步、行参考、场参考等不同的信号。本系统将ＳＡＡ７１１３配置 为Ｙｕｖ４：２：２格式输出，ＲＴＳｌ与ＲＴＳ０分别输出行参考信号ＨＲＥＦ与场参考 信号ＶＲＥＦ。ＹＵＶ４：２：２格式其实是一种采样方式。这种采样格式是指在每条 扫描线上每４个连续的采样点取４个亮度Ｙ样本、２个红色差Ｃ，样本和２个 蓝色差Ｃｂ样本，平均每个像素用２个样本表示。图３．３说明了ＰＡＬ制式６２５

行扫描系统中采样格式为４：２：２的ＹＣｂＣｒ的样本位置。

３１４

●

２

３１５

３

图３－３ ＰＡＬ制式扫描系统４：２：２采样格式样本位置

队Ｌ制式每一条扫描行采样８６４个样本，其中有效样本数为７２０个。每

一扫描行的采样结构如图３＿４所示。

ＰＡＬ制

图３—４ ^{ＩＴＵ—Ｒ} ＢＴ．６０１的亮度采样结构

采样得到的样本值再经过量化，就转换成了数字信号。采样结构决定了量化 之后的数字信号的格式，即每行中的色差信号与亮度信号间隔排列。除了量 化数据本身之外，在ＳＡＡ７１１３输出时，还为每行数据的头和尾嵌入了一段时 序参考代码，做为信号提取时的行定位的时序参考。每行数据头部嵌入的代 码段标记为ＳＡＶ（Ｓｔａｒｔ

^{ｏｆＡｃｔｉｖｅ Ｖｉｄｅｏ}

ｒａｎｇｅ），每行数据尾部嵌入的代码段标 记为ＥＡＶ（Ｅｎｄ

ｏｆＡｃｔｉｖｅ Ｖｉｄｅｏ

ｒａｎｇｅ）。ＳＡＶ与ＥＡＶ的代码结构如表３－ｌ所示。

表３－Ｉ ＳＡＶ与ＥＡＶ的代码结构

Ｉ

ＦＦ（占一字节） ｏｏ（占一字节） ｏｏ（占一字节） ｘＹ（占一字节）

时序参考代码标志信息 含行定位信息

奇场与偶场、有效行与消隐行的时序参考代码中的ＸＹ字节内容各不相

亘查窑堕盔堂亟主亟塞兰兰焦堡塞 蔓！曼夏

同，其规律如表３－２所示。

表３－２时序参考代码

行

^{１．２ｌ ２２ ２３－３０９ ３１０ ３１ｌ ３１２} ３１３—３３４ ３３５ ３３６－６２２ ６２３ ６２４ ６２５

号

ｓ皤

ＡＢ ＡＢ ８０ ８０ ＡＢ ＡＢ ＥＣ ＥＣ Ｃ７ Ｃ７ ＥＣ ＥＣ

ＥＡＶ Ｂ６ ９Ｄ ９Ｄ Ｂ６ Ｂ６ Ｆ１ Ｆｌ ＤＡ ＤＡ Ｆ１ Ｆｌ Ｂ６

如何将有效的图像数据从数字化后的视频流中提取出来，就要根据每行 首尾的时序参考代码，对该行进行定位，以决定取舍。

３．３亮度信号提取

ＳＡＡ７１１３输出的信号是分奇偶场传输的，先传奇数场，再传偶数场，奇

数场与偶数场构成一帧完整的图像信号。每场中有２８８行的有效图像信号，

其余行为场消隐信号。完整的一帧数据格式如图３．５所示。

消隐

．

奇场有效数据

’

消隐

偶场有效数据

消隐

ｌＪＮＥ＇

Ｌ删Ｅ２３

ＵＮ￡劓ｌ

Ｌ｜ＮＥ３３搴

Ｕ釉Ｅ砬４

Ｌ删￡６２５

图３－５ ＳＡＡ７１１３输出的完整帧数据格式

每行图像信号占１７２８个像素时钟周期，其中含１４４０个周期的图像信号，

其余周期为行消隐信号与行标志信号。在１４４０个周期中，包含了７２０个像ｊ薯；

的亮度信号与色差信号，且亮度信号与色差信号交替排列。每行的数据格王式

亘蜜窑鋈盔堂塑±塑塞生鲎焦迨塞 蔓！！垂

与时序关系如图３－６所示。

厂—‘‘——————’‘。‘————］！控制信号

本行敦据开始 行有效敦鼍开持 下一

￡甜代码 洧辜 洲代码

Ｆ ９ ０ Ｘ ０ １ ８ ＇

二…３

^{Ｆ ０}

^３ｌ寻 §Ｉ’吲７ ；Ｉ ７陶７ 矗Ｉ

^Ｙ

｝ｌ

Ｆ ０ ０ Ｙ ０ ０ Ｄ Ｂ Ｆ ０

‘ Ⅲ １埘

ｌ掰

ＥＡ玑 ＳＡＶ：

Ｙ：

ＣＢ：

ＣＲ：

豇诅Ｏｆ拙ｉｖｅ张ｄｅｏ

^ｒ

Ｓｔａｚｔ ｏｆ Ａｃｔｉｒｅ Ｖｉｄｅｏ

霍耋ｊ奏萎

ａｎｇｅ ｒ茁－Ｌｇｅ

仔

数字 视频流

图３－６行数据格式与其对应的时序关系

在本系统中，对图像的处理主要是针对亮度信号Ｙ进行的，因此要把亮 度信号Ｙ从数据流中提取出来。

一帧图像数据中，包含三种信息：一是消隐期数据，二是时序参考代码，

三是有效图像数据。在有效图像数据中又分为亮度信号与色差信号。正确的

提取出一帧图像中的亮度信号，首先要去除消隐期数据，然后从有效行信号 中提取亮度信号。在对ＳＡＡ７１１３进行配置时，指定了ＲＴＳ０与ＲＴＳｌ分别输 出水平参考信号ＨＲＥＦ与垂直参考信号ＶＲＥＦ，它们与各行数据的时序关系 如图３．７所示。

ｆ缸２ ｌ‘ｎ １６２４ １６２５ ｉ ｌ——２２ Ｉ∞ｌ舶ｌ格——３１０ １３１ｔ １３ｎ １３１３——３格１３拍［站＇１－－６ｚｚ １６２３ ｌ ６２４Ｉ

ＨＲＥＦｌｎｎ厂］ｎ厂：一Ｉ门厂］ｎ厂：一Ｉ几几ｎ厂：一Ｉ厂１ｎ厂Ｉ ｌ厂］厂］厂

”２‘７——］童墨堕璺塑Ｅ———吾磊看聂丽］璺墅塑堕塑Ｆ———爵磊甭焉两广—］

ｍ－ ^{ｌ Ｉ}

盎，『１厂１——————丁可－１ｒＩ『１－一————厂１厂可一二～『Ｌ

。。，『＿———————————————————————————一

图３－７场时序图

其中，ＨＲＥＦ可以确定每行数据中加在首尾时序参考代码之间的数据的 位置，而ＶＲＥＦ可以确定每场数据的有效期。将两个信号相与之后所得到的 信号，就是每个有效行中的有效数据的位置。

为了每次都能够提取一帧完整的亮度图像数据，就要分别得到完整的奇 偶场数据。每一帧图像数据是先传奇场，再传偶场；奇场的有效数据是从第 ２３行开始的，所以，为了确保数据的完整性，必须确定２３行的位置后才开

西南交通大学硕士研究生学位论文

第１ ５页 始提取该帧图像数据。确定第２３行的位置，就要根据每行时序参考代码中的 ＸＹ字节进行判断。

对于每一行的有效数据，亮度信号Ｙ与色差信号Ｃｂ，Ｃｒ的时序关系如 图３．８所示。

ｕＲＥｔ厂——————————————］

ＤＡＴＡ互＞＜Ｅ（多∈≥互×互卜～（≥∈多玉姻

蹴广］厂］厂］厂］广］厂］Ｉ广］广］ｒ］厂

蕊龋厂］厂］ 二二厂］厂］

图３－８亮度信号Ｙ与色差信号Ｃｂ，Ｃ，的时序关系

亮度信号Ｙ是与Ｃｂ，Ｃ，间隔排列传输的，要提取出Ｙ，就要产生～个 频率为像素时钟频率一半的信号，在其上升沿时，将Ｙ从数据流中抽取出来。

经ＳＡＡ７１１３芯片解码的图像像素时钟同步信号的周期为２７Ｍ赫兹，用 于对亮度信号Ｙ进行提取的信号为１３．５Ｍ赫兹，这样取出的亮度信号Ｙ的 频率也是１３．５Ｍ赫兹。但是所选ＳＤＲ ＳＤＲＡＭ的读写速度为５０Ｍ赫兹，两 者的时钟频率不同，不能直接进行写入，因此需要一个行缓冲存储器将每行 亮度信号先暂时存起来，然后再以５０Ｍ赫兹的时钟信号取读取行缓存。在 ＦＰＧＡ内部，选用一个双端口ＲＡＭ来完成行缓存的任务。先将提取出的每 行亮度信号Ｙ以２７Ｍ赫兹的速度写入到双端口ＲＡＭ中，过一段时问之后，

再以５０Ｍ赫兹的速度将亮度信号Ｙ从双端口ＲＡＭ中读出并按前面所述的顺 序写入ＳＤＲＡＭ中。对于双端口ＲＡＭ的写入与读取的时间间隔，只要保证 对每个数据的读取是发生在写入之后即可，时间间隔越紧凑，转储的延时就 越小。

根据ＳＡＡ７１１３芯片的采样格式，其输出有效数据为５７６行，每行７２０ 个像素点。为了方便后续图像处理，希望得到一幅５１２×５１２分辨率的数字化 图像，因此对双端口ＲＡＭ中的７２０个像素数据进行读取时，并不全部读出，

而是选择中间位置的５１２个像素进行读取。读取范围从第２６个像素开始，到 第６１５个像素结束。

用来表示亮度信号Ｙ的数据位宽为８位，因此缓存７２０个像素点的数据 要用７２０个字节的空间。由于ＳＤＲＡＭ中每个存储单元的容量为３２位，占４ 字节的存储空间，为了写入ＳＤＲＡＭ时的方便，在从双端口ＲＡＭ中读取其 中的５１２个像素点数据时，将每４个点分为一组，即每次读出４个点的数据，

西南交通大学硕士研究生学位论文

第１ ６页 刚好对应存入ＳＤＲＡＭ中的一个存储单元中。对双端口ＲＡＭ来说，写入速 度为１３．５Ｍ赫兹，每次写入一个字节（８位），而读取速度为５０Ｍ赫兹，每次 读４个字节（３２位），其读写时序如图３－９所示。

图３－９片内双端口ＲＡＭ控制信号读写时序图

、非，］］］］］］ｒ］］］］］］］］］］］］］］］］］］

；＿＾一万 车，々０ ＩＩ抽．５三一

。：，。，——㈩ｖ．———ｗ—————ｗ。———㈣ｖ＾————ｖ＾———ｖ．———蚤，：；．————ｖ．———葛，；，。＋｛．———Ⅲｖ————西，，，．————ｗ，———…ｗ．———ｗ————㈣ｖ————ｗ，———蚤

毛；盘昼罩薯

一

茸奢蘑最ＤＺ暑｛空霆露雌毒疑ⅢＩ罐

一

著ｍ＃骞誊ｌ＝盈贸闺×吲＾㈧丫△呵国又㈥Ｘ剖金掣国又㈥苍㈤丫．厶呵禽义㈢苍…禽ｗ向桫ｉ金义目Ｋ葛一

爹至蓉赛匦又㈢Ｘ呵ＱＶ，Ａ穹自爱彰苍髟焦义国舀孥◇；Ａ眵国叉圆忐呵国袈…ｖ；险掣国海吲茧

簿督菸吾

～÷｜一宴÷奢擀瓣Ｊ堑离；，；，，；，摹引¨¨¨¨¨¨＝＿剐引引烈洲引蒯“¨¨¨¨¨¨¨引１．，，｜一０４÷鑫瓣篱Ｊ墼麝；。；，．＋一

零；ｏ¨尊誊霉两㈠㈠¨㈠㈠㈠㈠¨—ｕ。，人¨㈠㈠㈠㈨㈠¨㈠㈠＞‘ｎ¨㈠㈠㈦㈠㈠㈠㈠Ｖ：－《ｎ㈠㈠㈠㈧㈠㈠¨㈠Ｙｎ㈦…㈠㈠；八㈠㈠㈠㈧…¨㈠——Ｖ一

；；Ｉ．’¨霉簿赛八㈦㈠ｕＨ㈠…—¨———Ｖ。。似引Ｈ引引ｕ引俐㈦㈥ｖ胁㈧Ｈ㈦吲㈠㈦㈤㈧—吲，：。似吲㈠㈧㈦㈧㈦㈦㈩㈦ｖ陵吲———㈧｝Ａ㈧㈠Ｈ㈣㈦㈧旧㈧—９—

１ｔ＾Ｉｋ ｆｓｏ三一

再罐ｊＩ寡磊；薄暑翌Ｉ．●●ｌ●●●●●ｌ

澎鬻抖辚÷嚣宙罄辱嚣器蓐革零斟，，，●●●●●●●●Ｉ÷Ｉ

｝

罐盈叶鞯嚣２¨１、种胄薛ｌＩＩ薅肆蓐睾蕾ａ

｝

¨¨—¨—¨—㈠—…㈣㈠¨㈠㈠㈠¨¨—¨¨¨ｖ．—㈠㈧…¨ｗ。．ｎ㈠……¨ｖ。ｎ¨㈧㈦㈠¨ｖ。ｎ¨—————¨ｖ，ｉ．．，．ｎ㈠㈨…㈠ｖ。ｎ¨—Ⅲ—¨ｖ．ｎ—…—¨ｖ。————㈠ｗ。＾¨¨㈠㈠㈠㈠—㈧—㈠㈠———¨—㈠㈠㈠

．１，。］］］］］］，］］］］］］］］

亘童童适盍堂塑±塑窒生芏丝堡塞 蔓！璺夏 ３．４奇偶场合并及图像尺寸裁剪

由于摄像机隔行扫描的工作方式，使数据流分奇偶场先后传输，为了得 到完整的一帧图像数据，就需要将两场数据合并。本文采用一片

ＳＤＲ Ｓ

芯片做为帧缓存存储器。数据操作过程为：先将奇场数据以隔．ＤＲＡＭ

行的方式存入ＳＤＲＡＭ中，即奇场第一行数据存入ＳＤＲＡＭ中第一行，奇场 第二行数据存入ＳＤＲＡＭ中第三行，奇场第三行数据存入ＳＤＲＡＭ中第五行，

直到奇场所有的２８８行数据存完为止；然后接收偶场数据时，将偶场数据的 第一行存入ＳＤＲＡＭ中的第二行，将偶场数据的第二行存入ＳＤＲＡＭ中的第 四行，直到偶场所有的２８８行数据存完为止。当偶场数据存储完，在ＳＤＲＡＭ 中便形成了一帧完整的图像数据。奇偶场数据在ＳＤＲＡＭ中的存储顺序如图 ３．１０所示。

‘

奇偶场数据在ＳＤＲＡＭ中的存储顺序及位置

（灰色代表ＳＤＲＡＭ未被使用区域）

ｂａｎｋ３ ｎｋ２

ｌ

图３—１０奇偶场数据在ＳＤＲＡＭ中的存储顺序及位置（灰色代表ＳＤＲＡＭ未被使用区域）

对图像的尺寸进行裁剪的目的是方便后续图像处理。我们将原始大小为

西南交通大学硕士研究生学位论文

第１ ９页 ５７６×７２０像素的图像裁剪为５１２Ｘ５１２像素大小的图像。裁剪的过程有两步。

第一步就是对每行７２０个点进行裁剪，这一步是在从双端口ＲＡＭ的读取时 进行的，每行只读取中间的５１２个像素点。第二步是在读取ＳＤＲＡＭ中的整 帧数据时完成的。在第一步裁剪过后，ＳＤＲＡＭ中实际上存储的图像大小为 ５７６Ｘ５１２像素。当从ＳＤＲＡＭ中读取数据时，我们对垂直方向进行裁剪，取 ５７６行中间的５１２行数据，即从第３３行开始读取，到第５４４行结束。

经过上述处理，最终从ＳＤＲＡＭ中读出的图像数据大小为５１２×５１２像 素，数据位宽为８位，像素时钟为５０Ｍ赫兹。

由ＳＡＡ７１１３产生的数字信号及同步信号，由ＦＰＧＡ中的一个ｒｅｃｅｉｖｅｒ模 块接收，并产生用于行缓冲目的的双端口ＲＡＭ的写控制信号及用于奇偶场 合并成帧的ＳＤＲＡＭ的读写标志信号。ＦＰＧＡ内部相关模块间的连接关系如 图３．１ｌ所示。

ＳＡＡ７１１３数字 化后的数据

＿＿＿・・●

同步信号

Ｓ存ＤＩ赭认嚣Ｍ Ｉ

——一 _{＋有效披据}

型群ｌ刊ＳＤＲＡＭ！ｈ 圄㈣口 ^！ｈ；

竺悼 ^{图像处理 模块}

图３－１１ ＦＰＧＡ内部相关模块问的关系

输出

酉直窑蕉盔堂塑±塑塞笙堂丝迨塞 蔓垫夏

第４章图像预处理算法的ＦＰＧＡ实现

４．１装置成像分析

“机车车辆轮对动态检测装置”安装在车辆途经线路上，对通过的待测 车辆检测部位进行实时图像获取。装置的现场工作环境如图４－１所示。

图４—１装置现场工作环境

轮对图像的获取是在室外进行的，各种环境因素直接影响着摄像机的成 像质量。其中首要考虑的环境因素就是环境光对成像质量的影响。当外界环 境光过亮时，可能引起摄像机曝光过度；而环境光过暗可能会引起曝光不足。

曝光过度与不足，都会降低图像质量，给后续处理带来困难。由环境光引起 的图像质量变化如图４－２所示：

理想图像 曝光不足 曝先过度 图４－２环境光对成像质量的影响

其次要考虑的因素是环境噪声。拍摄现场的雨、雪、雾、沙尘等都会使

摄像机的视野不清晰，在拍摄到的图像上就会引入噪声（摄像机本身也会引入 噪声），噪声的存在同样影响着检测结果。图４—３中显示了混入脉冲噪声后图 像效果。

理想图像 舍噪图像

图４－３噪声对图像质量的影响

尽管“装置”在现场采取了一些抗干扰措施，但是完全消除环境对成像 质量的影响是不太可能的。为了使“装置”在恶劣的环境下仍能正确检测，

就要对被降质的图像进行一些预处理以降低或消除这些不利的影响，为后续 的处理提供方便。

４．２图像处理算法流程

由４．１节的分析可知，在正式提取图像信息之前，有必要对图像进行一 些预处理以提高图像质量，方便后续处理。对光线引起的图像偏暗或偏亮，

可由直方图均衡化的方法进行处理，使得降质图像得以改善。经过直方图均 衡化处理的图像既能在视觉上得到明显改善，又能为后续处理减小难度，降

低边缘检测时误判的概率。一组经直方图均衡化前后的对比如图４＿４所示。

理想图像 理想图像直方图

曝光不足图像 曝光不足图像直方图

曝光不足均衡化后图像 曝光不足均衡化后图像直方图

曝光过度图像 曝光过度图像直方图

曝光过度均衡化后图像 曝光过度均衡化后图像直方图

图４—４直方图均衡化前后对比

亘妻窑鋈盔堂塑±堑塞生堂丝筻塞 蔓垫夏

对于含噪图像，我们希望使用的去噪算法既能有效取出噪声点，又能保 留图像细节。此处主要考虑脉冲噪声，选用中值滤波算法对图像进行处理。

对４．１节中的含噪图像进行中值滤波处理之后的效果如图４－５～４—７所示。

图４－５理想图像

图４—６含噪图像

图４—７中值滤波后图像

经过直方图均衡化及中值滤波后，即可按照装置的轮对部分的检测要求 对图像进行后续处理和分析，直到得到最终的结果。整个图像处理算法流程

亘壶窑湮盔堂塑主要塞生兰垡篓塞 蔓丝夏

如图４－８所示。

调整灰度级分布Ｉ ｌ钝化强傍．消除噪声

数字化圈 翌

像数量ｌ直方图 叫蒜磊

检。璧果ｆ匹配

・叫蓦薪

计算、比较

中值 滤波

边缘检测

边缘增强 锐化图像。增强边缘

分割目标与背景

将边缘区域单像素化

得到连续完整边缘

图４－８图像处理算法流程

通过对图像处理算法流程中各算法的原理及实现过程的分析，结合ＦＰＧＡ 自身结构特点，本文选取流程中的直方图均衡化、中值滤波及边缘检测三种

图像处理算法来作为研究重点，详细阐述其原理羼在ＦＧＰＡ上的实现过程。

４．３图像预处理算法的ＦＰＧＡ实现

４．３．１直方图均衡化原理及其实现

直方图就是反映一幅数字图像中的每一灰度级与其出现的频率（该灰度 级的像素数目）间的统计关系的图形。从数学上说，它统计一幅图像中各个灰 度出现的次数或概率；从图形上说，它是一个二维图，横坐标表示图像中各 个像素点的灰度级，纵坐标为各个灰度级上图像像素点出现的个数或出现概 率。直方图是图像的重要特征，是图像灰度密度函数的近似，它表示图像中 具有某种灰度级的像素的个数，反映了图像中每种灰度出现的频率。

清晰柔和的图像的直方图灰度分布比较均匀。为使图像变得清晰，通常 可以通过变换使图像的灰度动态范围变大，并且让灰度频率较小的灰度级经 过变换后，其频率变得大一些，使变换后的图像灰度直方图在较大的动态范 围内趋于均化。直方图均衡化处理是一种修改图像直方图的方法，通过对直

憨 票蠢

西南交通大学硕士研究生学位论文

第２５页 方图进行均衡化修正，可使图像的灰度间距增大或灰度均匀分布、增大反差，

使图像的细节变得清晰。

设ｒ，Ｊ分别表示被增强图像和变换后图像的灰度。假定所有像素的灰度 均己被归一化，即当，＝Ｓ：－－０时，表示黑色；ｒ＝ｓ＝ｌ时表示白色；而ｒ、

ｓ∈［ｏ，ｌ】表示像素灰度在黑白之间变化。若一幅给定图像的灰度级分布在

０≤，ｓ１范围内，可以对【０，１】区间内的任意个，值进行如下变换：

占＝ｒ（ｒ） （４—１）

通过上述变换，每个原始图像的像素灰度值，都对应产生一个ｓ值。变换 函数ｒ（，）应满足下列条件。

（１）在０≤ｒ≤ｌ区间内，ｒ（ｒ）值单调增ａ１１．

（２）对于０≤，≤ｌ，有０≤ｒ（，）≤１。

这里的第一个条件保证了图像的灰度级从黑到白的次序不变，第二个条 件则保证了映射变换后的像素灰度值在允许的范围内。从ｓ到，的反变换可用 下式表示：

，．＝Ｔ。１０）

（４．２）

可以认为，在一幅图傻中，灰度值是一个在【ｏ，１１之间取值的随机变量。

因此可用概率分布来描述其统计特性。由概率论理论可知，如果已知随即变 量善的概率密度函数为ｅ（，），而随机变量ｒ／是ｆ的函数，即ｒ／＝丁（善），ｒ／的 概率密度为只Ｏ），所以可由只（ｒ）求出只（ｊ）。因为ｓ＝ｒ（ｒ）是单调增加的，

所以它的反函数ｒ＝Ｔ＿’（ｓ）也是单调函数。在这种情况下，玎＜Ｊ，且仅当毒＜ｒ 时，可以求得随机变量ｒｌ的分布函数为

‘（Ｊ）＝ｐ铆＜ｓ）＝ｐ（０＝Ｌｎｏ）出

^{（４—３）}

对上式两边求导，即可得到随机变量叩的分布密度函数只０）为

ｐ，（ｓ）２肼（ｒ）导∥（Ｊ）】＝【ｎ∽刍。１，，（４－４）ｔ／￥ｔｉ＇Ｓ ^。…

由上式可知，通过变换函数丁（，）可以改变图像灰度的概率密度分布，从而改 变图像的灰度层次，这就是直方图修改的理论基础。

直方图均衡化处理是以累积分布函数变换法为基础的直方图修正法。假 定变换函数为

ｓ＝ｒ（力＝【Ｐ，（ｗ）ａｗ ^{（４—５）}

西南交通大学硕士研究生学位论文

第２６页

式中：Ｗ是积分变量，而【ｐ，（ｗ）ｄｗ就是，的累积分布函数。此处累积

分布函数是，的函数，并且单调地从０增加到１，所以这个变换函数满足关于 ｒ（，）在０ｓ ｒ≤ｌ内单调增加，对于０≤，≤１，有０≤Ｔ（ｒ）≤１的两个条件。对（４．５）

式中的，求导，则＿ａ－ｓ＝办（ｒ），再把结果带／入．（４－－４）式，则

ａｒ

以垆［以ｒ）象一广【ｐｒ（，）赤ｋ一∽＝（Ｐｒ（ｒ）高】＿１（４＿６）

在变换后的变量ｓ的定义域内的概率密度是均匀分布的。由此可见，用ｒ 累积分布函数作为变换函数可产生一幅灰度级分布具有均匀概率密度的图 像。其结果扩展了像索取值的动态范围。

上面的修正方法是以连续随机变量为基础进行的。为了对图像进行数字 处理，要引入离散形式的公式。当灰度级是离散值的时候，可用频数近似代 替概率值，即

Ｐ，（珞）＝二二主－０≤ｒｋ ^ｓ１ ｋ＝Ｏ，ｌ～２，．，Ｌ－１ （４—７）

．

胛

式中：Ｌ是灰度级数，Ｐ，（唯）是取第ｋ级灰度值的概率，‰是在图像中 出现第ｋ级灰度的次数，ｎ是图像中像素总数。

式（４－５）的离散形式可由下式表示：

吼＝ｒ（‘）＝∑詈；∑Ｐ（ｏ） ^{ｏ≤ｒｋ≤１} ｋ＝Ｏ，１孔．，Ｌ一１ （４—８）

ｙ＝ａ’‘

其反变换式为

ｒｋ＝Ｔ。０ｔ） （４－９）

下面详述用ＦＰＧＡ实现直方图均衡化的过程。

对于图像处理模块的输入端数据源，均来自经过奇偶场合并存入 ＳＤＲＡＭ中的图像数据，数据位宽为８位，图像大小为５１２×５ｔ２像素，读取 时钟频率为５０ＭＨｚ。

直方图均衡化，实际上就是一个灰度映射的过程，将每个输入的灰度，

经过直方图均衡化模块之后，映射成另外的灰度值，而映射后的图像灰度为 均衡化的分布。在ＦＰＧＡ内部，有丰富的片内存储器，对于这种数值映射关 系，通常用查找表的方式来实现，即利用片内存储器存储事先计算好的映射 值，然后将要处理的图像灰度值做为片内存储器的读取地址，则存储器的对

西南交通大学硕士研究生学位论文

第２７页 应输出值即为均衡化之后的灰度值。为了使设计达到实时处理的目的，在接 受来自ＳＤＲＡＭ的图像数据时，开始计算统计直方图，并生成直方图均衡映 射表，然后在图像数据输出时将其原始灰度做为地址输入到映射表，输出即 为均衡化后的图像数据。直方图均衡化算法实现的总体机构框图如图４．９所 示。

ＦＰＧ。Ａ

Ｉ ^{ＳＤＲＡＭ} Ｉ

叫接口Ｉ Ｉ存储器卜

？

ＩＳＡＡＴｌｌ３

^ｌ

^ｌ

^{ＳＤＲＡＭ}

Ｉ _{直方图均衡化模块}

ｌ解码芯片Ｉ－ －＂１控制器Ｐ

Ｊ

Ｉ ^{ＳＲＡＭ Ｊ}

叫控翻嚣ｒ—◆

Ｉ存储器Ｉ＂－

图４－９直方图均衡化总体框图

由均衡化推导过程可知，归一化之后的灰度值均为小数，计算各灰度级 的出现频率涉及到小数运算，这在硬件实现上是非常消耗逻辑资源的。为了 避免小数计算，实现时并不对灰度值进行归一化处理，直接统计各整数灰度 值出现的次数，再对各灰度值出现的次数进行累加，最后将累加值乘以２５５ 再除以图像总像素数，即得到最后的均衡化结果。直方图均衡化步骤如下：

设原始数字图像的灰度级为０～２５５（０～Ｌ．１），图像尺寸为ｎ＝５１２×５１２（像素）

原始图像灰度级为Ｓｋ，ｋ＝０，ｌ，２，……，２５５：

均衡化后图像灰度级为Ｐｋ，ｋ＝０，ｌ，２，……，２５５ 步骤１统计０～２５５各灰度级所包含的像素的个数

比如：灰度为０的像素个数是：ｘＯ 灰度为１的像素个数是：ｘｌ

灰度为２５５的像素个数是：ｘ２５５

本步骤基于一个双端口ｒａｍ（ｈｉｓｔ ｂｕｆｆｅｒ）及其控制器完成。该双端口ｒａｍ的读 写速度设定为１００Ｍ赫兹。目的是使得接收到一个５０Ｍ赫兹的像素数据的

西南交通大学硕士研究生学位论文

第２８页 ２０ｎｓ的时间内，完成一次该像素个数的统计。在这个２０ｎｓ的前１０ｎｓ的时间

内，完成一次双端口ｒａｉｎ的读取，读取地址为对应于该像素数据的ｒａｍ地址；

在后１０ｎｓ的时间里，将前１０ｎｓ从双端口ｒａｎｌ中读出的数据加ｌ，同时进行 一次双端口ｒａｍ的写入，写入地址同样为该像素数据对应的地址，写入的数 据为加１后的数据。加ｌ后的数据在作为双端口ｒａｎｌ的输入时，同时也作为 下一步要实现的灰度级累加的ｒａｍ的输入。双端口ｒａｍ读写时序如图４．１０ 所示。

读地址：一ａｄｄｒｅｓｓ二）《三至）（歪垂≥《垂至》≤至０《至三》∈量！；－《二

读使能信号；棚 ｒ］ｎ几ｎ ｎ几

读时钟信号：ｄ－ｔ００Ｍ几ｎ几ｎ几几几几ｎ几几ｎ几几ｎ

写地址：ｗｒａｄｄｒｅｓｓ

写使能信号；ｗｍ

写时钟信号：ｃＩｋｌ００Ｍ几几几几ｎ几几几几几几几几几几

图４—１０各灰度级像素统计时的双端Ｉ：ｔｒａｍ读写时序图

步骤２对各灰度级进行累加

比如：０

灰度级ＧＯ累加为：

^{ＧＯ＝ｘ０}

ｌ

灰度级Ｇ１累加为：

^{ＧＩ＝ｘｌ＋ｘ０}

２

灰度级Ｇ２累加为：

Ｇ２＝ｘ２＋ｘ１＋ｘＯ

３

灰度级Ｇ３累加为：

Ｇ３＝ｘ３＋ｘ２＋ｘｌ＋ｘ０

………●…●●…’……●●……

２５５灰度级Ｇ２５５累计为：Ｇ２５５＝ｘ２５５＋ｘ２５４＋……＋

ｘ２＋Ｘｌ＋ｘ０

灰度级累加也由一双端口ｒａｍ（ｈｉｓｔ）及其控制器完成。在步骤１中，当接到一 个像素的后半个周期（２０ｎｓ）内，产生了一个加１数据，将此数据同时存入灰 度级累加ｒａｍ中。当所有的像素接收完毕，所有的灰度级所对应的象素数统 计完成后，灰度级累加ｒａｍ中存储着各灰度级像素的个数。根据像素发送完 毕信号，开始顺序读取灰度级累加ｒａｒｎ。在控制器中设置一个寄存器，初始 值为零，每次读出的数据都加累加在这个寄存器中，同时将每次累加的结果

西南交通大学硕士研究生学位论文

第２９页 传给下一级ｒａｍ中（１ｉｓｔ）作为输入数据存储。当０～２５５的灰度级均累加完成后，

下一级ｒａｍ中存储的就是灰度级累加的结果。

步骤３对累计结果进行灰度映射

比如：０

灰度级映射为：Ｐ０＝ＧＯ×（Ｌ－１）／ｎ

ｌ

灰度级映射为：Ｐ１＝Ｇ１Ｘ（Ｌ－１）／１１

２

灰度级映射为：Ｐ２＝Ｇ２Ｘ（Ｌ－１）／ｎ

２５５

灰度级映射为：Ｐ２５５＝Ｇ２５５

Ｘ（Ｌ－１）／ｎ

经过步骤１，２后，灰度级累加已经完成，结果存在ｌｉｓｔ中。当像素数据从外 部存储器输入直方图均衡化模块后，其像素数据就作为ｌｉｓｔ的读地址，将其 对应的读出的数据乘以Ｌ一１，再除以ｎ，得到的就是均衡化后的像素数据。

直方图均衡化模块的内部逻辑框图如图４．１１所示。

图４－１１直方图均衡化模块内部逻辑框图

４．３．２中值滤波原理及其实现

中值滤波是一种基于排序统计理论的可有效抑制噪声的非线性平滑滤 波。１９７１年图基（Ｔｕｋｅｙ）在进行时间序列分析时提出中值滤波的概念，后来人

西南交通大学硕士研究生学位论文 第３０页 们将其引入到图像处理领域中。这种滤波器的优点是运算简单而且速度快，

在滤除叠加自噪声和长尾叠加噪声方面显示出了极好的性能。中值滤波器在 滤除噪声（尤其是脉冲噪声）的同时能很好地保护信号的细节信息（例如边缘、

锐角等）。

中值滤波是一种邻域运算，它把邻域中的像素按灰度等级排序，然后选 择该组的中问值作为输出像素值。

中值滤波原理是：首先确定一个以某一像素尾中心点的邻域，一般为方 形邻域，然后将邻域中各个像素的灰度值进行排序，取其中间值作为中心点 像素灰度的新值，这个邻域通常被称为窗口；当窗口在图像中上下左右进行 移动后，利用中值滤波算法可以很好地对图像进行平滑处理。

中值滤波的输出像素是由邻域图像的中间值决定的，因而中值滤波对极 限像素值（与周围像素灰度值差别较大的像素）远不如平均值那么敏感，从而 可以消除孤立的点噪声，又可以使图像保留细节信息。二维情况下的中值滤 波定义如下：

ｇ（ｍ，聍）＝Ｍｅｄｉａｎ∥（研一七，行一，），（Ｊｊ｝，，）∈爿，（４一ｌＯ）

』

式中：Ａ为窗口；ｇ（ｍ，ｎ）为窗口中心的灰度值；ｆ（ｍ－ｋ，ｎ．１）为窗口Ａ的像素灰 度值。通常窗口内像素数为奇数，以便于有中间像素。若窗口内像素数为偶 数时，则中值取中间两像素灰度值的平均值。

二维中值滤波的窗口形状和尺寸对滤波效果影响较大。对不同的图像内 容和不同的应用要求，往往采用不同的窗口形状和尺寸。常用的二维中值滤 波窗口形状有直线形、方形、圆形、十字形及圆环形等，如图４．１２所示。

图４—１２中值滤波几种常用窗口图形

利用ＦＰＧＡ实现中值滤波，可按如下步骤完成：首先根据实际情况选择 合适的窗口形状；然后将窗口在图像中漫游，并将窗口中心与图像中某个像 素的位置重合，读取窗口下各对应象素的灰度值；最后将这些灰度值排序，

找出中问值并赋给对应窗口中心位置的像素。在ＦＰＧＡ中，由两个模块来完 成中值滤波处理，分别为３×３模板生成模块与中值滤波模块。３×３模板生 成模块的功能是按照模板形状将每个待处理的像素及其邻域内的所有像素点

西南交通大学硕士研究生学位论文

第３１页 同时取出，交给中值滤波模块进行下一步处理：中值滤波模块接收３×３模板 的９个并行像素数据进行排序，找出中间值后输出。中值滤波算法的总体框

图如图４．１３所示。

图像数据漉

—－——－◆

旦－

盈－

固●

舀－

毯－

蹦－

腔－

瑚－

氆－

滤波后的

图像数据流

－－—－－◆

图４－１３图像中值滤波原理图

具体步骤如下：

步骤１：选定３×３方形窗口作为中值滤波的滤波窗口。按照滤波窗口的形状

取出以某点为窗口中心，被窗口覆盖下的各对应像素的灰度值（３×３模板生 成模块）。取出示意图如图４一１４所示。

、ｈ、～

^●

—、

—‰’‘～

＼

＼

＼

＼

＼

＼

、

＼

、＼

＼

＼

一幅原始的数字图像阵

中心点的邻

域像素

图４—１４ ３×３像素取出不惑图

由于硬件中图像数据是以数据流的方式传输，一个时钟周期传输一个像素数 据。如何实现在同一个时钟周期内同时获取到９个像素点，是关键问题。通 常采用行缓冲的方式来实现。比如，要获得的９个像素数据分别在相邻的３ 行内，可以用两个行缓冲器（ｆｉｆｏ）先分别存储前两行，等到第三行数据到来时，

再同时从第三行及前两个缓冲行内读取数据。这样就保证了每行内的三点数 据是同时获取的。然后再分别对获取到的各行内的三点数据进行分级寄存，

耍童童夔盔兰亟主塑塞生兰堕笙塞 蔓丝夏

在恰当的延时之后，便可将各行三点数据同时取出。结构如图４．１５所示。

图像存储区

图４—１５ ３×３模板产生模块原理图

行延时的目的是将三行数据在时间上对齐，使能对三行数据同时获取；列延

时的目的是将从各行获取的像素数据进行列对齐之后，再输出；有效数据标

志信号产生模块的作用是产生一个电平信号指示输出数据Ｐｌ至Ｐ９何时有 效：当ｄ ^ｏｕｔ ｖａｌｕａｂｌｅ为高电平时，输出数据有效，当ｄ ^ｏｕｔ ｖａｌｕａｂｌｅ为低电 平时，输出数据无效。

值得注意的是两个ｆｉｆｏ的存储顺序：在第一有效行期间，ｌｉｎｅ２的写使能 有效，将第一行数据写入ｌｉｎｅ２，此时，ｌｉｎｅ２的读使能信号为低，不进行读取，

ｌｉｎｅ２被写满：在第二有效行到来的前一个周期，ｌｉｎｅ２的读使能有效，开始读 取（ｆｉｆｏ状态由满变为未满），一个周期之后，ｌｉｎｅ２的写使能有效，开始同时 读写过程在ｌｉｎｅ２读取的同时，ｌｉｎｅｌ的写使能信号有效，开始写入数据，经 过第二有效行后，ｌｉｎｅｌ被写满：在第三有效行到来的前一个周期，ｌｉｎｅｌ的 读使能信号有效，开始读取数据，一个周期后，ｌｉｎｅｌ的写使能信号有效，开 始同时读写的过程。

３×３模板生成模块接口如图４．１６所示。

图４—１６ ３×３模板生成模块接口

其中：ｄａｔａ ．．０１为从 ＳＤＲＡＭ中读出的像素数据： ｄａｔａ

ｖａｌｕａｂｌｅ

为有效像．ｉｎ［７

素数据的标志信号；Ｐｌ［７．．０１～Ｐ９［７．．Ｏ］为３×３模板覆盖下的对应的各像素数 据；ｄ ^ｏｕｔ ｖａｌｕａｂｌｅ为输出数据的有效标志信号。

为了验证３×３模板生成模块的正确性，产生了一个１００行×６４列的二 维数组，作为３×３模板生成模块的输入测试数据。二维数组以串行方式从第

一行第一个数据开始输入，同时产生对应的有效数据标志信号作为输入。二

维数组示意图如图４．１７所示。

第１行 第２行 第３行 第４行 第５行 第６行

Ｉ Ｉ Ｉ Ｉ

第９７行 第９８行 第９９行 第１００行

图４－１７二维测试数组

通过在Ｑｕａｒｔｕｓ２中进行仿真，其仿真波形如图４－１８所示。

第“列 第。列 第酡列 一

一

一 一 一 一 一 一 一 一 一 第３列 第：列 第，列

甜甜礤“甜甜 配诏酩酩∞硌

２ ２ ２ ２ ２ ２ ６ ６ ６ ６ ６

ｌ｝ ６ ６ ６ ６ ６ ６

印∞∞砷∞∞

６

●

●

●

●

●

●

ｌ Ｉ ｌ １ ｌ

ｉ｝ ｌ Ｏ Ｏ ０ Ｏ Ｏ Ｏ

ｉ ｌ

９ ９ ９ ９ ９ ９ ８ ８ ８ ８ ８ ８ ７ ７ ７ ７ ７ ７ ６ ６ ６ ６ ６ ６ ５ ５ ５ ５ ５ ５ ４ ４ ４ ４ ４ ４ ３ ３

３—３ ３ ３ ｊ

２

ｉ

２ ２

一

一

４ ４ ４ ４ ６ ６ ６ ６ ３ ３ ３ ３ ６ ６ ６ ６ ２ ２ ２ ２ ６ ６ ６ ６ ｌ ｌ ｌ １ ６ ６ ６

∞∞砷∞

６

ｔ１

１■１１

ｌ ｌ

ｔ■Ｔ■ｌ ０ Ｏ ０ Ｏ ｌ ｌ

１■ｌ

ｑ

９

９

９

８

８

８

８

７

７

７

７

６

６

６

６

５

５

５

５

４

４

４

４

３

３

３

３

２

２

２

２

ｌ

ｌ

ｌ

ｌ

＿ｐ ｄｋ

＿ｐ

ｈｔＪ

移

圈Ｐｌ

苗

^圈Ｐ２

移

囝ｒ３

移

团Ｈ

移 团聆

函 囝砖

移

田”

移

团踏

囝 国帕

鼬 ｔ甜ｔ－鸭ｚ口・缸・

图４一１８ ３×３模板仿真波形

上图中的ｄ ^ｏｕｔ ｖａｌｕａｂｌｅ为低电平时表示数据输出数据无效，此时正在进行 行、列延时以对齐数据。ｄ ^ｏｕｔ ｖａｌｕａｂｌｅ为高电平时，表示输出数据有效。在

ｄ

ｏｕｔ ｖａｌｕａｂｌｅ为高电平之后的第一个时钟上升沿到来时，输出数据Ｐ１～Ｐ９ 分别为１、２、３、ｌ、２、３、ｌ、２、３，这与二维测试数组中以第２行第２列 为窗口中心的３×３窗口所覆盖的各像素值相对应。后面每个时钟上升沿所对 应的一组输出数据对应情况都如此，验证了３×３模板生成模块的正确性。

步骤２：对上步获得的９点像素值进行排序，选出中间位置的数据输出，输 出结果即为待滤波的像素点进行中值滤波处理后的结果（中值滤波模块）。排 序的工作主要是通过数值比较器来完成的。方法如图４．１９所示。

图４－１９中值产生算法

总共进行１９次比较。为了保持数据的同步性（让同一个模板的９个数据时序