四技二專

【109】四技二專統一入學測驗 109～1

四技二專

統一入學測驗

電機與電子群資電類專業科目(二) 數位邏輯、數位邏輯實習

（本試題答案係依據統一入學測驗中心於109 年 5 月 4 日公布之參考答案）

試題分析

一、命題焦點

本年度數位邏輯（含實習）各單元試題分布平均，難易度適中，但需對相關的元件特性、功 能及電路原理及分析有相當程度的了解才能考取高分。惟組合邏輯應用電路中的加減法器今年未 出現試題較令人意外。

在各單元的試題分配方面：

●概論：實際脈波準位。

●數字系統：補數運算及特殊數字碼。

●基本邏輯閘：各種邏輯閘的組合互換、時序分析、開集極及開汲極電氣特性。

●布林代數：基本定理、第摩根定理之運用，SSOP 表示式。

●組合邏輯：可程式邏輯元件、多工器、編碼器、比較器。

●循序邏輯：正反器類型判斷及時序分析、計數器時序分析、狀態圖表之運用、環形計數器。

●工場安全：滅火方法。

●儀器使用：示波器、邏輯分析儀功能。

二、配分比例表

數位邏輯 題數 數位邏輯實習 題數

概論 1 工場安全及衛生 1

數字系統 2 邏輯實驗儀器之使用 2

基本邏輯閘 1 基本邏輯閘實驗 3

布林代數及第摩根定理 2 組合邏輯實驗 1

布林函數化簡 1 加法器及減法器實驗 0

組合邏輯電路之設計及應用 2 組合邏輯電路應用實驗 2

正反器 2 正反器實驗 2

循序邏輯電路之設計及應用 2 循序邏輯電路應用實驗 1

合 計 13 合 計 12

109 年

3585-X﹝J﹞夾入3585、3585-R

109～2 【109】四技二專統一入學測驗

第一部分：數位邏輯

____ 1. 在傳輸七個位元的 ASCII 碼時，會採用偶同位或奇同位的驗證方式，

並會置入一個同位位元(Parity Bit)，則此同位位元的產生無法使用何 種邏輯閘來實現？

(A)反及(NAND)閘 (B)或(OR)閘

(C)反或(NOR)閘 (D)互斥或(XOR)閘 基本邏輯閘 ____ 2. 下列邏輯閘何者不具結合性？

(A)或(OR)閘 (B)及(AND)閘 (C)反或(NOR)閘 (D)互斥或(XOR)閘

布林代數及第摩根定理 ____ 3. 圖（一）邏輯電路利用第摩根(De Morgan)定理化簡之後，結果為下

列何者？

(A)

F A B  

F A B C   

(D)

F A B C D    

下列敘述何者正確？

(A) PROM 為 AND 陣列不可規劃，OR 陣列可規劃 (B) PAL 為 AND 陣列不可規劃，OR 陣列可規劃 (C) PLA 為 AND 陣列不可規劃，OR 陣列可規劃 (D) PAL 為 AND 陣列可規劃，OR 陣列可規劃

組合邏輯電路之設計及應用 ____ 5. 圖（二）所示之電路，其輸出的布林函數

Y F(A, B,C  )

(A)

Y   (2,3, 4,6)

Y   (2, 4,5,6)

Y   (2, 4,6,7)

Y   (2,3,5,6)

圖（二）

組合邏輯電路之設計及應用 1.(B) 2.(C) 3.(C) 4.(A) 5.(D)

【109】四技二專統一入學測驗 109～3

____ 6. 布林函數 X A ABC ABC   ，使X=1 的輸入組合總共有幾種？

(A) 4 種 (B) 5 種 (C) 6 種 (D) 7 種 布林函數化簡 ____ 7. 十進位數–55 以 2'S 補數可表示為：

(A) 10110111(2) (B) 11010110(2)

(C) 11001001(2) (D) 11001011(2) 數字系統 ____ 8. 代表英文字母"q"之 ASCII 碼為 71(16)，則代表字母"k"之 ASCII 碼為

下列何者？

(A) 73(16) (B) 75(16) (C) 63(16) (D) 6B(16)

數字系統 ____ 9. 圖（三）屬於下列何種電路？

(A) SR 正反器 (B) JK 正反器 (C) D 型正反器

(D) T 型正反器 圖（三）

正反器 ____ 10. 承上題把 CK 接到邏輯 1，若 input 腳輸入一週期性方波，則 Q 之輸

出狀態為下列何者？

(A)維持目前邏輯值 (B)為週期性方波

(C)為邏輯 0 (D)為邏輯 1 正反器

____ 11. 一個除 2⁴下數計數器，當計數顯示為 0010(2)時，再經 4 個時脈輸入 後，其新數值顯示應為下列何者？

(A) 0100(2) (B) 0110(2) (C) 1110(2) (D) 1010(2)

循序邏輯電路之設計及應用

6.(C) 7.(C) 8.(D) 9.(D) 10.(B) 11.(C)

109～4 【109】四技二專統一入學測驗

____ 12. 圖（四）為一狀態圖表，當現在狀態為 11 時，依序輸入 0 及 1 之後，

則狀態表中的「下次狀態」與「輸出」邏輯值依序分別為下列何者？

圖（四）

(A) 01, 00, 0, 0 (B) 01, 11, 0, 0 (C) 11, 01, 0, 0 (D) 11, 00,0, 1 循序邏輯電路之設計及應用 ____ 13. 有關數位邏輯波形之下降時間定義，下列何者正確？

(A)電壓準位 10%至 90%的間隔時間 (B)電壓準位 50%至 0%的間隔時間 (C)電壓準位 90%至 10%的間隔時間

(D)電壓準位 100%至 90%的間隔時間 概論

12.(D) 13.(C)

【109】四技二專統一入學測驗 109～5

第二部分：數位邏輯實習

____ 1. 如圖（五）所示，當 A 端輸入為 1kHz 的方波，B 端輸入為 1，C 端 輸入為0，D 端輸入為 1，則 F 端輸出信號為：

圖（五）

(A)相位超前的 1kHz 方波 (B)相位落後的 1kHz 方波

(C) 1 (D) 0 基本邏輯閘實驗

____ 2. 數位介面電路設計常用的 I²C (Inter - Integrated Circuit)匯流排中，其 資料及時脈兩條引線都採用 CMOS 開汲極(Open Drain)或 TTL 開集 極(Open Collector)的方式連接，因此在使用 I²C 匯流排時，下列敘述 何者錯誤？

(A)兩條引線接腳的內部電晶體在導通時，為接地的邏輯低準位 (B)兩條引線接腳都需各連接一個提升電阻到工作電壓的電源端 (C)兩條引線接腳不導通時，形同斷線浮接

(D)因為兩條引線接腳的輸出端皆為開路狀態，在兩條引線上不可接 成線接及(Wired-AND)閘 基本邏輯閘實驗 ____ 3. 數位邏輯實習需一個 4 輸入的 NOR 閘時，則最少需要幾個 2 輸入 NOR

閘來實現？

(A) 3 個 (B) 5 個 (C) 6 個 (D) 7 個 組合邏輯實驗 ____ 4. 實驗時，一個組合邏輯電路與各邏輯閘的輸入 / 輸出所量測到的電

壓如圖（六）所示，則圖中哪一個邏輯閘的功能發生異常？

(A) A (B) B (C) C (D) D

圖（六） 基本邏輯閘實驗

1.(C) 2.(D) 3.(B) 4.(C)

109～6 【109】四技二專統一入學測驗

____ 5. 一個 TTL 邏輯實驗的電路如圖（七）所示，此邏輯電路的功能為何？

(A)解碼器 (B)編碼器 (C)多工器 (D)解多工器

圖（七）

組合邏輯電路應用實驗 ____ 6. 圖（八）所示的邏輯電路，其功能為下列何者？

(A)比較器 (B)減法器 (C)半加器

(D)多工器 圖（八）

組合邏輯電路應用實驗 ____ 7. 四種常用的滅火方法中，將可燃物移除，使燃燒反應因缺少可燃物而

停止燃燒的方法為：

(A)隔離法 (B)窒息法 (C)冷卻法 (D)抑制法

工場安全及衛生 ____ 8. 有關示波器面板上的 EXT TRIG 接頭之功能，下列敘述何者正確？

(A)外部輸入觸發時基產生信號 (B)外部觸發探棒衰減倍率調整 (C)輸出至外部觸發波形輔助通道

(D)輸出至外部觸發同步信號 邏輯實驗儀器之使用 ____ 9. 在邏輯實驗中如欲分析多個腳位之時序，則採用下列何種儀器最適

當？

(A)數位 IC 測試器 (B)函數波形產生器 (C)邏輯測試棒 (D)邏輯分析儀

邏輯實驗儀器之使用

5.(B) 6.(A) 7.(A) 8.(A) 9.(D)

【109】四技二專統一入學測驗 109～7

____ 10. 數位邏輯實驗時，若以邏輯閘完成了圖

（九）電路，則此電路之功能與下列哪 個正反器較相符？

圖（九）

(A) (B)

(C) (D)

正反器實驗 ____ 11. 圖（十）為正反器實驗電路，J、PR、K、CLR 腳分別接到實驗電路

1 與 2，通電後發現兩個 LED 一直都亮，則最有可能發生下列哪種情 況？

圖（十）

(A)兩個 LED 極性接反了 (B)PR 及 CLR 短路到 GND

(C)CLK 按鍵卡住 (D)J、K 皆空接 正反器實驗 ____ 12. 脈波產生器實習中，若需要產生一個 25%工作週期之脈波信號，下列

何種電路可以直接實現？

(A)四位元的環型計數器 (B)四位元同步式上數計數器 (C)四位元非同步式上數計數器 (D)四位元同步式下數計數器

循序邏輯電路應用實驗 10.(A) 11.(B) 12.(A)

109～8 【109】四技二專統一入學測驗

休息一下！看我一眼，茅塞頓開

析

第一部分：數位邏輯

1. (1) 一般傳輸電路之同位元驗證是採用 XOR 或 XNOR 完成。

(2) XOR 及 XNOR 可由 NAND 或 NOR 等萬用閘實現，故 NAND 或 NOR 亦可 組合成XOR 或 XNOR 進行同位元驗證。

(3) OR 閘無法組合出 XOR 或 XNOR，故無法進行同位元驗證。

2. 結合性：

(A)或閘：F=A+B+C=(A+B)+C=A+(B+C)。

(B)及閘：F=A·B·C=(A·B)·C=A·(B·C)。

(C)反或閘：無結合性特性。

(D)互斥或閘：F=ABC=(AB)C=A(BC)。

3. 由原圖，

F (A+B+C) (B+D) (A+B+C)+(B+D)   =(A+B+C)+B D=A+B+C+BD

=A+B(1+D)+C=A+B+C

4. PROM：AND 陣列不可規劃，OR 陣列可規劃；

PAL：AND 陣列可規劃，OR 陣列不可規劃；

PLA：AND 陣列及 OR 陣列均可規劃。

5. 將多工器輸入輸出邏輯整理如下真值表：

∴Y = A BC + A BC+ A BC+ ABC =



解

【109】四技二專統一入學測驗 109～9

6. X=A+ABC+ABC

=A B C+A BC+ABC+ABC+ABC+ABC



∴X=1 的輸入組合共有 6 種。

7. 55(10) = 00110111(2)，

 55(10)的2'S 為 55(10)的反相再+1

∴55(10) 00110111(2)1 =11001000 +1 =11001001(2) (2) (2) (2)。 8.

英文字母排序 …… k l m n o p q

ASCII 碼 …… 6B(16) 6C(16) 6D(16) 6E(16) 6F(16) 70(16) 71(16)

9. 如題圖為 T 型正反器電路圖。

10. 因 CK=1，故電路圖可簡化如附圖，

若Q 與

Q

則當input 輸入訊號後，輸出 Q 的波形會等於 input，

即input 輸入週期性方波，Q 的輸出狀態亦為週期性方波。

11.

12. 由狀態圖可得狀態表如下：

13. 下降時間 tf：電壓波形後緣準位90%至 10%的間隔時間；

上升時間tr：電壓波形前緣準位10%至 90%的間隔時間；

儲存時間ts：電壓波形後緣準位100%至 90%的間隔時間；

延遲時間td：電壓波形前緣準位0%至 10%的間隔時間；

脈波寬度tw：電壓波形前緣準位50%至後緣準位 50%的時間。

109～10 【109】四技二專統一入學測驗

第二部分：數位邏輯實習

1. 依 4 輸入反及閘真值表可知，輸入端中若有“0”，則輸出必為“1”。

2. (1) OD 或 OC 電路在內部電晶體 ON 時，輸出為低電位。電晶體 OFF 時，輸 出端形同浮接，使用時需連接提升電阻至電源端，以產生高準位狀態。

(2) 兩個 OC 或 OD 電路的輸出接腳可直接接在一起，再經提升電阻接至電源 端後，相當於兩輸出作AND 運算，稱為線接及（Wired-AND）閘。

3. 4 輸入 NOR 閘： F=A+B+C+D ；

F=A+B+C+D=(A+B)+(C+D)=(A+B)+(C+D) 。

4. 邏輯閘 A 為 NOR 閘：

(5V)

1 + 0 = 0

邏輯閘B 為 OR 閘：

(5V) (3.4V)

(0V)0 + 1 = 1 功能正常；

邏輯閘C 為 NAND 閘：

(3.4V) (5V)

1  1 = 0

邏輯閘D 為 NAND 閘：

(3.4V) (5V) (3.4V)

(0.2V)

0  1  1 = 1

5. 觀察電路圖可知：

(1) 輸入指撥開關為4 個（m=4）。

(2) 輸出LED 為 2 個（n=2）。

(3) ∵輸入數量 > 輸出數量（m＞n）

∴此電路功能為4 對 2 編碼器。

6.

【109】四技二專統一入學測驗 109～11

F =A AB=A+AB=(A+A)(A+B)=1 (A+B)=A+B

 

F =B AB=B+AB=(B+A)(B+B)=(A+B) 1=A+B

 

2 1 3

F =F F =(A+B)(A+B)=(A+B)+(A+B)=AB+AB 

F1=0 時為 A>B（1>0）；

F2=0 時為 A=B（0=0 或 1=1）；

F3=0 時為 A<B（0<1）。

7. (B)窒息法：除去助燃物，排除、隔絕或稀釋空氣中的氧氣。

(C)冷卻法：減少熱能，使可燃物的溫度降低到燃點以下。

(D)抑制法：破壞連鎖反應，加入可破壞或阻礙燃燒連鎖反應的物質。

8. 當示波器之“觸發信號來源”開關（TRIG SOURCE）置於“EXT”位置時，則示 波器可由“EXT TRIG”接頭取得外部輸入信號當作時基觸發信號。

9. (A)數位 IC 測試器為檢測數位 IC 之功能或妥善率之儀器。

(B)函數波形產生器非量測儀器，無法量測數位接腳之時序。

(C)邏輯測試棒可量測數位接腳之時序，但通常同一時間僅能量測 1 支數位接 腳之時序。

(D)邏輯分析儀可同時量測多通道數位接腳之時序波形。

10.

(1) 輸入信號X 輸入 A 邏輯閘，

X

∴可判斷為D 型正反器。

(2) Set=0 時，C 邏輯閘輸出必為“0”，傳入 E 邏輯閘後，輸出端 O1必為“1”，

所以Set 為低態動作的預置輸入，同理，Reset 為低態動作的清除輸入。

(3) CLK=0 時，A、B 邏輯閘輸出恆為“1”，電路無法依 X 信號運行，CLK=1 時，X 信號之變化方可反應至輸出端，所以 CLK 為高準位觸發。

(4) 故選項(A)之正反器符號最為相符。

109～12 【109】四技二專統一入學測驗

11. (A)兩個 LED 極性接反，則都不會亮。

(B) PR 及 CLR 均為低態動作，若均不慎短路至 GND，則 PR=0，使 Q=1，CLR=0 使

Q=1

(C)(D)CLK 按鍵卡住或 J、K 空接均不影響輸出之正常功能，Q 與

Q

12. (A) 四 位 元 環 形 計 數 器 的 四 個 輸 出 端 波 形 均 為 D%=25% 之 脈 波 信 號

（

D% ¹ 100% ¹ 100% 25%

n 4

    

(B)(C)(D)四位元計數器（無論上數下數，同步或非同步）的四個輸出端波形均 為D%=50%之脈波信號，只是頻率不同。