第二章 低雜訊放大器之電路設計
2.3 低功率之放大器探討
不管是哪種架構的接收機,低雜訊放大器通常都是功率消耗最大 的一部份,如何能降低電流使增益跟雜訊都在可接受的範圍內,是本 節最大重點。低功耗相關的技術大致分成兩類:(1)低電壓、(2)低電 流、(3)電流共用,以下將分別這三類技術做探討。
2.3.1 低電流操作
低電流操作,可以藉由將電路偏壓在次臨界導通(subthreshold)區 域來達成。次臨界導通偏壓已經是個標準的低功率設計技術,被廣泛 的應用於類比電路的設計。和一般偏壓在強反轉區相比,將 MOSFET 偏壓在次臨界導通主要的優點,可以大幅增加轉導對偏壓電流比。次 臨界導通運作也已經實現在供應電壓低於電晶體臨界電壓的超低功 率數位電路。
操作在弱反轉區(weak inversion region)NMOS 電晶體的汲極電流
ID可以近似成
1 exp DS exp GS t off
D SO
t t
V V V I I v
V nV
− −
= − − •
(2.8) 在此 Voff是偏移電壓,ISO正比於 W/L,k 是波資曼常數,T 是溫 度(K),q 是電子的電荷量。若不考慮 VDS的影響,電晶體的轉導如下
D
m
g I
nkT q
=
(2.9)
因為次臨界導通的 MOS 電晶體其元件特性類似雙極性(bipolar) 元件。雖然gm /ID比值高過強反轉區,但因為電流本身不大,所以出 來的轉導也不夠。舉例來說,一個 20µm/0.18µm 的 NMOS 電晶體,
偏壓電流為 3mA 且偏壓在強反轉區,可以提供 9.5mS 的 gm。同樣的
元件,當偏壓在弱反轉區且偏壓電流為 39µA,可提供 0.8mS 的 gm。
(transition frequency)可以用於幾 GHz 內應用。
10-3 10-2 10-1 100 101 102
1E-3 0.01 0.1 1 10 100 0
20 40 60 80
rds (kΩ) & gm (mS)
Id (mA)
gm (mS) rds (kΩ)
1E-3 0.01 0.1 1 10
0 10 20
rds (kΩ) & gm (mS)
Id (mA)
gm (mS) rds (kΩ)
圖(2.6) 模擬(a)60µm/0.18µm (b)240µm/0.18µm NMOS 之 gm and rds
應用於放大器部份,低電流所用的架構跟一般無異[3],並不多做 闡述,在下一章混頻器部份會有相關電路介紹。
2.3.2 低電壓操作
低電壓操作,大致上有折疊(folded)和順向基極偏壓(forward body biasing)這兩大類方式可以實現。
折疊方式藉由多出來的電流路徑,換取更多的電壓空間,是常見 的低壓操作技巧。但是這種作法,常常會需要額外的電流,造成多餘 的功率消耗。
RFin
Lg
Ls
RFout
圖(2.7) 折疊式低雜訊放大器[4]
順向基極偏壓技術是利用改變基板-源極偏壓來降低臨界電壓式 (2.11),使原本只能操作在弱反轉區的電壓可以進入飽和區,也可以 讓元件雜訊降低。此種作法的缺點在於,會多出額外的一個偏壓,而 且順向基極偏壓可能會使 MOSFET 的源極對基極之接面導通,產生 一個和基極電壓成指數關係的直流電流,導致額外的功率消耗及可能 的閂鎖效應(latch-up),因此在設計上要多加注意。
Vth =Vth0 +
γ (
2ϕ
f −Vbs − 2ϕ
f)
(2.11)RFin
Lg
Ls
Vb
RFout
圖(2.8) 順向基極偏壓之放大器[5]
2.3.3 電流共用
RFin
Lg
Rf
RFin
Vb
Ls
M2
M1 Lc
IDC
IRF
(a) (b)
圖(2.9) 常見電流共用架構[6][7]
圖(2.9)是常見的電流共同(Current Reuse)架構,(a)圖可視為兩級 共源極串接,DC 是走 LC路徑,而高頻則是看到 M2 的閘極(若 LC很 大)所以小信號會看到兩級放大,但因為都是單級放大,其隔離度會 不如一般的疊接放大器。
另一個利用 PMOS 堆疊在 NMOS 上,使等效的轉導變
m mp mn
G =g +g ,可使電流只需原來的一半即可。其電路特性如下:
( )
1 1