論文組織

第一章導論

1.2 論文組織

1.2

論文組織

本篇論文將利用 TSMC 0.18 µm CMOS、 TSMC 0.13 µm CMOS 及 TSMC 90 nm CMOS 製程技術來設計晶片。本論文分為四個章節，

第一章為導論，說明了研究動機與論文組織。第二章為低雜訊放大器設計，介紹各種放大器架構及低功率的技術，依操作頻段及頻率類

型，實作出一系列放大器。第三章為適用於 ISM 頻帶的低功率接收機，在第二章現有實作下，利用主動混頻器撘配不同的本地震盪產生器，實現分別具低雜訊、線性度改善及顫動雜訊改善之電路。第四章則對上述的所有電路設計與實作結果做個結論與比較。

第二章

低雜訊放大器之設計

2.1

前言

由於 WLAN、Bluetooth、CDMA . . .等無線通訊系統的普及與風行，

因此無線電收發機的設計與研製在現今各種不同的通訊系統當中也格外的顯得非常重要。而在接收機中，靈敏度(Sensitivity)及動態範圍 (Dynamic Range)為主要考量因素，第一級的雜訊指數( noise figure)決定整個接收端的靈敏度及動態範圍，對訊號傳輸品質有很大影響；其中，低雜訊放大器(low noise amplifier)是天線端接收之後的最前端射頻元件電路；另外，針對接收機整體雜訊指數為：

2 3

1 1 2

1 1

− − ...

= + + +

total

NF NF

G G G (2.1) 可發現若第一級電路提供足夠增益，則由後面電路造成的雜訊貢獻將可忽略，只剩低雜訊放大器本身的雜訊指數。因此使接收端具高增益、低雜訊的特性，才能確保整個系統有最佳的性能。本章節將討論低雜訊放大器在功率限制下的設計流程，並針對不同接收機解決方案，實作單頻且適用於無線通訊頻帶(2.4GHz & 5.8 GHz )之放大器，

及操作雙頻帶(5GHz & 10 GHz)之放大器，最後再針對由

WiGig(Wireless Gigabit Alliance)發展的高傳輸 1Gb 速率短距離無線技術，實作出 60-GHz 之雜訊放大器。

2.2

輸入端架構比較

依照電路類型來分，大概可分為兩種：共閘極(Common Gate)及共源極(Common Source)，如圖(2.1)：

Matching

其中 Matching Network 能決定操作頻率及頻寬。而最一般的架構如圖 (2.1)右邊。若針對其阻抗做比較，可得

倍，所以匹配條件

(

¹+ A g R

)

m s = ，其電晶體轉導可以變小，代表偏¹

可知，輸入阻抗跟電感電容無關，為純實部；若在 50 歐姆附近，就可達到寬頻的效果。雜訊方面，當增加回授因素

β

會降低，也就是要增加變壓器的圈數比；增加轉導也可以降低雜訊，文獻中提到藉由尺寸放大增加轉導能降低主動元件對寬頻的影響。

VGG

n:1

Rs rsec

Cgs gmVgs

n:1 RFin

iin

-ifb

rpi

(a) (b)

圖(2.4) (a)利用變壓器共源極匹配架構及(b)其小信號分析由上述得知，變壓器用於輸入端匹配，不僅能有改善的效果並有減少面積的優點。

2.3

低功率之放大器探討

不管是哪種架構的接收機，低雜訊放大器通常都是功率消耗最大的一部份，如何能降低電流使增益跟雜訊都在可接受的範圍內，是本節最大重點。低功耗相關的技術大致分成兩類：(1)低電壓、(2)低電流、(3)電流共用，以下將分別這三類技術做探討。

2.3.1 低電流操作

低電流操作，可以藉由將電路偏壓在次臨界導通(subthreshold)區域來達成。次臨界導通偏壓已經是個標準的低功率設計技術，被廣泛的應用於類比電路的設計。和一般偏壓在強反轉區相比，將 MOSFET 偏壓在次臨界導通主要的優點，可以大幅增加轉導對偏壓電流比。次臨界導通運作也已經實現在供應電壓低於電晶體臨界電壓的超低功率數位電路。

操作在弱反轉區(weak inversion region)NMOS 電晶體的汲極電流

ID可以近似成

1 exp ^DS exp ^GS ^t ^off

D SO

t t

V V V I I v

V nV

    − − 

=  − − •  

   

  (2.8) 在此 Voff是偏移電壓，I_SO正比於 W/L，k 是波資曼常數，T 是溫度(K)，q 是電子的電荷量。若不考慮 VDS的影響，電晶體的轉導如下

g I

nkT q

= 

 

 

(2.9)

因為次臨界導通的 MOS 電晶體其元件特性類似雙極性(bipolar) 元件。雖然g_m /I_D比值高過強反轉區，但因為電流本身不大，所以出來的轉導也不夠。舉例來說，一個 20µm/0.18µm 的 NMOS 電晶體，

偏壓電流為 3mA 且偏壓在強反轉區，可以提供 9.5mS 的 gm。同樣的

元件，當偏壓在弱反轉區且偏壓電流為 39µA，可提供 0.8mS 的 gm。

(transition frequency)可以用於幾 GHz 內應用。

10^-3 10^-2 10^-1 10⁰ 10¹ 10²

1E-3 0.01 0.1 1 10 100 0

20 40 60 80

rds (kΩ) & gm (mS)

Id (mA)

g_m (mS) r_ds (kΩ)

1E-3 0.01 0.1 1 10

0 10 20

rds (kΩ) & gm (mS)

I^d (mA)

g_m (mS) r_ds (kΩ)

圖(2.6) 模擬(a)60µm/0.18µm (b)240µm/0.18µm NMOS 之 gm and rds

應用於放大器部份，低電流所用的架構跟一般無異[3]，並不多做闡述，在下一章混頻器部份會有相關電路介紹。

2.3.2 低電壓操作

低電壓操作，大致上有折疊(folded)和順向基極偏壓(forward body biasing)這兩大類方式可以實現。

折疊方式藉由多出來的電流路徑，換取更多的電壓空間，是常見的低壓操作技巧。但是這種作法，常常會需要額外的電流，造成多餘的功率消耗。

RFin

RFout

圖(2.7) 折疊式低雜訊放大器[4]

順向基極偏壓技術是利用改變基板-源極偏壓來降低臨界電壓式 (2.11)，使原本只能操作在弱反轉區的電壓可以進入飽和區，也可以讓元件雜訊降低。此種作法的缺點在於，會多出額外的一個偏壓，而且順向基極偏壓可能會使 MOSFET 的源極對基極之接面導通，產生一個和基極電壓成指數關係的直流電流，導致額外的功率消耗及可能的閂鎖效應(latch-up)，因此在設計上要多加注意。

^V^th ⁼^V^th⁰ ⁺

^γ (

^ϕ

^f ⁻^V^bs ⁻ ²

^ϕ

)

^(2.11)

RFin

RFout

圖(2.8) 順向基極偏壓之放大器[5]

2.3.3 電流共用

RFin

M1 Lc

IDC

IRF

(a) (b)

圖(2.9) 常見電流共用架構[6][7]

圖(2.9)是常見的電流共同(Current Reuse)架構，(a)圖可視為兩級共源極串接，DC 是走 LC路徑，而高頻則是看到 M2 的閘極(若 LC很大)所以小信號會看到兩級放大，但因為都是單級放大，其隔離度會不如一般的疊接放大器。

另一個利用 PMOS 堆疊在 NMOS 上，使等效的轉導變

m mp mn

G =g +g ，可使電流只需原來的一半即可。其電路特性如下：

( )

1 1

1 2

mn mp m

m s

Z g g g

α

g R

 ≈ =

 +



 ≈ + ϒ



(2.12)

由式可知此匹配較寬頻，雜訊表現跟 CG 很像。最重要的是輸出看到的是 RC，是個低通型態，就電晶體電容跟 Rf來說，其頻寬可能只有 1GHz 內，為此架構最大缺點，若要設計在 5GHz ISM 頻段電路，此者不宜使用。

2.4

考量功率消耗之低雜訊放大器設計

經過上述對現有低功率雜訊放大器的比較，若要符合對雜訊放大器的要求：(1)雜訊指數小於 2dB，由(2.1)式知道，接收機的最前端電路主宰了整個雜訊指數(當後面的混頻器、可變增益放大器的增益夠大時)。(2)偏壓電流小於 2mA，若接收機總電流為 5mA，扣除後級所需電路後所得。(3)電壓增益大於 30dB，混頻器本身的雜訊要被抑制，

需要前端放大器有足夠的增益。(4)具高度整合性。(5)低成本考量。

以低電壓操作來說，混頻器及可增益放大器若沒有也採取相同方式下，供給電壓會前後不一，可能需要其他的直流電壓轉換器(DC Converter)。而次臨界導通的 CMOS 電晶體也會遭受更大的元件雜訊。通道雜訊，正比於 gm，是強反轉區主要的元件雜訊來源。當閘極-源極電壓(v_GS)下降至低於臨界電壓，感應出的閘極雜訊會開始主宰整體的元件雜訊。由於高感應閘極雜訊，NFmin在次臨界導通會高幾分貝[8]，而現有文獻結果[9]約為 6dB 左右，故次臨界導通運作或許對於需要非常高靈敏度的應用不是個可行的選項。而電流共用的方式如圖(2.9)-(a)，其 Lc 要夠大，面積也會較大，對成本的影響甚鉅；

且其隔離度很差，若要增加必須疊接 3~4 級 NMOS，其線性度下降許多；圖(2.9)-(b)則是有操作頻率的考量(∵輸出電容太大)。故最後採用一般的疊接放大器，如圖(2.10)所示，這是一個最常見的疊接低雜訊放大器架構，電晶體M₁提供了增益，並且降低電晶體M₂的雜訊貢獻，而共閘極操作的電晶體M₂由於低輸入阻值的特色，減小了電晶體M₁米勒電容，使電路能寬頻操作，而整個疊接組態也提供了較好的反向隔離度。

( )

雜訊，代表汲極雜訊電流跟閘極雜訊電流具有相關性，其符號為 c。

可得元件最佳雜訊匹配阻抗，為一複數如下(2.19)

(

)

2 1 1

5 5

opt c gs opt gs

G G G C c B C c

δ δ

αω ω α

γ γ

 

= + = − = −  + 

 

、

其雜訊電阻及最低雜訊指數為

ⁿ ^do² ¹ ^min⁰ ¹ ²₅

(

¹ ²

)

m m T

R g F c

g g

γ γ ω γδ

α ω

= = • 、 = + − (2.20)

在長通道元件中，

^γ

⁼ ²₃^{, =1 ,}

^α

^c ⁼ ^j

( )

⁵₃₂ ^{0 5}^. ⁼ ^{j .}^{0 395}^and⁼

^δ

⁴₃^。

C^gs rd

i +

-V^gs

gmV^gs

圖(2.12) 電晶體雜訊模型

2.4.2 考量功率消耗低雜訊放大器之最佳化

2 2

Z when certain frequency matching

ω

首先針對雜訊做匹配[見圖(2.13)]，一般來說雜訊較難達到，故先

(

)

2.5

實作一：2.4GHz Low Noise Amplifier(CMOS 0.18-μm)

2.5.1 研究動機

隨著資訊技術的飛速發展和人們對高速率無線通訊的需求，無線應用産品的工作頻率已經從低頻段跨入高頻段。作為全球均無需授權即可使用的 2.4 GHz ISM( Industry Science Medicine)頻段成為主流傳輸技術使用，譬如 Bluetooth，WLAN，ZigBee 等，本實作將設計適合用此技術接收機之前端放大器。

2.5.2 電路設計

VDD

OUT

230fF 0.72nH 7nH

6x60

4x60

3.1nH 1pF

2 mA

VDD

OUT

310fF 0.72nH 7.2nH

6x60

2x60

3nH 0.9pF

2 mA

(a) (b)

圖(2.15) (a)電流密度為 8 (b)17 的低雜訊放大器

在文獻[11]中提供 0.18μm 的元件參數

γ

為 2/3，其值與長通道相差無幾，再由[12]得到 =2, =0.85

( )

⁵ ^{0 5} 0 395

δ γ α

⁼ 32 ⁼

and c j j . 。再

( 5

µ

7.5nH，在差不多電感情況下，小尺寸所需的外加電容就大(0.31pF &

0.23pF)。而上面那顆電晶體也會影響到輸入阻抗，若尺寸變大，負載 NF_min=0.6dB 5µA/µm

f_T=40GHz NF_min=0.5dB 20µA/µm

f T (GHz) NF min(dB)

Current Density (µA/µm)

NF_min (dB)

1 2 3 4 5

Noise Figure (dB)

Frequency (GHz)

NF_min(postsim) NF(postsim)

Noise Figure (dB)

Frequency (GHz)

NF_min(2mA) NF(2mA) NF_min(2.5mA) NF(2.5mA) NF_min(postsim) NF(postsim)

IP1dB=-8.9dBm

IIP³=-1 dBm

IF Power (dBm)

RF Power (dBm)

OIP³=9 dBm

IP1dB=-7.6dBm

IIP³=-2 dBm

IF Power (dBm)

RF Power (dBm)

OIP³=6.6 dBm OP1dB=1 dBm

I=2.5mA

圖(2.19) 功率線性度

2.5.4 結果與討論

本電路採用 CMOS 0.18µm 製程，晶片照片如圖(2.20)所示：兩個 RF 埠採用 GSG pad，DC 點針放在電路的右上角落並加入足夠的穩壓電容，以防振盪情況發生，兩顆晶片面積皆為 0.75×1mm²。

S 參數結果與模擬相差不多，但雜訊指數跟模擬有些差，高電流密度 NFmin 跟 NF 較貼近(差 0.09dB 見表 2.2)相較於低電流密度的 0.13dB(見表 2.1)。而量測出來結果 NF 跟 NFmin兩顆都變較貼近，但 NFmin 值卻升高 0.4dB(Low Current Density)及 0.66dB(High Current Density)。可能原因為量測時本身電晶體雜訊升高，或者為閘極走線的寄生電阻較模擬嚴重(但 NFmin跟 NF 會遠離，應不為原因)，所以可靠度分析應要更嚴謹一點，與相關文獻比較如表 2.4，FOM 公式附於下頁。

表2.1 選取低電流密度之模擬與量測比較

Low Current Density Post-Simulation Measurement Supply Voltage (V) 1.8

Voltage Gain (dB) 29.7 29.3 Noise Figure (dB) 2.13 2.52

NFmin 1.99 2.44

IIP3 (dBm) 1.5 -1 IP1dB (dBm) 3 -8.9 Input Return Loss (dB) <-10

(2.1GHz~2.8GHz)

<-10

(2.1GHz~2.8GHz) Power Consumption (mW) 3.6 4.4

Current Consumption (mA) 2 2.5

表2.2 選取高電流密度之模擬與量測比較

High Current Density Post-Simulation Measurement Supply Voltage (V) 1.8

Voltage Gain (dB) 27.5 28 Noise Figure (dB) 2.17 2.64

NFmin 2.08 2.62

IIP3 (dBm) 3.5 -2 IP1dB (dBm) 3.5 -7.8 Input Return Loss (dB) <-10

(2.2GHz~2.8GHz)

<-10

(2.2GHz~2.8GHz) Power Consumption (mW) 3.6 4.4

Current Consumption (mA) 2 2.5

表2.3 高低電流密度選取之量測比較

Current Density Low High Supply Voltage (V) 1.8

Voltage Gain (dB) 29.3 28 Noise Figure (dB) 2.52 2.64

NFmin (dB) 2.44 2.62

IIP3 (dBm) -1 -2

IP1dB (dBm) -8.9 -7.8 Input Return Loss (dB) <-10

(2.1GHz~2.8GHz)

<-10

(2.2GHz~2.8GHz) Power Consumption (mW) 4.4 4.4

Current Consumption (mA) 2.5 2.5

( ) [ ]

FOM mW Gain

NF P mW

Output return loss

2.6.2 電路設計

Current Density (µA/µm)

NF_min (dB)

NF_min=0.8dB 8µA/µm

f_T=45GHz NF_min=0.7dB 20µA/µm

圖(2.22) 最低雜訊指數及截止頻率對電流密度模擬圖(5.8GHz) 考慮一般在匹配看到的頻寬，在一般定義輸入損耗(S11)<-10dB 才

算在操作頻帶內，故(2.33)由可發現頻寬跟輸入匹配的等效品質因素

在文檔中 2.4/5.8-GHz低功率低雜訊CMOS直接降頻接收機 (頁 18-0)

第一章 導論

1.2 論文組織

1.2

第二章

低雜訊放大器之設計

2.1

2.2

(

)

β

2.3

γ (

ϕ

ϕ

)

( )

α

2.4

( )

(

)

δ δ

αω ω α

γ γ

(

)

γ γ ω γδ

α ω

γ

α

( )

δ

ω

(

)

2.5

γ

( )

δ γ α

µ

µ

( ) [ ]

第一章導論

^γ (

^ϕ

^ϕ

^γ

^α

^δ