第三章 2.4/5.8-GHz 低功率接收機
3.5 實作一：利用次臨界技術低功率低雜訊之 2.4-GHz 直接降頻接收機
3.5.2 可調增益放大器分析
VGA 的實做方式有幾種，可根據不同的增益控制方式和 dB-線性 的改變特性來區分，在此先討論現行的 VGA 之架構。
Vin
Vout VDD
Ia Ib
Vin
Vout+
Vout-Vc3 Vc2 Vc1 VDD
Vin Vctrl
VDD
Vout Vout+
Vin
Vout-VDD
Vctrl
(a) (b)
(c) (d)
圖(3.17) 常見可調增益放大器架構 大多數的 VGA 會使用如 1
1
x x
e x
≈ +
− 的 pseudo-exponential 函數來表 示 dB-線性增益控制的特性。如圖(3.17)-(a)，VGA 的核心電路包含差 動放大器和二極體連接的負載。由於輸出端是二極體連接的負載，輸 出阻抗會和 1/gm 成正比，也就是和偏壓電流(Ia, Ib)成反比，因此我 們可以藉由改變偏壓電流來達到改變增益的效果。不過此電路的操作 頻率會受到不同的偏壓電流影響，無法達到固定頻寬的效果。
如圖(3.17)-(b)，這種型態的 VGA，是藉由並聯不同偏壓在三極管 區的電晶體，也就是改變不同的負載電阻來達到改變增益的效果。但 是這種電路也無法做到固定頻寬。
圖(3.17)-(c)是一種訊號加成的 VGA，具有低雜訊和低失真的優 點。而且此種電路可以操作在高頻。但是，大概有 20dB 的不可使用 增益控制範圍，在此範為會破壞雜訊的表現，也會破壞可操作的增益 範圍。若把這種型態的電路，所有的電晶體從 BJT 換成 MOSFET，
不論是高頻響應，雜訊，增益和增益誤差都不如 BJT 好。
若希望達成高頻寬和高動態範圍，可以使用如圖(3.18) (d)的電路 架構。然而，此種電路架構，若是使用電阻做負載，不適合操作在低 壓，不然線性度不夠。 若想要低功率，低壓操作是個可考量的方 式，因此，可使用主動負載來提升輸出的擺幅範圍，而且使用主動負 載，電流可以重覆使用，不會有額外的功率消耗。因此，我們選擇使 用圖(3.18)-(d)這種電路架構。
3.5.3 電路設計
(1)
低雜訊放大器
IN
VDD
OUT
230fF 0.72nH 7nH
6x60
4x60
3.1nH 1pF
2.7 mA
圖(3.18) 考慮功率消耗之低雜訊放大器電路圖
本實作之低雜訊放大器為上章 2.4GHz 之電路，所以已經量測結 果可參考。其實 LNA 整合至系統後，因為負載不再是 50ohm，這會 影響輸入的阻抗匹配。圖(3.19)-(a)是上一章實作 LNA 時的量測圖，
使用 50ohm load。現在考慮 LNA 和混頻器相接，以本實作為例，下 一級是接到電晶體的閘極，因此輸出負載看過去是大電阻並聯一個電 容，由模擬可將此負載先改開路，得到的結果如圖(3.19)-(b)所示。由 Smith chart 可以明顯看出，在輸入匹配電路的共振頻附近，會有轉彎 的現象，並且往左邊突出。發生此現象的原因如下：
近，由於Zin1的電容性上升，使得 k 值上升，導致等效的R 變大，等p 效的C 也變大。此時 Smith chart 的變化可以參考圖(3.21)-(b)所示，p 虛線和細實線相比，等效的R 和p C 都較大。 p
freq (100.0MHz to 5.000GHz)
S(1,1) m3
m3 freq=
S(1,1)=0.115 / 170.400
impedance = Z0 * (0.796 + j0.031) 2.400GHz
freq (100.0MHz to 5.000GHz)
S(1,1) m3
m3 freq=
S(1,1)=0.233 / 169.842
impedance = Z0 * (0.625 + j0.054) 2.400GHz
圖(3.19) (左)負載為 50Ω(右)負載為開路的輸入返回損耗量測圖 ZL
Cgs
Zin1
Vin
Zin (a)
Rp1
Rp2
(b) 圖(3.20) (a)考慮負載後等效電路(b)負載對 S11示意圖
(2)
次臨界導通主動式混頻器
[5]RF_p
VDD
VDD
RF_bias
LO_p LO_n
IF_n IF_p
450/2
60/0.18
300 uA 4k
4k 170/2
170/2
圖(3.21) 次臨界導通主動式混頻器電路圖
圖(3.21)是操作在次臨界導通的混頻器。混頻動作是藉由應用 射頻訊號在閘極，本地震盪訊號在源極，再利用次臨界導通電晶體的 非線性指數特性來完成。次臨界元件等式中，使用指數的泰勒級數展 開之二次項，可得此混頻器的轉換增益為
( )
3
2
Mixer
3 1
1 2
Conv. Gain
2 1
DO LO
M ds
L
W I v
L n kT g
q R
= +
(3.39)
在此vLO是本地震盪訊號的振幅。LO 埠的輸入阻抗很高，單端看 入大概 430Ω，故 LO 訊號擺幅在此架構可以小。因此，振盪器和 LO 緩衝器的驅動需求適當，可以節省很多 LO 產生電路的功率消耗。而 RF 的輸入共模電壓選為 0.65V，LO 的共模電壓為 0.183V，如此偏壓
電流大約為 0.6-mA 附近。雖然這樣設計，消耗功率很低，但是會遇 到幾個問題：第一是 gm 值很低，為了得到適當的轉換增益，還有正 常的輸出共模電壓，只能選擇使用大電阻，在此電阻值選擇 4k-ohm。
若要在 CMOS 製程使用大電阻，容易會因為製程的變異，導致阻值 不準確，因此使用 PMOS 來當主動負載，使電阻變異不會影響輸出 電壓，進而使下一級可調放大器失效。但因為電晶體會產生顫動雜訊 及寄生電容，在頻寬與雜訊的考慮下選取尺寸。
(3)
次臨界導通可變增益放大器
Vctrl
Vref VP
VP
VB
OUT_n OUT_p
VDD
IN_p IN_n
M1 M6
M2 M7
M5 M10
M3 M4 M9 M8 M14
M13
M12 M11
C1 C1
R1 R1
圖(3.22) 次臨界導通可變增益放大器電路圖
由於此部份可使用的電流大約是 0.3-mA，因此採用次臨界導通偏 壓技術來達到低電流的目的。但是頻寬和雜訊的問題，變成很大的問 題。因為此放大器在接收機的後端，前面有低雜訊放大器和混頻器可 以壓抑此放大器貢獻的雜訊，所以頻寬問題才是最需要去解決的。
基本的 cascode 差動放大器，因為共閘級可以減輕米勒效應，頻
寬問題可以獲得改善。而且改變共閘級電晶體的閘極偏壓，可以控制
(4)
多相位濾波器
混頻器 LO 埠輸入為四相位，而 LO 產生四相位訊號的方法皆是 將差動輸入(differential input)訊號輸入 RC-CR 多重相位濾波器，如：
當輸入訊號為差動訊號時，由重疊原理可以看為正頻率與負頻率訊號 的相加，由 RC-CR 多重相位濾波器的正頻可過、負頻不可過的特性，
可以得到一組相差 90 度的 I、Q 訊號。R 跟 C 的選取，除了要達到 共振的情況，會依雜訊跟損耗之間做權衡，像 R 若太大，所對混頻 頻造成的雜訊會增加，太小則 LO 的振幅打不進去 LO 埠。
LO_p LO_n
LOI_p LOQ_pLOI_nLOQ_n
圖(3.24) 多相位濾波器電路圖 3.5.4 晶片模擬與量測結果
-15 -10 -5 0 5 10 15
35 40 45 50 55 60 65
Measurement Post-Sim
Conversion Gain (dB)
LO power (dBm)
LO=2.4 GHz IF=100 kHz
2.0 2.5 3.0
40 45 50 55 60 65
Measurement Post-Sim
IF=100 kHz
Conversion Gain (dB)
RF Frequency (GHz)
圖(3.25) (左)轉換增益對 LO 功率(右)轉換增益對 RF 頻率
-80 -70 -60 -50 -40 -30
IF Power (dBm)
RF Power (dBm)
Vctrl=1 V Vctrl=0.76 V Vctrl=0.68 V Vctrl=0.63 V Vctrl=0.6 V Vctrl=0.76 V Vctrl=0.68 V Vctrl=0.63 V Vctrl=0.6 V
Conversion Gain (dB)
RF Power (dBm)
圖(3.26) (左)中頻輸出功率對 RF 功率(右)轉換增益對 RF 功率
Conversion Gain (dB)
Vctrl (V)
IF Power (dBm)
RF Power (dBm)
OIP3=24 dBm
Conversion Gain (dB)
IF Frequency (MHz)
Measurement
with 50Ω Load Measurement Post-Sim (Vctrl=1.4) Measurement Post-Sim (Vctrl=0.9)
Conversion Gain (dB)
IF Frequency (MHz)
圖(3.28) 轉換增益對中頻頻率(左)1M Ohm Load(右)50 Ohms Load
1 2 3 4 5 6 -25
-20 -15 -10 -5 0
Measurement Post-Sim
Input Return Loss (dB)
RF Frequency (GHz)
2.0 2.2 2.4 2.6 2.8 3.0
50 60 70 80 90
LO-to-RF Isolation LO-to-IF Isolation LO power= 2 dBm
LO-to-RF/IF Isolation (dB)
LO Frequency (GHz)
圖(3.29) (左)輸入返回損耗(右)LO 埠對 RF 及 IF 埠隔離度
100k0 1M 10M 100M
5 10 15 20 25 30
Measurement (-5dBm) Measurement (-3dBm) Measurement (-1dBm) Post-Sim (-5dBm) Post-Sim (-3dBm) Post-Sim (-1dBm)
Noise Figure (dB)
Noise Frequency (Hz)
圖(3.30) 接收機雜訊指數
圖(3.31) Die Photo ( 1mm × 1 mm )
3.5.5 結果與討論
本電路採用 CMOS 0.18µm 製程，晶片照片如圖(3.31)所示：RF 埠採用 GSG pad，LO 和 IF 埠採用 GSGSG pad，DC 排針放在電路的 右邊，此晶片面積為 1×1mm2。
量測時電流分配如下：
Block LNA Mixer VGA &
Buffer
Bias Current
Total
Post Simulation 2 1.3 1 0.1 4.4 Measurement 2 1.1 1.24 0.25 4.6
與模擬電流差不多，相關比較表 3.3。S11量測結果與模擬很貼近，
因為本身接收機增益太高，導致線性度很差。但因為最後有加緩衝 器，所以輸出線性度不受增益調整的影響，能在 20-dB 可調範圍內有 固定的 OP1dB[圖(3.26)]，而中頻頻寬少了一半，一為 VGA 的 peaking 可能沒有效果，二為量測機台的電容也會影響。
表3.3 利用次臨界技術低功率低雜訊之 2.4GHz 之直接降頻接收機 量測與模擬比較表
Item Post Simulation Measurement Supply Voltage (V) 1.5
Conversion Gain (dB) 69 60 RF Bandwidth (GHz) 2.25-2.4 2.2-2.35
IF Bandwidth (MHz)
(50Ω Load) 50 25
NF (dB) 16 @ 100 kHz 3.4 (noise floor)
19 @ 100 kHz 6.2 (noise floor) IP1dB @ Highest Gain
(dBm) -76 -60
IIP3 @ Highest Gain
(dBm) -62 -36
LO-to-RF Isolation (dB) N/A >50 LO-to-IF Isolation (dB) N/A >70
Input Return Loss (dB) <-10
(2.1GHz~2.9GHz)
<-10
(2.25GHz~2.85GHz) Current Consumption (mA) 4.4 4.6
Power Consumption (mW) 6.75 9 Chip Size (mm×mm) 1 × 1