取樣保持電路(Track and Hold Circuit, T/H)

在高速 Flash 架構 ADC 中，取樣保持電路常被用來放在比較器電路的 前端，因為輸入訊號的頻率動輒達到每秒十億次(GHz)以上，若希望比較器 可以在短時間內比較出正確的值是很困難的，但若是能夠創造出短暫的DC 狀態進入比較器與參考電壓值做比較則可以有效提升 ADC 的效能以及減 少後級電路對頻寬的需求，而取樣保持電路正好可以提供此作用，因此取 要保持電路在高速電路中相當重要。

一個基本的 T/H 會由一組開關(Switch)及一個取樣電容 CS所組成，如 圖3-3 所示，由[15]的討論中我們可以知道主要有幾樣因素會影響 T/H 的好 壞：第一個是輸入訊號IN 和 Clock 訊號會藉由寄生電容 feedthrough 到 OUT 端進而影響保持在取樣電容 CS 的值；第二個是電荷注入效應(Charge Injection)，由於我們是使用 PMOS 來當作開關，當開關由取樣模式(Track) 轉換成保持模式(Hold)時，原本保存在 MOS 開關上的電荷會往兩端移動，

若干電荷會進入取樣電容CS而影響原本取樣的值；第三種會影響T/H 的因 素是固定偏差率(Droop Rate)，當 T/H 操作在保持模式時會由於下一級電路 的輸入電流不為零或者取樣電容CS本身會漏電而導致保持的電壓值會因為 電流流失而下降。以上問題都是在選擇設計 T/H 時要特別考量到的，由於 我們的取樣頻率高達10GHz，所以太複雜的電路就不適用在我們的設計中。

圖3- 3 一個基本的取樣保持電路簡圖和影響其電路之效應

一般高速取樣保持電路會使用電感來增加頻寬[16]，但是電感所佔之面 積實在太大，所以不適合使用在我們的設計，圖 3-4 是我們所使用的 T/H 電路圖[17][18]，是以簡單的 PMOS 開關並將後級的輸入寄生電容當作取樣 電容，M5、M6 為 MOS 開關，M1～M4 為 Dummy 開關，用來消除 Charge Injection，M7、M8 是當作 capacity-like MOS，將輸入訊號及 Clock 對 OUT 端造成的feedthrough 利用 M7 Coupling 到 OUTb 端，同樣的 OUTb 端所受 到的feedthrough 也利用 M8 Coupling 回 OUT 端，這樣就可以將 Feedthrough 效應的影響似為共模雜訊(Common Noise)，就可以藉由全差動式的電路來 消除。至於對 Droop Rate 的考量則是因為我們 T/H 下一集是接到 MOS 的 閘級(Gate)，輸入電流是非常的小，所以 Droop Rate 的影響是比較小的。

圖3- 4 取樣保持電路[17][18]

圖3-5 是我們對取樣保持電路輸入一 0.5GHz 的正旋波訊號並觀察其輸 出波形，由圖中我們可以看出正旋波確實有取樣跟保持的效果，而 Droop Rate 的影響確實也不明顯。將圖 3-5 做快速傅利葉轉換( Fast Fourier Transform, FFT)得到其輸出頻譜，也就是圖 3-6，在計算其動態參數 SNDR 達到41.9dB，有效位元數為 6.7 bits，足夠我們 6-bit ADC 所使用，圖 3-7 則是輸入 5GHz 的正旋波訊號再轉換得到其輸出頻譜圖，經計算可得知其 有效位元數為6.0 bits，亦足夠我們 ADC 使用，這顯示我們的取樣保持電路 在有效頻寬0～5GHz 內都可以使用。

Output Waveform of T/H with 0.5GHz sinusoidal input

(V)

0.4 0.3 0.2 0.1 0.0 0.1 0.2 0.3 0.4

t(s)

50n 55n

(V):t(s)

v(out,outb)

圖3- 5 以 0.5GHz 正旋波為輸入訊號之取樣保持電路的輸出波形

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5 -100

-90 -80 -70 -60 -50 -40 -30 -20 -10 0

Frequency(GHz)

Power Spectral Density (dBFs/bin) Fin=0.5GHz @ Fclk=10GHz SNDR=41.9dB

ENOB=6.7bits

圖3- 6 以 0.5GHz 正旋波為輸入訊號之取樣保持電路的輸出頻譜

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5

-100 -90 -80 -70 -60 -50 -40 -30 -20 -10 0

Frequency(GHz) Power Spectral Density (dBFs/bin) Fin=5GHz @ Fclk=10GHz

SNDR=37.9dB ENOB=6.0bits

圖3- 7 以 5GHz 正旋波為輸入訊號之取樣保持電路的輸出頻譜