第四章 應用於 5 GHZ 鎖相迴路之設計與實現
4.4 應用於 5 GH Z 鎖相迴路的量測結果
5 6
1
2
3
4 5
6
圖 4-29 頻率合成器相位雜訊模擬圖
由圖 4-29 中可以知道在迴路頻寬(2 MHz)以內的 In-band 相位雜訊主要是由 參考頻率的相位雜訊所主宰；而 Out-band 相位雜訊主要由 PFD&CP &Loop Filter 貢獻的雜訊為主。而一個好的設計，其 Out-band 處的相位雜訊應該由 VCO 主宰 才是，因此這為本次設計上需要改進的地方。
4.4 應用於 5 GHz 鎖相迴路的量測結果
本章鎖相迴路設計是以製程廠標準 CMOS 0.18-µm 製程技術來實現(standard CMOS 0.18-µm process)。晶片之微影圖如圖 4-30 所示，包含 pad 的整體面積為
85
0.615×0.850 mm2。輸入訊號與輸出訊號皆使用 G-S-G 的 RF 探針，直流偏壓則 是使用打線方式來量測，如圖 4-31 所示，銀膠為在連接晶片與電路板的時候，使 用有導電性的黏膠來固定晶片，如此一來可以讓晶片加速散熱並且讓晶片直接接 到電路板的地，以減少外界雜訊對晶片的干擾。為了讓電源供應器的內部雜訊不 影響晶片本身，所以在電流路徑上分別焊上穩壓電容，如圖 4-32 所示。
VCO
LPF PFD
&CP LPF
Divider
圖 4-30 應用於 5 GHz 鎖相迴路的晶片微影圖
86
印刷電路板
打線 打線
晶片 銀膠
金屬 走線
圖 4-31 打線示意圖
穩壓電容
穩壓電容
圖 4-32 打線圖
在設計穩壓電容時，是把所有偏壓線段都做隔離度分析，確認晶片裡的旁通 電容配上外接電容的隔離度要小於-20 dB 才行。分析時，打線線段的寄生電感值 估計為 2 nH，而穩壓電容的寄生效應也需考慮進去，如圖 4-33 所示。若是使用
87
0603 的 SMD 電容當作穩壓電容的話，其寄生電感值約為 0.7 nH，寄生電阻值約 為 2 Ω。圖 4-34 為穩壓電容模擬之電路圖
穩壓電容 穩壓電容
寄生效應
圖 4-33 穩壓電容寄生效應
C
1C
晶片電容C
2鎊線線段等效
C
n圖 4-34 穩壓電容模擬電路圖
使用的穩壓電容為 100 pF、220 pF、470 pF、1 nF、10 nF、1 μF 及 10 μF 等 組合並聯而成，而隔離度曲線需低於-20dB 以下，才有達到抑制雜訊的能力。若 以壓控振盪器為例，其穩壓電容的分析如圖 4-35、4-36 所示。。
88
10.46 p 2 nH
100p 220p 470p 1n 10n
R
E3631A 來提供直流電壓，而輸入參考頻率的部分是由訊號產生器 Agilent E8257D 來提供 39.1 MHz、0 dBm 之輸入訊號，最後在藉由頻譜分析儀 Agilent N9030A 來 觀察輸出頻譜與其輸出的相位雜訊。89
電源供應器 Agilent E3631A
晶片 5 GHz鎖相迴路
Fin Fout
信號產生器 Agilent E8257D
向量訊號分析器 Agilent N9030A 圖 4-37 晶片量測儀器圖
以下為量測結果:
鎖定範圍: 4.33 GHz 至 5.1 GHz。
輸出功率: 為-5.93 dBm，參考訊號所造成的突波(spur)約為 51 dBc，其量 測圖形如圖 4-38 所示。
輸出頻譜: 如圖 4-38 所示，為鎖定在 5 GHz 時的輸出頻譜圖
相位雜訊: 為鎖定頻率在 5 GHz 下之量測結果，在載波偏移 100 kHz 時，
-88.15 dBc/Hz；在載波偏移 1 MHz 點時，其相位雜訊為-89.91 dBc/Hz；
在載波偏移為 10 MHz 點時，其相位雜訊為-117.89 dBc/Hz 如圖 4-39 所 示。
而其低偏壓下的量測結果，在載波偏移 100 kHz 時，-90.88 dBc/Hz；
在載波偏移 1 MHz 點時，其相位雜訊為-90.75 dBc/Hz；在載波偏移為 10 MHz 點時，其相位雜訊為-115.8 dBc/Hz 如圖 4-40 所示。
轉折點: 如圖 4-40 所示在約 2 MHz 處。
消耗功率: 在正常偏壓下，PFD、CP、Divider 皆為 1.8 V，VCO 共振腔 為 0.75 V，其總功耗為 26.5 mW，而若以較低偏壓的情形下，PFD 為 1.3 V、CP 1.8 V、Divider 為 1.6 V，VCO 共振腔為 0.63 V 時，其功耗可降為 12.12 mW。
90
51 dBc
圖 4-38 鎖定在 5 GHz 的輸出頻譜圖
圖 4-39 鎖定在 5 GHz 的鎖相迴路與訊號產生器之相位雜訊圖
91
圖 4-40 低偏壓時鎖定在 5 GHz 的鎖相迴路與訊號產生器之相位雜訊圖