相位頻率偵測器(P HASE F REQUENCY D ETECTOR , PFD)

相位偵測器(phase detector)是用來偵測輸入訊號的相位的差別，並送出正比於 其差異量的訊號。如圖 3-2 所示。相位偵測器會比較輸入訊號 FREF 和 FFB的相位 差ΔΦ，並將這個值轉成一個輸出訊號 Vout送至充電泵，輸出訊號的平均值V_𝑜𝑢𝑡會 正比於ΔΦ，也就是說當 FREF 和 FFB 的相位差愈大時，輸出電壓 Vout的脈衝寬度 (pulse width)也就會愈大。其關係式如式(3-1)，其中 KPD為相位偵測器的增益(單 位:V/rad)。

21

F

F

V

t

∆Φ F

F

∆Φ

V

(t)

KPD

相位偵測器

圖 3-2 相位偵測器行為示意圖

V_𝑜𝑢𝑡 = K_𝑃𝐷 ∙ ΔΦ (3-1) 但是相位偵測器只能偵測相位的誤差卻無法偵測頻率的誤差，因此另一種被 廣泛使用於鎖相迴路的偵測器為相位頻率偵測器(phase frequency detector, PFD)，

此偵測器可以偵測週期性時脈的相位差與頻率差，其時序圖如圖 3-3 所描述，圖 3-3(a)說明當兩個訊號 FREF與 FFB為相同頻率且 FREF訊號的相位領先 FFB訊號的 相位時，輸出端 UP 會產生寬度和Φ_𝑅𝐸𝐹− Φ_𝐹𝐵成正比的脈衝訊號，而輸出端 DN 則會維持在零。在圖 3-3(b)中，FREF比 FFB有較高的頻率，則輸出端 UP 會產生脈 衝訊號而 DN 端維持在零。如果 FREF落後 FFB或頻率比 FFB低時，則輸出端 DN 產生脈衝訊號而 UP 端維持在零。

22

23

F

F

UP

DN

圖 3-4 當 FREF領先 FFB時之時序圖

2. 假設初始狀態為狀態 0，當輸入訊號 FFB的上升緣出現時，此時狀態會由 狀態 0 變到狀態 II，輸出訊號 DN 會由 0 變為 1，並控制充電泵來放電，

而 UP 則維持在 0。當相位頻率偵測器處在狀態 II 狀態時，任何時脈的上 升緣出現在 FFB皆不會改變其狀態，直到另一個輸入訊號 FREF出現上升 緣，則狀態才會從狀態 II 回到狀態 0。

以圖形來解釋的話，就如圖 3-5 所示，當 FFB的上升緣比 FREF先出現 時，輸出的 DN 會由 low 變成 high，而 UP 則維持在 low。直到 FREF的上 升緣出現時，相位頻率偵測器才會發出 reset 的訊號，讓 UP 跟 DN 同時 重置到 low。

F

F

UP

DN

圖 3-5 當 FFB領先 FREF時之時序圖

3. 當 FREF與 FFB的相位跟頻率都相同，也就是兩者上升緣皆同時出現時，

此時狀態既不會往狀態 I 也不會往狀態 II 跳，故狀態會維持在狀態 0，

24 率之週期，T_FB為回授頻率之週期。每次頻率獲得(frequency acquisition)時，由於 相位差的不同，在相位差-2π~+2π 之間可得對應成比例輸出訊號，若相位大於 2π，

25

26

相位頻率偵測器設計主要考量為降低禁止區(dead zone)、提升操作速度與提 高其增益。以下將討論各個特性:

1. 禁止區(Dead Zone): 在相位誤差很小時，增益是趨近為零或等於零時，即 為禁止區。禁止區也是用來衡量相位差可偵測的最小值，若禁止區越小，

能偵測到的相位差就越窄，誤差也越小；禁止區越大，能偵測到的相位 差就越寬，所產生的誤差也越大。因此在設計相位頻率偵測器時需要選 用禁止區較小的架構。

2. 操作速度(Operating Speed): 操作速度是設計相位頻率偵測器時的核心指 標，其攸關到整個鎖相迴路的功能正常與否。由圖 3-8(b)可知非理想相位 頻率偵測器的線性操作範圍為2π-Δ，當 Δ=π 時，表示每半個週期將會出 現錯誤輸出，這將使得相位鎖定出錯，英此可將操作頻率上限表示為(3-2)式:

F_𝑅𝐸𝐹≤ 1

2 ∙ 𝑇_{𝑅𝐸𝑆𝐸𝑇} (3-2)

3. 提高增益: 由(3-2)式可以得知 KPD 越高所得輸出訊號平均值就越高，功 能也越完整，因此提高相位頻率偵測器的增益也是設計重點之一。