使用0.18-μm互補式金氧半製程之鎖相迴路與頻率合成器之設計與實現
153
0
0
全文
(2) 使用 0.18-μm 互補式金氧半製程之鎖相迴路與頻率合成器之 設計與實現 學生：黃紹緯. 指導教授：蔡政翰. 國立臺灣師範大學應用電子科技學系碩士班. 摘. 要. 對於各類通訊系統而言，隨著操作頻率越來越高，鎖相迴路也在其扮演著越 來越重要的角色，而為了適應不同通訊系統規格的應用，鎖相迴路所要求的電路 規格也有所不同，但還是會以低功耗與低相位雜訊為主要目標，只是這些目標還 有許多問題需要克服，因此如何在各種電路特性上做取捨是最重要的議題。 在第四章實現了應用於 5 GHz 的鎖相迴路，其使用變壓器回授的壓控振盪 器與高速的 TSPC 除頻器，讓鎖相迴路能達成低功耗與降低相位雜訊的目標。此 外我們在振盪器中增置一組變容器來提高電路的調變範圍，而量測的相位雜訊在 正常偏壓下，載波偏移 100 kHz 處為-88.15 dBc/Hz；在載波偏移 10 MHz 處為117.89 dBc/Hz，整體功率消耗為 26.5 mW，若在低偏壓下，載波偏移 100 kHz 處 為-90.88 dBc/Hz；在載波偏移 10 MHz 處為-115.8 dBc/Hz，整體功率消耗為 12.12 mW，操作範圍為 4.33~5.1 GHz。 第五章實現了應用於 X 頻段的頻率合成器，其使用交叉耦合對的 LC 振盪器 架構、電流模式邏輯除頻器與多模除頻器，來達成降低相位雜訊的目標。並且我 們在 LC 振盪器中增置一組電容來提高共振腔中的品質因素，以提高電路相位雜 訊的表現，此外在預除電路的部分的，我們將電流模式邏輯除頻器的尾電流源部 分刪除以增加其操作速度。量測的相位雜訊在正常偏壓下，載波偏移 100 kHz 處 為-67.28 dBc/Hz；載波偏移 10 MHz 處為-119.3 dBc/Hz，整體功率消耗 30.26 mW， 若在低偏壓下，載波偏移 100 kHz 處為-67.28 dBc/Hz；載波偏移 10 MHz 處為119.3 dBc/Hz，整體功率消耗 17.01 mW，操作範圍為 10.43~10.77 GHz。 關鍵字：鎖相迴路、頻率合成器、交叉耦合對電壓控制振盪器、多模除頻器、 低功耗、X 頻段、CMOS I.
(3) Design and Implementation of Phase-Locked Loop and Frequency Synthesizer in Standard 0.18-μm CMOS Technology Student：Shao-Wei Huang. Advisor：Dr. Jeng-Han Tsai. Institute of Applied Electronics Technology National Taiwan Normal University. ABSTRACT. When the operating frequency becomes higher, high-speed frequency phaselocked loop plays more and more important roles in any type of communication systems. To satisfy various communication system standards, the circuit specifications are also dissimilar. In addition, the low power consumption and low phase noise are still the main goals. To overcome above issue, a good tradeoff between circuit architectures and performances has to be made. In chapter four, a 5 GHz phase-locked loop has been designed and implemented. Utilizing the transformer feed-back VCO (voltage-controlled oscillator, VCO) and highspeed TSPC (true single phase clock, TSPC) divider, the PLL achieves low power consumption and low phase noise. To improve the circuit tuning range, we add a supernumerary varactor in VCO structure. When output frequency in 5 GHz, the measured phase noise are -88.15 dBc/Hz and -117.89 dBc/Hz at 100 kHz and 10 MHz frequency offsets, respectively. Total power consumption is 26.5 mW. The measured phase noise for low power consumption mode are -90.88 dBc/Hz and -115.8 dBc/Hz at II.
(4) 100 kHz and 10 MHz frequency offsets, respectively. Total power consumption is 12.12 mW. The operating frequency range is from 4.33 to 5.1 GHz. In chapter five, a X-band frequency synthesizer has been developed. The crosscoupled pair LC VCO, current mode logic divider, and multi-modulus divider is adopted in the synthesizer design. In addition, to improve the circuit phase noise performance, a supernumerary capacitance is added to raise the quality factor of LC tank of the VCO. To promote the operating speed of the prescaler, we remove tail-current from CML (current-mode logic, CML) divider. When output frequency at 10.6 GHz, the measured phase noise are -67.28 dBc/Hz, –82.07 dBc/Hz and -119.36 dBc/Hz at 100 kHz, 1 MHz and 10 MHz frequency offsets, respectively. Total power consumption is 30.26 mW. The measured phase noise for low power consumption mode are -70.83 dBc/Hz and 121.71 dBc/Hz at 100 kHz and 10 MHz frequency offsets, respectively. Total power consumption is 17.01 mW. The circuit operating frequency range is from 10.43 to 10.77 GHz.. Keywords: Phase-Locked Loop (PLL), Frequency Synthesizer, Cross-Coupled Pair VCO, Multi-Modulus Divider, Low Power, X-Band, CMOS. III.
(5) 誌. 謝. 碩士生活的歷程就像是蝸牛向上爬的過程，雖然步伐總是緩慢，但卻不曾在 某個節點上駐足，隨著時光飛逝，慢爬的我也站上了巨人的肩膀來眺望世界。 本論文能夠完成，首先要感謝指導教授蔡政翰教授的協助，老師總是孜孜不 倦地傳授專業知識予我，並且以身作則地教導我做學問的態度與遇到問題時的 看法，讓我在懵懵懂懂時，有個明確的楷模可以學習效仿，而且不論遇到什麼 問題，老師總會盡心盡力地為我們著想，看要怎麼幫助我們，非常幸運能遇到 如此對學生用心的老師。再來感謝口試委員楊弘源博士與林群祐教授，提供許 多寶貴的意見協助我修改論文，使得本論文能夠更加的完善。感謝台積電製程 廠與國家晶片中心提供晶片製作與量測服務，協助本論文之研究。 感謝 RFIC 的施宏達、林益璋學長在我剛加入實驗室時的細心指導，引導我 快速地進入狀況，與培養做實驗的嚴謹性；感謝鐘懿威、林繼楊、周健平、王 人緯學長讓我知曉學問中的各式觀點與管理實驗室的眉眉角角；感謝趙家祥學 長總是當我的救援投手，不論遇到什麼問題都能協助我一同度過，也是我能順 利完成論文的貴人；感謝謝澤毅學弟的聰慧與幽默，總是笑嘻嘻地與我們一同 完成電路，你的認真與風趣肯定會幫你帶來不少幫助的。還要感謝神之子許敬 易、優秀的林政言、熱心的劉家凱、善良的黃望龍、活潑的張嘉玲與靦腆的郭 胤廷夥伴，在實驗室中時常為大家帶來歡笑，一掃成天做研究的沉悶氛圍，還 有充滿各式特色的專題生，像是熱情的林武璇、曖曖內含光的林佳龍、搞笑的 歐哲偉與低調的李志恩，讓冷淡的實驗室增添不少趣味風采。 在碩士班求學過程中，少不了同儕的陪伴，最感謝的就是張瑞安與歐陽弘 文，從大學就一路扶持到碩士班，不管是大到專業上的問題還是小到午餐要吃 IV.
(6) 什麼的芝麻小事，都能讓我們討論到開懷，很開心有這緣分讓我們能一起走過 這一段日子，雖然我們總是愛互開玩笑，但其實都是很為對方著想的朋友。 除了自身實驗室外還要謝謝與我們分享實驗空間的夥伴，感謝謝正恩、林翰 江、馬瑜傑、王冠勳、葉丞凱、李冠宏、張懷霈、吳明順、陳俊忠等，有你們 的協助讓我能學習到除了自身專業之外的領域，還要感謝與我同梯的 515 優秀 室長張欽德與無怨無悔認真付出的楊秉羲，有你們的陪伴與提點，讓我開拓了 不少視野，也體認到除了埋首學習之外還要關注的世界面向。還要感謝開朗的 郭紹偉學長指導我正向的態度、劉鑑儀夥伴協助我學習新知、沈欣穎助理幫助 我訂正英文與分享國外資訊，還有許多實驗室的夥伴們，有你們真好。 再來是感謝系辦富有愛心與耐心的鄭琇文、蘇婷節助教，時常提醒我們未考 慮到的觀點與陪伴我們走過各式喜怒哀樂的碩士生活；感謝無敵的葉嘉安學長 無論有什麼儀器上的問題，都能一手掌握，給予我們極大的協助；感謝勤奮的 愛婷與協助系務的工讀生跟公文阿姨，感謝有你們幫忙跑公文與處理些行政瑣 事；感謝系主任蘇崇彥主任的凡事為學生著想，使我們能無後顧之憂的努力學 習成長。感謝公共事務中心王喆宣等老師們，讓我在碩士生涯中學到許多待人 處事的真理與為社會付出的責任，並指導我尋找未來的方向。 最後感謝我的母親陳紫羚與父親黃繹豪，全心全力的提供我協助，使我不用 為生活擔憂地度過碩士生涯；感謝兄長黃群臨認真的為我分析人生道路與鼓 勵；感謝妹妹黃芝庭協助打理家裡環境；感謝女友鄭涵文的包容與體諒，每每 在我忙碌之時，都有妳的關懷陪伴，謝謝妳。 僅以本論文獻給所有關心我的好友與一同走過的師長夥伴，感謝你們的指導 與照顧，希望本論文能協助學弟妹們順利理解鎖相迴路的世界，謝謝大家。 黃紹緯 2014.8.11 台師大科技學院工 515 實驗室 V.
(7) 目. 錄. 第一章 緒論 ...................................................................................................................1 1.1 研究背景與動機 ...................................................................................................1 1.2 5 GHZ 與 X 頻帶相關應用與介紹 .......................................................................2 1.3 文獻探討 ...............................................................................................................2 1.4 論文架構 ...............................................................................................................5 第二章 頻率合成器系統介紹 .......................................................................................7 2.1 鎖相迴路介紹 .......................................................................................................7 2.2 鎖相迴路設計重點 ...............................................................................................8 2.3 鎖相迴路雜訊分析 .............................................................................................11 2.4 鎖相迴路系統分析 .............................................................................................12 第三章 頻率合成器電路介紹 .....................................................................................20 3.1 相位頻率偵測器(PHASE FREQUENCY DETECTOR, PFD) ...................................20 3.2 充電泵(CHARGE PUMP, CP) ..............................................................................26 3.3 迴路濾波器(LOOP FILTER, LP)...........................................................................32 3.4 頻率除頻器(FREQUENCY DIVIDER, FD) .............................................................34 3.5 電壓控制振盪器(VOLTAGE CONTROL OSCILLATOR, VCO) ..............................35 3.5.1 電壓控制振盪器簡介 ..................................................................................36 3.5.2 壓控振盪器設計重點 .................................................................................37 3.5.3 電壓控制振盪器架構比較 ..........................................................................39 3.5.4 LC 振盪器分析 ..........................................................................................41 3.5.5. 在 LC 壓控振盪器的被動元件.................................................................44 VI.
(8) 3.5.5.1 電感(Inductance)........................................................................................44 3.5.5.2 變容器(Varactor) ......................................................................................47 3.5.6 壓控振盪器設計步驟 ..................................................................................51 3.6 相位雜訊(PHASE NOISE)定義.............................................................................53 3.6.1 Lesson’s Law 相位雜訊模型 .......................................................................54 第四章 應用於 5 GHZ 鎖相迴路之設計與實現 ........................................................57 4.1 簡介 .....................................................................................................................57 4.2 架構與電路設計 .................................................................................................58 4.2.1 相位頻率偵測器 ..........................................................................................59 4.2.2 充電泵 ..........................................................................................................61 4.2.3 三階低通濾波器 ..........................................................................................63 4.2.4 電壓控制振盪器 ..........................................................................................66 4.2.5 變壓器回授之壓控振盪器分析 ..................................................................68 4.2.6 變壓器回授之電壓控制振盪器的模擬結果 ...............................................70 4.2.7 振盪器中變壓器與變容器模擬 ..................................................................71 4.2.8 除頻器 ..........................................................................................................74 4.2.9 除頻器模擬結果 ..........................................................................................77 4.3 應用於 5 GHZ 鎖相迴路模擬結果 ...................................................................79 4.3.1 鎖相迴路系統模擬 ......................................................................................79 4.3.1 鎖相迴路雜訊模擬 ......................................................................................82 4.4 應用於 5 GHZ 鎖相迴路的量測結果 ................................................................84 4.5 結果與討論 .........................................................................................................91 第五章 應用於 X-頻段頻率合成器之設計與實現 ....................................................94 5.1 簡介 .....................................................................................................................94 VII.
(9) 5.2 架構與電路設計 .................................................................................................95 5.2.1 相位頻率偵測器 ..........................................................................................96 5.2.2 充電泵 ..........................................................................................................98 5.2.3 三階低通濾波器 ..........................................................................................99 5.2.4 電壓控制振盪器 ........................................................................................101 5.2.5 除頻鍊 ........................................................................................................106 5.2.6 多模除頻器之架構 ....................................................................................106 5.3 應用於 X 頻段頻率合成器模擬結果 ..............................................................110 5.3.1 頻段頻率合成器系統模擬 .........................................................................110 5.3.2 頻率合成器雜訊模擬 ................................................................................113 5.4 應用於 X 頻段頻率合成器的量測結果 ..........................................................114 5.5 結果與討論 .......................................................................................................122 第六章 結論 ...............................................................................................................128 參考文獻 .....................................................................................................................130 自傳 .............................................................................................................................137. VIII.
(10) 圖目錄 圖 1-1 文獻之整體架構圖 ..............................................................................................4 圖 1-2 論文架構圖 .........................................................................................................6 圖 2-1 電流幫浦型的鎖相迴路方塊圖 .........................................................................7 圖 2-2 電流幫浦型的鎖相迴路方塊圖 ..........................................................................8 圖 2-3 理想與實際的訊號頻譜圖 ................................................................................10 圖 2-4 SPUR 示意圖 .......................................................................................................10 圖 2-5 鎖相迴路雜訊影響圖 ........................................................................................11 圖 2-6 鎖相迴路的線性模型 .......................................................................................13 圖 2-7 二階迴路低通濾波器 .......................................................................................13 圖 2-8 三階鎖相迴路的線性模型 ...............................................................................14 圖 2-9 開迴路響應波德圖 ............................................................................................15 圖 2-10 三階迴路濾波器 .............................................................................................18 圖 3-1 鎖相迴路方塊圖 ...............................................................................................20 圖 3-2 相位偵測器行為示意圖 ....................................................................................21 圖 3-3 理想相位頻率偵測器的時序圖 ........................................................................22 圖 3-4 當 FREF 領先 FFB 時之時序圖 ...........................................................................23 圖 3-5 當 FFB 領先 FREF 時之時序圖 ............................................................................23 圖 3-6 當 FFB 與 FREF 皆相同時之鎖定時序圖 ............................................................24 圖 3-7 三態相位頻率偵測器的狀態圖 ........................................................................24 圖 3-8 理想相位頻率偵測器之特性曲線 ....................................................................25 圖 3-9 典型相位頻率偵測器與時序圖 ........................................................................25 圖 3-10 充電泵種類 ......................................................................................................27 圖 3-11 電流式充電泵架構(A)開關在汲極端 (B)開關在閘極端 (C)開關在源極端 ................................................................................................................................29 IX.
(11) 圖 3-12 寄生電容產生電荷分享效應示意圖 .............................................................30 圖 3-13 電荷注入效應示意圖 .....................................................................................30 圖 3-14 時脈饋入效應示意圖 .....................................................................................31 圖 3-15 迴路濾波器示意圖 ..........................................................................................32 圖 3-16 被動型式濾波器：(A)一階濾波器 (B)二階濾波器 (C)三階濾波器 ...........33 圖 3-17 頻率除頻器在鎖相迴路位置圖 ......................................................................34 圖 3-18 基本除頻器 .....................................................................................................35 圖 3-19 振盪器 .............................................................................................................36 圖 3-20 基本接收器架構圖 .........................................................................................36 圖 3-21 壓控振盪器圖 ..................................................................................................36 圖 3-22 理想 LO 的降頻作用頻譜圖 ..........................................................................38 圖 3-23 實際 LO 訊號及干擾在附近的降頻作用頻譜圖 ..........................................38 圖 3-24 基本環形振盪器構圖 .....................................................................................40 圖 3-25 基本 LC 振盪器架構圖 ..................................................................................40 圖 3-26 基本考畢茲振盪器架構圖 .............................................................................41 圖 3-27 (A)理想 LC 電路 (B)實際 LC 電路 (C)並聯等效電路 ..............................42 圖 3-28 交叉耦合對電路............................................................................................43 圖 3-29 寄生電容比較圖............................................................................................46 圖 3-30 電感等效電路圖............................................................................................47 圖 3-31 二極體變容器的架構(A)與小訊號等效電路(B)..........................................48 圖 3-32 PMOS 變容器 (A)剖面圖 (B)電容值對控制電壓的關係變化曲線圖 .........49 圖 3-33 NMOS 變容器 (A)剖面圖 (B) 電容值對控制電壓的關係變化曲線圖 ......50 圖 3-34 反轉模式 MOS 變容器 (A)剖面圖 (B)電容值對控制電壓的關係變化曲線 圖 ............................................................................................................................51 圖 3-35 累增模式 MOS 變容器 (A)剖面圖 (B)電容值對控制電壓的關係變化曲線 X.
(12) 圖 ............................................................................................................................48 圖 3-36 訊號向量偏移圖 .............................................................................................54 圖 3-37 實際振盪器輸出頻譜圖 .................................................................................54 圖 3-38 LESSON’S LAW 相位雜訊模型 ........................................................................56 圖 4-1 本次鎖設計的鎖相迴路架構 ...........................................................................58 圖 4-2 (A) 動態相位頻率偵測器 (B) 半穿透暫存器 .................................................60 圖 4-3 動態相位頻率偵測器時序圖 ...........................................................................61 圖 4-4 充電泵電路架構 ...............................................................................................62 圖 4-5 充放電電流圖 ...................................................................................................62 圖 4-6 三階迴路濾波器 ...............................................................................................63 圖 4-7 相位頻率偵測器與充電泵的模擬 ...................................................................65 圖 4-8 變壓器回授之壓控振盪器電路圖 ...................................................................67 圖 4-9 壓控振盪器的半電路小訊號模型 ...................................................................68 圖 4-10 壓控振盪器調變頻率範圍模擬結果 ..............................................................70 圖 4-11 壓控振盪器相位雜訊模擬結果 .....................................................................71 圖 4-12 變壓器架構圖 .................................................................................................72 圖 4-13 變壓器 (a)電感值 (b)品質因素 ....................................................................73 圖 4-14 變壓器 互感值 ................................................................................................73 圖 4-15 第一組可變電容的模擬 (A)可變電容的容值 (B)可變電容的品質因素 ...74 圖 4-16 第二組可變電容的模擬 (A)可變電容的容值 (B)可變電容的品質因素 ....74 圖 4-17 由 YUAN 與 SVENSSON 所提出的 TSPC ........................................................75 圖 4-18 RAIL-TO-RAIL BUFFER 架構圖 .........................................................................76 圖 4-19 TSPC 輸入靈敏度的模擬 ...............................................................................76 圖 4-20 除頻器架構圖 ..................................................................................................77 圖 4-21 輸入功率與操作頻率作圖 ..............................................................................78 XI.
(13) 圖 4-22 除 128 的模擬結果 ..........................................................................................78 圖 4-23 MATLAB 模擬開迴路轉移函數的頻率響應 ...................................................79 圖 4-24 MATLAB 模擬鎖相迴路的鎖定圖 ...................................................................80 圖 4-25 ADS 模擬鎖相迴路的鎖定圖 .........................................................................80 圖 4-26 使用 SPECTRERF 模擬之鎖相迴路的鎖定圖 .................................................81 圖 4-27 鎖相迴路的晶片佈局圖 ..................................................................................81 圖 4-28 頻率合成器相位雜訊模型 ..............................................................................82 圖 4-29 頻率合成器相位雜訊模擬圖 ..........................................................................84 圖 4-30 應用於 5 GHZ 鎖相迴路的晶片微影圖 .........................................................85 圖 4-31 打線示意圖 ......................................................................................................86 圖 4-32 打線圖 .............................................................................................................86 圖 4-33 穩壓電容寄生效應 .........................................................................................87 圖 4-34 穩壓電容模擬電路圖 .....................................................................................87 圖 4-35 壓控振盪器端穩壓電容模擬電路圖 .............................................................88 圖 4-36 壓控振盪器端電容模擬圖 ..............................................................................88 圖 4-37 晶片量測儀器圖 ..............................................................................................89 圖 4-38 鎖定在 5 GHZ 的輸出頻譜圖 ..........................................................................90 圖 4-39 鎖定在 5 GHZ 的鎖相迴路與訊號產生器之相位雜訊 ..................................90 圖 4-40 低偏壓時鎖定在 5 GHZ 的鎖相迴路與訊號產生器之相位雜訊圖 .............91 圖 4-41 鎖相迴路與訊號產生器的相位雜訊圖 ..........................................................92 圖 5-1 本次設計的頻率合成器架構 ...........................................................................95 圖 5-2 靜態相位頻率偵測器 .......................................................................................97 圖 5-3 改善禁止區架構 ...............................................................................................97 圖 5-4 靜態相位頻率偵測器 .......................................................................................98 圖 5-5 充電泵電路架構 ...............................................................................................99 XII.
(14) 圖 5-6 充放電電流圖 ....................................................................................................99 圖 5-7 三階迴路濾波器 ..............................................................................................100 圖 5-8 變壓器架構電感之感值與品質因素 .............................................................101 圖 5-9 一般架構電感之感值與品質因素 .................................................................102 圖 5-10 不同架構之電感圖 .......................................................................................102 圖 5-11 與第四章振盪器之架構比較 ........................................................................103 圖 5-12 電壓控制振盪器與 CML 除頻器電路架構圖 .............................................104 圖 5-13 補足耦合效應之電路架構圖 ........................................................................104 圖 5-14 壓控振盪器相位雜訊模擬結果 ....................................................................105 圖 5-15 壓控振盪器調變範圍模擬結果 ....................................................................105 圖 5-16 除頻鍊架構 ...................................................................................................106 圖 5-17 可程式化多模除頻器之架構 .......................................................................106 圖 5-18 改良式除二除三除頻器架構圖 ...................................................................107 圖 5-19 改良式除二除三除頻器內部架構 ...............................................................108 圖 5-20 除頻鍊輸出頻譜圖 .......................................................................................108 圖 5-21 除頻鍊輸出波形圖 .......................................................................................109 圖 5-22 除頻鍊靈敏度模擬 .......................................................................................109 圖 5-23 MATLAB 模擬開迴路轉移函數的頻率響應 .................................................111 圖 5-24 MATLAB 模擬頻率合成器之鎖定圖 .............................................................111 圖 5-25 ADS 模擬頻率合成器的鎖定圖 ...................................................................112 圖 5-26 使用 SPECTRERF 模擬之頻率合成器鎖定圖 ..............................................112 圖 5-27 頻率合成器的晶片佈局圖 ...........................................................................113 圖 5-28 頻率合成器相位雜訊模擬圖 ........................................................................114 圖 5-29 應用於 X 頻段頻率合成器的晶片微影圖 ..................................................115 圖 5-30 打線圖 ...........................................................................................................116 XIII.
(15) 圖 5-31 壓控振盪器端穩壓電容模擬電路圖 ...........................................................117 圖 5-32 控振盪器端穩壓電容模擬圖 .......................................................................117 圖 5-33 晶片量測儀器圖 ............................................................................................118 圖 5-34 鎖定在 10.6 GHZ 的輸出頻譜圖 ..................................................................119 圖 5-35 鎖定在 10.6 GHZ 的頻率合成器與訊號產生器之相位雜訊圖 ..................119 圖 5-36 低偏壓時鎖定在 10.6 GHZ 的頻率合成器與訊號產生器之相位雜訊圖 ..121 圖 5-37 除數 208 時之頻譜圖 ....................................................................................121 圖 5-38 除數 215 時之頻譜圖 ....................................................................................122 圖 5-39 頻率合成器與訊號產生器之相位雜訊圖 ....................................................124 圖 5-40 使用石英振盪器當作輸入訊號之相位雜訊圖 ............................................124 圖 5-41 改善零點與極點示意圖 ................................................................................125 圖 5-42 量測 F.S.與模擬 VCO 之調變範圍 ..............................................................125. XIV.
(16) 表目錄 表 1-1 5 GHZ 頻段之鎖相迴路比較表...........................................................................2 表 1-2 X 頻段之鎖相迴路比較表 ..................................................................................3 表 2-1 相位邊限與 Γ 值的關係 ...................................................................................16 表 4-1 應用於 5 GHZ 鎖相迴路的系統規格表 ...........................................................59 表 4-2 三階濾波器電路的設計參數 ...........................................................................64 表 4-3 使用 0.18-ΜM CMOS 製程之除頻器比較表 ..................................................77 表 4-4 鎖相迴路文獻比較表 .......................................................................................93 表 5-1 應用於 X-頻段頻率合成器的系統規格表 ......................................................96 表 5-2 三階濾波器電路的設計參數 .........................................................................100 表 5-3 頻率合成器消耗功率表 ..................................................................................119 表 5-4 頻率合成器量測整理表 ..................................................................................126 表 5-5 頻率合成器文獻比較表 .................................................................................127. XV.
(17) 第一章 緒論. 1.1 研究背景與動機 近年來由於智慧型手持裝置蓬勃發展，通訊傳輸系統也隨著與時俱進，不論 是有線或是無線的通訊系統，都越來越依靠低功率消耗與高傳輸效率，因此為了 提高傳述的效能，許多應用皆不斷地往高頻段上來發展，以無線通訊為例，像是 下一代 Wifi(802.11ac)就從常用 2.4 GHz(802.11a/n)的無線網路，提升至 5 GHz， 或是像衛星通訊系統也使用 8~12 GHz 的高頻段，還有其他雷達系統、無線區域 網路等也都邁向高頻段的設計。而有線通訊系統也跟著邁向高頻段，像是 USB3.1 的傳輸速度高達 10 Gbit/s，需要一個 5 GHz 的脈波輸入。然而在這些通訊系統中， 鎖相迴路或頻率合成器都在其中扮演著重要的地位，像是有線通訊傳輸系統中的 時脈饋入或是無線通中的收發器架構，都需要仰賴振盪器來提供一個穩定且乾淨 的振盪源訊號，以避免訊號失真或是產生系統的誤動作，而要產生其乾淨的振盪 訊號就需要使用鎖相迴路或頻率合成器來達成。 傳統的收發器中，常採用由三五族化合物半導體為主要製程，並使用分離式 元件來做設計。但是三五族元件由於取得和製造上須要較高的成本，因此無法使 無線通訊產品普及於社會大眾。近年來由於 CMOS 在製程技術上不斷進步，憑藉 著低成本、高整合度的優點，因此可將許許多多不同功能的電路整合在一起，以 達到晶片面積縮小與系統整合晶片(system-on-chip, SOC)的目的。 而在各個通訊系統的頻段之中，本論文所設計的頻段，主要為 5 GHz 與 X 頻 段這兩個頻段，接下來將針對這兩個頻段的應用做介紹。. 1.
(18) 1.2 5 GHz 與 X 頻帶相關應用與介紹 5 GHz 在有線與無線的通訊系統中，皆被熱烈地研究討論，像是在無線通訊 系統中，隨著智慧型裝置進展越演越烈後，WiFi 的需求也越來越大，下一代 WiFi 的特性也成為眾所注目的焦點，而 802.11ac 即為新 WiFi 的主要標準，因此 802.11ac 的其他相關應用也被視為新一代產品的設計目標。而在有線通訊系統裡 USB3.1 也以 5 GHz 的時脈需求做為主要的設計方向。 X 頻帶的頻率範圍為 8~12 GHz，除了用在雷達的空間研究上，還有應用在衛 星通訊系統中，包括廣播衛星、通訊衛星、氣象衛星等用途。. 1.3 文獻探討[1]-[15] 頻率合成器的架構十分多元，每個子電路中也都有各式種類來滿足不同的需 求，在 5 GHz 與 X 頻段有許多可行的設計紛紛被實現，如表 1-1 與表 1-2 所示。 表 1-1 5 GHz 頻段之鎖相迴路比較表 Frequency Technology. [1]. [2]. [3]. [4]. 0.18-µm CMOS. Ref.. Range. Frequency. (GHz). (MHz). 5.15~5.35. 4. (dBc). DC Power (mW). Division Ratio. Chip Size (mm2). -40. 18. 18. 1.045. -51. 9.23. 32. 0.399. <-75. 16.2. N/A. 1.38. -71. 17.1. N/A. 1.61. Phase Noise. Spur. (dBc/Hz) -104 @ 1 MHz -85 @ 1 MHz. 0.18-µm CMOS. 5.4~5.56. 0.18-µm CMOS. 5.47~5.65. 0.18-µm CMOS. 4.9~5.3. 169~174 -116.6 @ 10 MHz -90 @ 100 kHz 10 -110.8 @ 1 MHz -90.93 @ 100 kHz 4.7 -117.5 @ 1 MHz. 2.
(19) [5]. [6]. [7]. 0.25-µm CMOS. -88 @ 4 kHz 5.5. 43. <-69. 23. N/A. N/A. -70. 13.5. 512. 0.495. -70. 0.95. 160. 0.778. -116 @ 1 MHz. -63 @ 10 kHz. 0.25-µm CMOS. 5.14~5.7. 65-nm CMOS. 5.49. 10 -116 @ 1 MHz -70 @ 100 kHz 34.3 -106 @ 1 MHz. 表 1-2 X 頻段之鎖相迴路比較表 Frequency. Ref.. Phase (dBc). Power consumption (mW). Division Ration. Chip Size (mm2). Spur Technology. [8]. [9]. SiGe BiCMOS. 0.25-µm BiCMOS. Range. Frequency. Noise. (GHz). (MHz). (dBc/Hz). 9.75/10.6. N/A. -106 @ 100 kHz. N/A. 115.5. N/A. 1.9. 9.953/10.312. 155. -120 @ 1 MHz. N/A. <1000. N/A. 4. [10]. 0.18-µm CMOS. 10. 10. -90 @ 100 kHz. N/A. 77. 16/17. 0.43. [11]. 0.18-µm CMOS. 10.1~11. N/A. -133 @ 10 MHz. -50. 113. N/A. 0.59. [12]. 0.18-µm CMOS. 8.67~10.12. 40. -102 @ 1 MHz. <-48. 70. 128~511. 1.334. -57. 38.042. 32. 0.501. [13]. 0.18-µm CMOS. -94 @ 100 kHz 10.368~11. 331.25. -110.6 @ 1 MHz. 3.
(20) [14]. 0.13-µm CMOS. 9.1~11.5. 5~200. -102 @ 1 kHz. -51. 38.4. N/A. 0.5. [15]. 65 nm CMOS. 9.82~10.73. N/A. -130 @ 1 MHz. -28. 62.7. N/A. 0.56. 其中以 2009 年提出之 IEEE Transactions on Circuits and Systems I 的 ”A 5GHz CMOS Frequency Synthesizer With an Injection-Locked Frequency Divider and Differential Switched Capacitors” 論文為例來說明，此文獻在電路性能、功率消耗 與晶片面積的取捨上有著不錯的平衡，本論文也參考此平衡觀點來設計之。. . 文獻簡介 此論文是使用 0.18-μm CMOS 製程來實作，並設計在 5 GHz，主要應用是在. WLAN(wireless local area network)上，其整體架構圖如圖 1-1 所示。 Loop filter FREF. UP. PFD. CP. Ip. Vc. VCO. DN. Digital Divider. ILFD Buffer amp.. Buffer amp.. 圖 1-1 文獻之整體架構圖. . 架構特色 其 VCO 架構是使用 LC 振盪器架構並加上差動開關電容陣列再加上使用. PMOS 元件作為提供負阻的交叉耦合對，以達到降低相位雜訊。而除頻鍊的部分， 是將注入式鎖定除頻器(Injection-Locked Frequency Dividers, ILFD)作為第一級除 頻器，後級在接上數位除頻器，以降低整個除頻鍊中的功率消耗；相位頻率偵測 器中，為了要提高其操作速度並且降低死區的大小，而使用了動態相位頻率偵測 器作為主要架構；充電泵則是為了改善電流不匹配的效應，應而使用全 NMOS 架 構之充電泵來改善之。從圖 1-1 可知在 VCO 與 ILFD 輸出端皆放上了緩衝放大器. 4.
(21) (Buffer amp.)，其目的在於將訊號之振幅放大至滿擺幅，好推動下級電路。. . 結論 此文獻所提出之電路之量測結果之整理如表 1-1 所示[1]。此電路為了提高相. 位雜訊的表現與降低功率消耗，因此犧牲了晶片面積大小，但犧牲的面積也不至 於過大，故此文獻在電路性能、功率消耗與面積的考量上有著不錯的平衡點，本 論文以此文獻之電路平衡概念為主要設計方向。. 1.4 論文架構 本論文著重在以 0.18-μm CMOS 製程來實作出鎖相迴路與頻率合成器，其內 容共分為六個章節，如圖 1-2 所示。第一章主要敘述本論文的研究動機與背景， 第二章介紹頻率合成器之系統分析，第三章討論頻率合成器的電路觀念與選擇， 第四章說明應用於 5 GHz 之鎖相迴路設計與實作，第五章呈現應用於 X-頻段之 頻率合成器設計與實作。第六章為本論文之結論與未來展望。. 5.
(22) 第一章 緒論. 第二章 頻率合成器系統介紹. 第三章 頻率合成器電路介紹. 第四章 應用於5 GHz鎖相迴 路之設計與實現. 第五章 應用於X-頻段頻率合成器 之設計與實現. 第六章 結論與未來展望 圖 1-2 論文架構圖. 6.
(23) 第二章 頻率合成器系統介紹. 頻率合成器(frequency synthesizer)的基礎架構為鎖相迴路(phase-locked Loop, PLL)，其差別在於鎖相迴路只能處理單一除數，而頻率合成器可以處理多種除數。 鎖相迴路的應用範圍非常廣大，以下使用其應用面之一例來說明，為什麼需要使 用鎖相迴路。圖 2-1 所示為一基本射頻無線通訊系統的收發端架構，其工作原理 為從天線接收到射頻訊號(RF signals)後，先經過帶通濾波器(band pass filter)濾除 不必要之雜訊後，再由低雜訊放大器(low-noise amplifier，LNA)將訊號放大後才 會讓訊號做降頻的動作，降完頻會先經中頻濾波器(IF filter)濾除目標頻率旁的雜 訊，在送到中頻放大器(IF amplifier)中來放大訊號以利於解調變器能清楚抓取到 訊號，最後才會將訊號送到後端電路去做處理。而不論是接收端或是發射端都需 要做降頻或升頻的動作，因此其中能提供穩定 LO 訊號的振盪器就是其核心架構 之一，但一般振盪器並無法穩定的提供振盪訊號源，故才會有了鎖相迴路，藉由 負回授機制來鎖定振盪器的輸出頻率，以穩定地輸出訊號。 射頻訊號. 帶通 低雜訊 濾波器 放大器. 降頻器. 中頻 濾波器. 中頻 放大器. 解調變器 資料輸 出. 天線 收發器 切換開關. 電壓控制 振盪器. PLL. 參考頻率. 資料輸 入 帶通 濾波器. 功率 放大器. 升頻器. 中頻 濾波器. 射頻 接收器. 中頻 放大器. 調變器. 射頻 發射器. 圖 2-1 電流幫浦型的鎖相迴路方塊圖. 2.1 鎖相迴路介紹 如前一段所述鎖相迴路是藉由負回授控制之閉迴路系統，主要功能是追鎖輸 出與輸入參考時脈相同頻率及相位之時脈訊號，且具備倍頻之功能。圖 2-2 所示， 7.
(24) 為電荷幫浦型的鎖相迴路 (charge-pump PLLs) 系統方塊圖，此系統是由相位頻率 偵測器(phase frequency detector, PFD)、充電泵(charge pump, CP)、低通濾波器(low pass filter, LPF)、電壓控制振盪器(voltage controlled oscillator, VCO)以及除頻器 (divider)所組成。 FREF FFB. UP. PFD. CP. Ip. Vc. FVCO VCO. DN. Divider 圖 2-2 電流幫浦型的鎖相迴路方塊圖. 如圖 2-2 所示，FREF 為輸入參考頻率，FFB 為回授訊號，其操作原理是藉由相 位頻率偵測器偵測出輸入參考頻率與回授訊號之間相位及頻率差，並將其相位差 異轉成 UP、DN 訊號輸入至充電泵，充電泵藉由 UP、DN 訊號而產生 Ip 訊號， 並對低通濾波器之電容充放電，藉此將電流變化轉換成電壓上的變化，並利用此 控制電壓 Vc 控制振盪器產生相對應的頻率，再將振盪器輸出的訊號送至除頻器 輸出較低頻訊號 FFB，並回授到相位頻率偵測器做比較，不斷反覆循環直到振盪 器回授之頻率 FFB 與參考頻率 FREF 相等時，即為電路鎖定，此時輸出頻率如(2-1) 式表示: F𝑉𝐶𝑂 = F𝑅𝐸𝐹 × 𝑁 = F𝐹𝐵 × 𝑁. (2-1). 式(2-1)中，N 為除頻器除數。. 2.2 鎖相迴路設計重點[16] 在設計鎖相迴路時，有以下幾個重要的參數作為設計考量，說明如下 . 輸出頻率範圍(Frequency Range) 輸出頻率的範圍與多模除頻器的除數範圍、參考頻率Fref和電壓控制 8.
(25) 振盪器的調變範圍(tuning range)有關，鎖相迴路的輸出頻率為 (2𝑛 + b𝑛−1 ∙ 2𝑛−1 + b𝑛−1 ∙ 2𝑛−2 + ⋯ + b0 ∙ 20 ) × F𝑟𝑒𝑓 = 𝐹𝑜𝑢𝑡 ，其中b為除頻器的 輸入數位訊號，而振盪器的調變範圍需涵蓋到除頻器的工作區域，否則 會使得輸出頻率範圍變小。 . 輸出功率(Output Power) 鎖相迴路常作為收發器中本地振盪訊號的輸入端，以讓混頻器能有 一個穩定的振盪訊號來工作，所以鎖相迴路的輸出功率要依據收發器中 混頻器的需求而設計。. . 迴路頻寬和相位邊界(Loop Bandwidth and Phase Margin) 為了能使電路近似於連續時間系統，因此迴路頻寬的選取即越小越 好，至少需選擇為輸入參考頻率的十分之一，依照本實驗室的經驗，頻 寬選取為二十分之一的輸入參考頻率。相位邊界會決定系統鎖定時間、 穩定度及抖動的好壞，依實驗室經驗為選取 60∘。. . 相位雜訊(Phase Noise) 理想上鎖像迴路的輸出弦波為單一頻率的頻譜，但實際電路所產生 的弦波會因為元件中的熱雜訊與閃爍雜訊造成輸出訊號的抖動，使現象 在時域上稱為抖動，在頻域上稱為相位雜訊，如圖2-3所示。. 9.
(26) 抖動(Jitter). 相位雜訊. 實際頻譜. 理想頻譜. 圖 2-3 理想與實際的訊號頻譜圖. . 突波(Spur) Spur為在中心頻率的旁的突波，產生原因為信號經過充電泵到濾波 器時，仍有輸入參考頻率的信號洩漏到壓控振盪器的控制電壓而產生， 其示意圖如圖2-4。. dBc. Spur. fc-fREF. fc. fc+fREF. 圖 2-4 Spur 示意圖. 10. f.
(27) 2.3 鎖相迴路雜訊分析[17]. PFD. ref. PFD. +. -. In,cp. VCO. Vn,F. CP. LPF. VCO. I CP 2. F(s). 2KVCO s. out. 1 N. div. Divider. 圖 2-5 鎖相迴路雜訊影響圖. 圖 2-5 為鎖相迴路線性模型中各個子電路所造成的雜訊影響圖，其主要造成 雜訊影響的部分為輸入訊號、充電泵以及壓控振盪器的部分。下式(2-2)~(2-4)將分 析其主要鎖相迴路之雜訊。而為了降低其複雜度，以下公式中的迴路濾波器皆以 一階低通濾波器來分析。[17] 輸入訊號對鎖相迴路系統之雜訊分析: (2-2) A1 =. 1 1 𝑠𝑅𝑃 𝐶𝑃 + 1 1 𝐼𝑃 𝐾𝑉𝐶𝑂 (1 + 𝑠𝑅𝑃 𝐶𝑃 )，𝐹(𝑠) = 𝑅𝑃 + = ，𝛽1 = 2 𝐶𝑃 𝑠 𝑠𝐶𝑃 𝑠𝐶𝑃 𝑁. 𝜃𝑜𝑢𝑡 (𝑠) A1 (𝑠) = = 𝜃𝑟𝑒𝑓 (𝑠) 1 + A1 (𝑠)β1 (𝑠). =. 1 𝐼 𝐾 (1 + 𝑠𝑅𝑃 𝐶𝑃 ) 𝐶𝑃 𝑠 2 𝑃 𝑉𝐶𝑂 1 1 1+ 𝐼𝑃 𝐾𝑉𝐶𝑂 (1 + 𝑠𝑅𝑃 𝐶𝑃 ) ∙ 𝑁 2 𝐶𝑃 𝑠. 1 𝐼𝑃 𝐾𝑉𝐶𝑂 (𝐶 + 𝑠𝑅𝑃 ) 𝑃. 1 1 𝑠 2 + 𝑁 𝐼𝑃 𝐾𝑉𝐶𝑂 𝑅𝑃 𝑠 + 𝑁𝐶 𝐼𝑃 𝐾𝑉𝐶𝑂 𝑃. 充電泵對鎖相迴路系統之雜訊分析: (2-3) A2 =. 2𝜋𝐾𝑉𝐶𝑂 1 𝑠𝑅𝑃 𝐶𝑃 + 1 ，F(s) = 𝑅𝑃 + = ， 𝑠 𝑠𝐶𝑃 𝑠𝐶𝑃 𝛽2 =. 1 𝐼𝑃 (𝑠𝑅𝑃 𝐶𝑃 + 1)𝐼𝑃 × × 𝐹(𝑠) = 𝑁 2𝜋 2𝜋𝑁𝐶𝑃 𝑠. 11.
(28) 𝜃𝑜𝑢𝑡 (𝑠) 𝐴2 = = 𝜃𝑖𝑝 (𝑠) 1 + 𝐴2 𝛽2. 2𝜋𝐾𝑉𝐶𝑂 𝑁𝐶𝑃 𝐾𝑉𝐶𝑂 𝑠 𝑠 = (𝑠𝑅𝑃 𝐶𝑃 + 1)𝐼𝑃 𝐾𝑉𝐶𝑂 𝑁𝐶𝑃 𝑠 2 + 𝐼𝑃 𝐾𝑉𝐶𝑂 𝑅𝑃 𝐶𝑃 𝑠 + 𝐼𝑃 𝐾𝑉𝐶𝑂 1+ 𝑁𝐶𝑃 𝑠 𝑠. 壓控振盪器對鎖相迴路系統之雜訊分析: (2-4) A2 = 1，𝐹(𝑠) = = 𝜃𝑜𝑢𝑡 (𝑠) 𝐴3 = = 𝜃𝑣𝑐𝑜 (𝑠) 1 + 𝐴3 𝛽3 1 +. 𝑠𝑅𝑃 𝐶𝑃 + 1 1 𝐼𝑃 2𝜋𝐾𝑉𝐶𝑂 ，𝛽3 = × × 𝐹(𝑠) × 𝑠𝐶𝑃 𝑁 2𝜋 𝑠 1 𝐼 𝐾 (1 + 𝑠𝑅𝑃 𝐶𝑃 ) 𝑁𝐶𝑃 𝑠 2 𝑃 𝑉𝐶𝑂 1. 1 𝐼 𝐾 (1 + 𝑠𝑅𝑃 𝐶𝑃 ) 𝑁𝐶𝑃 𝑠 2 𝑃 𝑉𝐶𝑂. =. 𝑁𝐶𝑃 𝑠 2 𝑁𝐶𝑃 𝑠 2 + 𝐼𝑃 𝐾𝑉𝐶𝑂 𝑠𝑅𝑃 𝐶𝑃 + 𝐼𝑃 𝐾𝑉𝐶𝑂. 由以上公式可知，輸入訊號雜訊在系統上表現為低通，壓控振盪器雜訊在在 系統上表現則為高通，充電泵為帶通，但充電泵主要造成雜訊的原因是充放電流 的不匹配問題，因此在迴路頻寬上的選擇必須取決於輸入雜訊與壓控振盪器雜訊 之間。. 2.4 鎖相迴路系統分析[18][19][20] 由於鎖相迴路的各項參數會影響其穩定度及鎖定時間等特性，所以為了系統 的穩定度，我們可以利用鎖相迴路的線性模型來估算系統的參數值。 在迴路頻寬小於參考頻率 10 倍的情況下，可以將鎖相迴路系統近似為線性 模型，如圖 2-6 所示。其中 PFD 在相域(phase domain)上可當作減法器，CP 可當 作一個固定增益的增益級，VCO 則可當作具有增益的積分器。ϕREF 是輸入相位， ϕFB 是回授相位，ϕe 是 ϕREF 與 ϕFB 之間的相位誤差，ϕOUT 是鎖相迴路的輸出相位， 上述其單位皆為 rad/s；Kd 為相位頻率偵測器與充電泵增益；F(s)為迴路低通濾波 2π𝐾𝑉𝐶𝑂. 器的轉移函數；. 𝑠. 為電壓控制振盪器增益，當中頻率訊號積分成相位訊號用 1. 表示；除頻器可表示為 ，其中 N 為除數。 𝑁. 12. 1 𝑠.
(29) PFD+CP Φe. Φref(t). LPF. I KP CP 2. +. Φfb(t). Ip. VCO Vctrl. F(s). 2KVCO s. Φout(t). 1 N Divider 圖 2-6 鎖相迴路的線性模型. 根據圖 2-6 的鎖相迴路線性模型[18]，可以推導出開迴路增益(open loop gain) 為(2-5)式與閉迴路增益(close loop gain)為(2-6)式。. G( s) K d F (s) . 2 KVCO 1 I P F (s) KVCO 1 s N s N H (s) . N G(s) 1 G(s). (2-5). (2-6). 以下採用二階迴路低通濾波器做系統分析，如圖 2-7 所示，為二階迴路低通 濾波器，其轉移函數為(2-7)式[18]。. Icp + CS. RP CP. Vctrl -. 圖 2-7 二階迴路低通濾波器. 13.
(30) F(s) =. 𝑉𝑐𝑡𝑟𝑙 1 1 1 = (𝑅𝑝 + )× = × 𝐼𝑝 𝑠𝐶𝑝 𝑠𝐶𝑠 𝐶𝑝 + 𝐶𝑠. 1 + 𝑠(𝑅𝑝 𝐶𝑝 ) 𝑅𝑝 𝐶𝑝 𝐶𝑠 𝑠 [1 + 𝑠(𝐶 + 𝐶 )] 𝑝 𝑠. (2-7). 其(2-7)式零點 ωz 為(2-8)式與極點 ωp 為(2-9)式: 1 𝑅𝑝 𝐶𝑝. (2-8). 𝐶𝑝 + 𝐶𝑠 𝐶𝑝 = ω𝑧 (1 + ) 𝑅𝑝 𝐶𝑝 𝐶𝑠 𝐶𝑠. (2-9). ω𝑧 =. ω𝑝 =. 並將(2-7)式改寫成(2-10)式: 𝑠 𝑠 1+ω 1+ω 1 𝑧 𝑧 F(s) = × = 𝐾𝐹 × 𝑠 𝐶𝑝 + 𝐶𝑠 𝑠(1 + 𝑠 ) 𝑠(1 + ω ) ω 𝑝. (2-10)式中K F =. 1. (2-10). 𝑝. 。由上述式子可將圖 2-6 鎖相迴路線性模型修改成如下圖 2-. CP +CS. 8 所示。. PFD+CP+LPF. Φref(t). Φe. +. Φfb(t). K. d. K. f. VCO . 1 s / w. z s (1 s / w ) p. Vctrl 2KVCO. Φout(t). s. 1 N Divider 圖 2-8 三階鎖相迴路的線性模型. 將(2-10)式代入(2-5)式整理後可得(2-11)式: 𝑠 1+ω 𝐾𝑑 ∙ 𝐾𝐹 ∙ 𝐾𝑉𝐶𝑂 𝑧 G(s) = × 𝑠 2 𝑁 𝑠 (1 + ω ) 𝑝. 而開迴路的相位頻率響應(phase frequency response)為(2-12)式: 14. (2-11).
(31) ω ω ) − tan−1 ( ) + 180 ω𝑧 ω𝑝. ∅(w) = tan−1 (. (2-12). G(s). -40dB 0dB. ωz. -20dB ωc ωp. Freq. -40dB. ∠G(s) -90° -135°. ωz ωc. ωp. Freq.. ɸPM. -180°. 圖 2-9 開迴路響應波德圖. 如圖 2-9 所示，為開迴路響應波德圖，可看出當頻率接近零時的相位大小約 為-180°，零點(wZ)與極點(wP1)分別提供了+90°與-90°的相位移動。其圖中 ωc 為截 止頻率(cutoff frequency)、單增益頻率(unit-gain frequency)或稱為迴路頻寬。ωc 出 現在迴路增益為 0dB，有最大相位邊限 ΦPM 時。當迴路頻寬為 ωc 時，相位邊限 (phase margin)最大值可由(2-12)式改為(2-13)式:. PM (c ) tan 1 c tan 1 c z p . (2-13). 由(2-11)式中可知迴路頻寬 ωc 為除頻器除數 N 的函數，當改變除頻器的除數 時，將會造成迴路頻寬的變化，為了使鎖相迴路的暫態行為在除數改變的情況下 幾乎不會改變，將(2-13)式對 ωc 微分並令其等於 0，以求得滿足最大相位邊限的 迴路頻寬(2-14)式: 15.
(32) c z p. (2-14). 上(2-14)式中，若將迴路頻寬 ωc 設定在零點 ωz 與極點 ωp 的幾何平均數，則 相位邊限將會最大。因此我們將ωc/ωz 和ωp/ωc 的比值定義為 γ[18]為(2-15)式:. . c p z c. (2-15). 相位邊限和 γ 值的關係如表 2-1 所示，相位邊限會決定系統鎖定時間、穩定 度及抖動的好壞: 表 2-1 相位邊限與 γ 值的關係. γ. 1. 2. 3. 4. 5. 6. Phase Margin. 0°. 36.9°. 53.1°. 61.9°. 67.4°. 71°. 決定 γ 與迴路頻寬 ωc 後，將(2-15)式代回(2-8)式與(2-9)式，並由開迴路增益 |G(jωc)|=1，推導求得圖 2-10 迴路濾波器上的電容與電阻值為(2-16)~(2-18)式: CP CS ( 2 1). RP . CS . 1. . 2. (2-16). C P c. (2-17). I p KVCO 1 2 1 c 2 N 1 ( )2. (2-18). . 通常為系統穩定著想，相位邊限通常會設定在 60°以上，也就是 γ 至少為 4， 代入(2-16)式後可得電容 CP 必須大於或等於電容 CS 十五倍以上(CP≥15×CS)。 另一種分析鎖相迴路系統的方法是使用閉迴路轉移函數 H(s)，如(2-19)式:. 16.
(33) 1. s. z s s 2 (1 ) p N G(s) H ( s) s 1 G ( s) 1 K K K z 1 d VCO F s N s 2 (1 ) p K d KVCO K F . 由於 CP≥15×CS 可近似K F =. 1 CP +CS. ≈. 1 CP. (2-19). ，並代入(2-19)式整理後得(2-20)式:. I K I K N p VCO s p VCO N CP N CP z H ( s) I K I K 1 3 2 s s s p VCO p VCO p N CP z N CP. (2-20). 由上(2-20)式中，可以定義閉迴路系統的自然頻率 ωn(natural frequency)與阻尼 因素 ζ(damping factor)的關係為:. n . . I p KVCO N CP. n R I K C P p VCO P 2 z 2 N. (2-21). (2-22). 阻尼因素 ζ 的大小將影響系統增益的峰值與鎖定時間，阻尼因素愈大峰值小 但穩定時間愈久，，阻尼因素愈小穩定時間快但峰值愈大，因此，在設計鎖相迴 路時，阻尼因素的值約選取在 0.8 至 1.1 左右。值得注意的是，此處自然頻率 ωn 與迴路頻寬 ωc 並不相等，其關係式(2-23)、(2-24)如下:. n cz. 17. (2-23).
(34) . 1 c 2 z. (2-24). 然而為了能有效抑制鎖相迴路系統鎖定後所產生的參考頻率突波(spur)，在系 統設計時，迴路濾波器可以採用三階迴路濾波器，如圖 2-10 所示，其轉移函數為 (2-25)式:. Ip. RL + RP. CS. CP. CL V ctrl -. 圖 2-10 三階迴路濾波器. F ( s) . K F (s z ) 1 KF 1 1 2 K F z s3 1 1 s p1 p 2 p2 p1 RP RP p 2 . 2. (2-25). 其中 ωp2 為(2-26)式且 KF 為(2-27)式。. 1 RL CL. (2-26). RP C P C P CS. (2-27). p2 . KF . 由於整個轉移函數非常複雜，因此分析整個電路式利用新增一個低通濾波器 的方式，假設新增的濾波器衰減量為 ATTTEN(單位:dB)，為(2-28)式:. 18.
(35) 2 ATTEN 10log ref 1 p 2 . (2-28). 其(2-28)式中，ωref 為輸入參考訊號的角頻率，因此 ωp2 可由輸入訊號突波(Spur) 的衰減量求得(2-29)式:. p2 . ref 10 ATTEN /10 1. (2-29). 在文獻[19]有詳細探討加入極點 ωp2 的設計流程，為了有效抑制輸入訊號所產 生的突波，額外加入的極點必須低於參考頻率，且高於迴路頻寬的五倍，以免導 致系統不穩定。另外，多新增一個極點 ωp2 會使得迴路頻寬降低、鎖定時間增加， 因此在選擇迴路頻寬時，需要選略大於預計的迴路頻寬。. 19.
(36) 第三章 頻率合成器電路介紹. 如第二章所述，鎖相迴路是由相位頻率偵測器(phase frequency detector, PFD)、 充電泵(charge pump, CP)、低通濾波器(low pass filter, LPF)、電壓控制振盪器 (voltage controlled oscillator, VCO)以及除頻器(Divider)所組成，本章將對各個子電 路進行介紹，子電路如圖 3-1 所示。 FREF FFB. UP. PFD. CP. Ip. Vc. FVCO VCO. DN. Divider 圖 3-1 鎖相迴路方塊圖. 3.1 相位頻率偵測器(Phase Frequency Detector, PFD)[18[20][21][22] 相位偵測器(phase detector)是用來偵測輸入訊號的相位的差別，並送出正比於 其差異量的訊號。如圖 3-2 所示。相位偵測器會比較輸入訊號 FREF 和 FFB 的相位 差ΔΦ，並將這個值轉成一個輸出訊號 Vout 送至充電泵，輸出訊號的平均值V𝑜𝑢𝑡 會 正比於ΔΦ，也就是說當 FREF 和 FFB 的相位差愈大時，輸出電壓 Vout 的脈衝寬度 (pulse width)也就會愈大。其關係式如式(3-1)，其中 KPD 為相位偵測器的增益(單 位:V/rad)。. 20.
(37) 相位偵測器 FREF. Vout(t). FREF. KPD. FFB. ∆Φ. FFB. Vout. t ∆Φ. 圖 3-2 相位偵測器行為示意圖. V𝑜𝑢𝑡 = K 𝑃𝐷 ∙ ΔΦ. (3-1). 但是相位偵測器只能偵測相位的誤差卻無法偵測頻率的誤差，因此另一種被 廣泛使用於鎖相迴路的偵測器為相位頻率偵測器(phase frequency detector, PFD)， 此偵測器可以偵測週期性時脈的相位差與頻率差，其時序圖如圖 3-3 所描述，圖 3-3(a)說明當兩個訊號 FREF 與 FFB 為相同頻率且 FREF 訊號的相位領先 FFB 訊號的 相位時，輸出端 UP 會產生寬度和Φ𝑅𝐸𝐹 − Φ𝐹𝐵 成正比的脈衝訊號，而輸出端 DN 則會維持在零。在圖 3-3(b)中，FREF 比 FFB 有較高的頻率，則輸出端 UP 會產生脈 衝訊號而 DN 端維持在零。如果 FREF 落後 FFB 或頻率比 FFB 低時，則輸出端 DN 產生脈衝訊號而 UP 端維持在零。. 21.
(38) FREF(t). UP(t). 相位頻率偵測器 FFB(t). DN(t). ΦREF ≠ ΦFB. ωREF ≠ ωFB. FREF. FREF. FFB. FFB. UP. UP. DN. DN (a). (b). 圖 3-3 理想相位頻率偵測器的時序圖. 上述行為若用狀態圖來描述相位頻率偵測器的行為，即為圖 3-7 所示，可得 知其會有三種可能的狀態，因此相位頻率偵測器又常被稱為三態相位頻率偵測器 [21]。以下將敘述這三種可能發生的狀態: 1.. 假設初始狀態為狀態 0，此時輸出訊號 UP=DN=0。當輸入訊號 FREF 上升 緣(rising edge)出現時，此時狀態會由狀態 0 變到狀態 I，輸出訊號 UP 由 0 變為 1，並控制充電泵來充電，而 DN 則維持在 0。當相位頻率偵測器 處在狀態 I 狀態時，任何時脈的上升緣出現在 FREF 皆不會改變狀態，直 到另一個輸入訊號 FFB 出現上升緣，則狀態將會回到狀態 0。 以圖形來解釋的話，就如圖 3-4 所示，當 FREF 的上升緣比 FFB 先出現 時，輸出的 UP 會由 low 變成 high，而 DN 則維持在 low。直到 FFB 的上 升緣出現時，相位頻率偵測器才會發出 reset 的訊號，讓 UP 跟 DN 同時 重置到 low。. 22.
(39) FREF FFB UP DN 圖 3-4 當 FREF 領先 FFB 時之時序圖. 2.. 假設初始狀態為狀態 0，當輸入訊號 FFB 的上升緣出現時，此時狀態會由 狀態 0 變到狀態 II，輸出訊號 DN 會由 0 變為 1，並控制充電泵來放電， 而 UP 則維持在 0。當相位頻率偵測器處在狀態 II 狀態時，任何時脈的上 升緣出現在 FFB 皆不會改變其狀態，直到另一個輸入訊號 FREF 出現上升 緣，則狀態才會從狀態 II 回到狀態 0。 以圖形來解釋的話，就如圖 3-5 所示，當 FFB 的上升緣比 FREF 先出現 時，輸出的 DN 會由 low 變成 high，而 UP 則維持在 low。直到 FREF 的上 升緣出現時，相位頻率偵測器才會發出 reset 的訊號，讓 UP 跟 DN 同時 重置到 low。. FREF FFB UP DN 圖 3-5 當 FFB 領先 FREF 時之時序圖. 3.. 當 FREF 與 FFB 的相位跟頻率都相同，也就是兩者上升緣皆同時出現時， 此時狀態既不會往狀態 I 也不會往狀態 II 跳，故狀態會維持在狀態 0， 23.
(40) 輸出訊號 UP=DN=0，也就是為鎖定時之狀態，如圖 3-6 所示。. FREF FFB UP DN 圖 3-6 當 FFB 與 FREF 皆相同時之鎖定時序圖 FREF. FFB. UP = 0 DN = 1. 狀態II. FREF UP = 0 DN = 0. FFB. 狀態0. UP = 1 DN = 0 FFB. FREF. 狀態I. 圖 3-7 三態相位頻率偵測器的狀態圖. 圖 3-8(a)所示為理想相位頻率偵測器之特性曲線[22]，當兩個不同頻率訊號輸 入時，會根據2π (. TREF −TFB. )來求得每個週期所對應到的相位差，TREF 為參考頻. max(TREF ,TFB ). 率之週期，TFB 為回授頻率之週期。每次頻率獲得(frequency acquisition)時，由於 相位差的不同，在相位差-2π~+2π 之間可得對應成比例輸出訊號，若相位大於 2π， 則以 2π 的整數倍呈線性變化，因此，相位頻率偵測器的特性曲線會與原點對稱 且呈現鋸齒波型。圖 3-8(b)所示，為非理想相位頻率偵測器之特性曲線，因重置 路徑(reset path)的延遲，導致可辦別相位差的範圍從 2π 減少為 2π-Δ，當中Δ = 2π∙𝑇𝑅𝐸𝑆𝐸𝑇 𝑇𝑅𝐸𝐹. ，TRESET 為重置路徑延遲時間。. 24.
(41) Vout. Vout. -2π. -2π. ∆Φ. 2π. 2π. ∆Φ. ∆ (a) 理想. (b) 非理想 圖 3-8 理想相位頻率偵測器之特性曲線. 圖 3-9 所示為一個典型相位頻率偵測器與其時序圖，此相位頻率偵測器是由 兩個具有重置功能的 D 型正反器(D-flip flop, DFF)與一個 AND 邏輯閘所組成，將 D 型正反器的輸入訊號 D 接至 VDD，參考訊號 FREF 與回授信號 FFB 分別作為兩個 D 型正反器的時脈，當正緣觸發時，輸出訊號 Q 會由低電位轉為高電位。若 UP 與 DN 同時皆為高電位時，會使 AND 閘也產生一個高電位去觸發 D 型正反器的 Reset，因此輸出訊號 UP 與 DN 也同時變回低電位。 由於實際電路中，AND 閘會有延遲時間(delay time)及 D 型正反器重置延遲 造成的現象，因此輸出訊號 UP 與 DN 會有一個短暫導通時間(short time)，這現 象將影響禁止區及操作頻率的上限。造成禁止區產生是因為 DN 產生脈衝訊號的 寬度過於狹窄所導致，但若脈衝訊號的寬度過寬的話，將會影響操作頻率上限。 VDD Q. D. FREF. UP. FREF. CLK. Reset. Q. FFB. UP Reset. FFB. Q. CLK. D. DN Q. DN. VDD. 圖 3-9 典型相位頻率偵測器與時序圖 25.
(42) 相位頻率偵測器設計主要考量為降低禁止區(dead zone)、提升操作速度與提 高其增益。以下將討論各個特性: 1.. 禁止區(Dead Zone): 在相位誤差很小時，增益是趨近為零或等於零時，即 為禁止區。禁止區也是用來衡量相位差可偵測的最小值，若禁止區越小， 能偵測到的相位差就越窄，誤差也越小；禁止區越大，能偵測到的相位 差就越寬，所產生的誤差也越大。因此在設計相位頻率偵測器時需要選 用禁止區較小的架構。. 2.. 操作速度(Operating Speed): 操作速度是設計相位頻率偵測器時的核心指 標，其攸關到整個鎖相迴路的功能正常與否。由圖 3-8(b)可知非理想相位 頻率偵測器的線性操作範圍為 2π-Δ，當 Δ=π 時，表示每半個週期將會出 現錯誤輸出，這將使得相位鎖定出錯，英此可將操作頻率上限表示為(32)式: F𝑅𝐸𝐹 ≤. 3.. 1 2 ∙ 𝑇𝑅𝐸𝑆𝐸𝑇. (3-2). 提高增益: 由(3-2)式可以得知 KPD 越高所得輸出訊號平均值就越高，功 能也越完整，因此提高相位頻率偵測器的增益也是設計重點之一。. 3.2 充電泵(Charge Pump, CP)[23]-[28] 充電泵在鎖相迴路的設計上扮演的重要的一環，它是將相位頻率偵測器的數 位訊號轉換成類比訊號，以做為電壓控制振盪器的輸入訊號，也就是說將相位頻 率偵測器所產生的 UP、DN 訊號將轉換成 Ip 訊號輸出。 如圖 3-10，充電泵多為兩種形式，分別為電壓式(voltage mode)與電流式 (current mode)，但其概念非常類似，都是將相位頻率偵測器的輸出訊號 UP 與 DN 饋入至充電泵後，以控制充電泵的兩個開關 SUP 與 SDN。 如圖 3-10(a)，電壓式充電泵是藉由 SUP 與 SDN 開關切換，使得電壓源對輸出 26.
(43) 電壓做升壓或降壓的動作。電壓式充電泵的特色為架構簡單，但缺點是它的充放 電電流會隨著輸出電壓的變化而有所不同，因此容易造成充放電電流的不匹配情 形。而電流式充電泵，如圖 3-8(b)所示，是藉由兩個大小相同的電流源對低通迴 路濾波器中電容充放電，好讓輸出電壓做升壓或是降壓的動作。電流式充電泵受 輸出電壓的影響較小、穩定性高，對於充放電電流的不匹配情形也較電壓式還來 的輕微，只是其電路架構就複雜得多了。由於充放電電流的不匹配情形，對於整 題的鎖相迴路功能好壞有很大的影響，因此現今的充電泵多以電流式為主要的設 計趨勢。. IUP UP. SUP. UP. SUP. Vctrl DN. Vctrl. SDN. DN. SDN IDN. (a)電壓式充電泵. (b)電流式充電泵. 圖 3-10 充電泵種類. 常用的電流式充電泵架構可分為:汲極開關(switch in drain)、閘極開關(switch in gate)與源極開關(switch in source)，如圖 3-11 所示[23]。 圖 3-11(a)所示，為汲極開關架構，其開關在電流鏡的汲極端，當 DN 關閉時， 電晶體 M1 的汲端電壓將被降低至與地(ground)同電位；當 DN 導通時，電晶體 M1 的汲極端電壓將會上升至 Vctrl，而在這過程中，電晶體 M1 會先操作在線性區，直 到電晶體 M1 的汲極端電壓高於閘極端 Vth 後進入飽和區，類似情形也會發生在 PMOS。其架構有下列缺點： (1) 電荷分享(Charge Injection):當開關關閉時，由於電晶體 M1 與 M2 仍然導. 27.
(44) 通，電晶體 M2 汲極端的寄生電容會被充電至 VDD 電壓，當 UP 導通時， 電晶體 M2 的汲端寄生電容的電荷會對輸出節點 Vctrl 充電。 (2) 電流不匹配(Current Mismatch):由於電荷分享影響下，造成瞬間電流峰值 過大，而此峰值電流會隨著 Vctrl 而改變，且充、放電的峰值電流難以匹 配。 (3) 相位頻率偵測器的輸出訊號 UP 與 DN 是數位訊號，由於開關靠近輸出 端，開關切換時產生的雜訊將直接影響到輸出端類比訊號。 (4) 可能產生電流突波。 圖 3-11(b)所示，為開關在電流鏡的閘極端架構，當UP關閉時，電晶體 M2 的 VSG 與電晶體 M4 的 VSG 相同，此時電晶體 M2 的汲極端電流會等於 IUP 並對 Vctrl 充電，當UP導通時，電晶體 M2 的閘極端會上升至 VDD，使電晶體 M2 截止，類似 情形也會發生於DN導通或關閉。其架構有下列缺點： (1) 必須保證電流鏡操作在飽和區。 (2) 電流鏡需較大偏壓電流 IUP 與 IDN，以保持高速操作。 (3) 電晶體 M1 與 M2 操作在截止區與飽和區間，需要較長的時間讓電晶體 M1 與 M2 重新導通，故不適合在高速上操作。 (4) 在選擇開關 SUP 與 SDN 尺寸上，需選擇較大的尺寸，使得電晶體 M1 與 M2 的閘極端電壓能迅速充電至最高電位與放電至最低電位，來確保電晶體 M1 與 M2 可以完全關閉，無漏電流，但因為寄生電容太大，而限制了操 作速度。 圖 3-11(c)所示，為開關在電流鏡的源極端架構，UP 導通時，電晶體 M2 的汲 極端電流為 IUP，並且對 Vctrl 充電，類似情況也發生於發生於DN導通。其架構有 下列缺點： (1) 電荷分享(Charge Sharing):雖然相較於開關在電流鏡的汲極端架構，此種 28.
(45) 架構雖不易受到開關雜訊的干擾，但一樣有電荷分享的問題，通常會加 上複製開關(dummy)，使電荷分享至複製開關的寄生電容，以減少輸出電 流的突波大小。 (2) 電流 IUP 與 IDN 不匹配將導致靜態的相位誤差。. M4. M2 UP. UP. IDN. UP. M4. SUP. M2. M2. IDN Vctrl. SDN IUP. IUP. IDN. M4. Vctrl. Vctrl DN. SUP. SUP. M1. M1. M3. M3. SDN DN. (a). (b). IUP. M1 DN. M3 SDN. (c). 圖 3-11 電流式充電泵架構(a)開關在汲極端 (b)開關在閘極端 (c)開關在源極端. 除了上述考量開關位置外，在設計充電泵還有需要考慮到充放電電流不匹配 (current mismatch)、電荷分享(charge sharing)、電荷注入(charge injection)與時脈穿 透(clock feed-through)等等。 . 充放電電流不匹配(current mismatch): 在設計電路時，由於電路架構及製 程上的問題，使得充電泵的電流源，其充放電流將有所差異，導致充放 電速度不一，此點將會讓鎖相迴路在鎖定時的表現上造成折扣。. . 電荷分享(charge sharing): 因電晶體本身的結構會產生寄生電容 CP，如圖 3-12 所示，所以當電流源開關連接時，寄生電容 CP 也會提供其電荷而 影響迴路濾波器的充放電特性，容易導致控制電壓有突波的產生，造成 輸出頻率出現抖動的現象。[28]. 29.
(46) CP. IUP. UP. SUP Vctrl. DN. R1. SDN. C1 C2. IDN. CP. 圖 3-12 寄生電容產生電荷分享效應示意圖. . 電荷注入(Charge Injection): 當 CLKIn 訊號由高準位變為低準位時，開關 將關閉，此時通道內的部分累積電荷 Qch 將會流向輸入端 Vin 或輸出端 Vout，當有電荷流過電容 CL 後，此電荷將會影響輸出電壓 Vout，造成電 壓產生額外的變化，如圖 3-13 所示。[24]. CLKIn ΔV. Vin. Vout. CL. 圖 3-13 電荷注入效應示意圖. 通道內的部分累積電荷 Qch 可由(3-3)式表達，其中 W 為開關 MOS 的 寬度，L 為開關 MOS 的通道寬度，Cox 為閘極氧化層電容，VGS 為開關 MOS 從汲極端到源極端之間的跨壓，Vth 為 MOS 的臨界電壓(threshold voltage)。假設從通道往兩邊分流的電荷量是相同，則造成輸出端電壓的 30.
(47) 變化量 ΔV 可用(3-4)式表示，但實際上，電荷往兩邊流向的比例，帶有 許多複雜的函數[25-26]。 Q𝑐ℎ = 𝑊𝐿𝐶𝑜𝑥 (𝑉𝑔𝑠 − 𝑉𝑡ℎ ). (3-3). 𝑊𝐿𝐶𝑜𝑥 (𝑉𝑔𝑠 − 𝑉𝑡ℎ ) 2𝐶𝐿. (3-4). ΔV =. . 時脈饋入(Clock Feed-Tthrough): 當閘極端在電壓切換的瞬間，訊號會藉 由閘極端到源極端與閘極端到汲極端的重疊電容影響輸入端 Vin 與輸出 端 Vout 的電壓準確度，如圖 3-14 所示。此電壓的誤差為(3-5)、(3-6)式: ΔV𝑖𝑛 = V𝐶𝐿𝐾. 𝐶𝑔𝑑 𝐶𝑔𝑑 + 𝐶𝐴. (3-5). 𝐶𝑔𝑠 𝐶𝑔𝑠 + 𝐶𝐵. (3-6). ΔV𝑜𝑢𝑡 = V𝐶𝐿𝐾. CLKIn Cgd. Cgs. Vin. Vout CA. CB. 圖 3-14 時脈饋入效應示意圖. 如何應用各種設計方法來解決上述之不理想效應，是在設計充電泵時的核心 目標之一。 一般而言，在設計充電泵式鎖相迴路(charge pump phase locked loop)時，充電 泵與相位頻率偵測器是需同時考慮的，其兩者的關係式為(3-7)式: I𝑜𝑢𝑡 = I𝑐𝑝 ∙. Δ𝜙 2𝜋. (3-7). 其中 Iout 為充電泵輸出電流，Icp 為充電泵的充放電電流源，在此假設充電電 31.
(48) 流等於放電電流等於 Icp，∆Ф 為相位頻率偵測器的兩輸入訊號的相位誤差。不過 (3-7)式為一個近似過後之式子，因為充電泵是屬於離散時間系統，所以在設計鎖 相迴路時會將迴路頻寬設計小於參考頻率的 1/10 以上，此時(3-7)式即可以近似成 連續時間的系統[27]。. 3.3 迴路濾波器(Loop Filter, LP)[18][29] 迴路濾波器(loop filter)是將充電泵的輸出電流 IP 轉換成電壓 Vc 輸出，以控制 下一級電壓控制振盪器的輸出頻率，如圖 3-15 所示。迴路濾波器是決定鎖相迴路 是否穩定的重要架 構，且系統之迴路 頻寬(loop bandwidth) 與相位邊界(phase margin)也是由此部分所決定的。由於充電泵輸出電流經過迴路濾波器轉換成電壓 時，其中包含了高頻與直流的成分，而振盪器是由直流電源所控制的，所以應使 用低通濾波器來濾除高頻及其他雜訊部分，以降低輸出電壓 VC 的抖動，故迴路 濾波器大都以低通濾波器來組成的。. LPF Ip. Vc. 圖 3-15 迴路濾波器示意圖. 迴路濾波器主要設計考量的因素有: (1) 晶片面積(On-Chip / Area): 迴路濾波器在鎖相迴路中佔了大部分面積，為 了減少成本，必須減少外接式零件，以達到完全積體化(on-chip)，當然也 有外接式迴路濾波器(off-chip, on-board)。完全積體化可以減少雜訊干擾 到電壓控制振盪器的控制電壓 Vc。 (2) 製程變異(Variation): 在鎖相迴路中迴路濾波器分成主動式和被動式。主 動濾波器主要架構是由運算放大器(op amplifier)、電晶體、電阻、電容及. 32.
(49) 電感，將可以有效減少面積消耗，但附帶的會增加功率消耗、相位雜訊、 電路複雜、成本考量以及製程變異較大。相對的被動式濾波器消耗面積 大、製程變異較小，其功能僅過濾雜訊。 (3) 漏電流(Leakage Current): 漏電流通常發生在充電泵電路，但充電泵和迴 路濾波器息息相關。通常造成漏電流是因為製程、溫度、電壓或者是雜 訊干擾等。如果迴路濾波器的電容值夠大，則允許漏電流就可以稍微大 一些。 濾波器主要分為主動式與被動式濾波器，而在鎖相迴路中，多採用被動式濾 波器，因為其架構簡單、成本低廉、功率消耗低以及雜訊較小等之優點。以下討 論為被動式迴路濾波器，被動式濾波器最簡單的架構就是單一顆電容，但是一顆 電容的濾波器存有穩定性問題，進而發展出了在電容上方串聯一顆電阻增加一個 零點，以補償相位邊界的不足，其電路圖如圖 3-16(a)所示。但一階濾波器抑制雜 訊的功能不佳且在 IcpRP 電壓值過大時，鎖相迴路可能會有嚴重的漣波(ripple)產 生，這種效應稱為 Granular 效應[29]，為了消除這種現象，因此並聯一個電容 CS 來改善情況，此為二階濾波器，其電路圖如圖 3-16(b)。為了抑制電壓控制振盪器 鎖定後所產生的突波，可在加入一個極點ωP2 即增加濾波器的階數，形成三階濾 波器，其電路圖如圖 3-16(c)所示，其極點 ωP2 將如何設計極佳位置，在文獻[18] 中有詳細探討，ωP2 位置必須放置低於輸入參考頻率，去衰減鎖定後所造成突波， 但至少要高於迴路頻寬的五倍，否則可能造成迴路不穩定。 Icp. Icp. Icp. + RP CP. Vctrl. + CS. RP CP. (a). RL. Vctrl. + RP. CS. CP. CL V ctrl. (b). (c). 圖 3-16 被動型式濾波器：(a)一階濾波器 (b)二階濾波器 (c)三階濾波器. 33.
相關文件
Candes, Romberg, Tao, Robust uncertainty principles: Exact signal reconstruction from highly incomplete frequency information, IEEE TRANSACTIONS ON INFORMATION
分項計畫「海上絲路之探索」之設計與推行，基本上針對本校通
高等電腦輔助設計與製造 (Advanced Computer Aided Design and Manufacturing).
首先，在前言對於為什麼要進行此項研究，動機為何？製程的選擇是基於
Abstract - A 0.18 μm CMOS low noise amplifier using RC- feedback topology is proposed with optimized matching, gain, noise, linearity and area for UWB applications.. Good
Finally, making the equivalent circuits and filter prototypes matched, six step impedance filters could be designed, and simulated each filter with Series IV and Sonnet program
Park, “A miniature UWB planar monopole antenna with 5-GHz band-rejection filter and the time-domain characteristics,” IEEE Trans. Antennas
Direct Digital Frequency Synthesizer has many advantages of faster frequency switching, lower memory size, lower circuit complication, lower noise, higher frequency
