第二章 X 頻帶低雜訊放大器
3.2 E 頻帶低雜訊放大器設計
3.2.2 疊接組態電晶體尺寸分析與選擇
在分析完共源極組態的偏壓與電晶體尺寸選擇後，接著對疊接組態在不同電 晶體偏壓下的最大可用增益與最小雜訊指數分析，圖 3-8 為疊接組態放大器架構 圖。圖 3-9 為最大可用增益以及最小雜訊指數在不同偏壓下的模擬結果，模擬方 式如圖 3-8 所示，當VGS選擇在 0.7 V 下最大可用增益接近飽和，當VGS選擇在 0.8 V 下有最小雜訊指數，VGS越大功率消耗越高，在這三個參數的考量下選擇VGS為 0.75 V，接著當VDD越大最大可用增益越大，最小雜訊指數越小，相對必須付出功率消 耗的代價，而本次設計考量低雜訊以及高增益，因此VDD選擇為 2.4 V。
RFin
RFout
VDD
VGS VGS+VDD/2
M1 M2
圖 3-8 疊接組態放大器架構
60
61
62
63
64
65
匹配網路分析
分析完疊接組態的雜訊指數後，接著針對疊接組態進行匹配網路的分析，傳 統上，如圖 3-16 左側所示，疊接組態的共源極組態的輸出阻抗點與共閘極組態的 輸入阻抗點並不一樣，圖 3-16 右側為頻率為頻率在 75 GHz，不同指叉數下的共 源極組態的輸出阻抗點與共閘極組態的輸入阻抗點分析，可以非常明顯的看到兩 著阻抗點並不匹配，因此在這兩者之間使用電感當做一個匹配網路，能讓整體疊 接組態的輸入與輸出匹配網路設計更加容易，接著將進行詳細的分析。
RFin
RFout
VDD
VG1 VG2
M1 M2
S22 of CS S11 of CG
Frequency:75GHz :S22 of CS :S11 of CG
圖 3-16 共源極組態輸出阻抗點與共閘極組態輸入阻抗點 Smith 圖
圖 3-17 為匹配網路軌跡圖，根據前一小節的模擬，共源極組態的電晶體尺寸 為通道長度 0.1 μm，通道寬度 2 μm，指叉數為 6，圖中圓形點為共源極組態輸出 阻抗點，十字點為指叉數在 4 ~ 32 情況下共閘極組態輸入阻抗共軛點。
66
Frequency:75GHz : S22 of CS
: S11 of CG : S11* of CG
32 4
0.3nH
0.4nH
圖 3-17 疊接組態阻抗匹配網路圖
接著要選擇匹配的電感值，從圖 3-17 可看見如果共閘極組態的電晶體指叉數 選擇過小，則需要較大的電感值才能達到匹配，較大的電感值需要較大的面積，
因此指叉數的選擇與電感值之間需要做取捨，交叉考量後選擇共閘極組態的指叉 數選擇為在 8 ~ 20 之間能有較佳的匹配電感值，電感值大約為 0.2 nH ~ 0.4 nH 之 間。
除了從史密斯圖的阻抗分析中找出電感值以外，也可以從最大可用增益對頻 率的模擬圖中找出，圖 3-18 與圖 3-19 為有無串聯電感的情況下，最大可用增益 與最小雜訊指數對頻率的作圖，由此圖中可以明顯看出，當串聯一個 0.3 nH 及品 質因素( Q )為 10 的電感，可以讓放大器設計所需要的頻帶 71 ~ 76 GHz 的穩定度 大於 1 ( K > 1 )，且最小雜訊指數也能降低。表 3-1 為有無匹配電感下的最大可用 增益與最小雜訊指數的比較表，在使用 0.3 nH 與品質因素為 10 的電感後，最小 雜訊指數從 5.601 dB 降至 4.239 dB。
67
RFin
VG1 VG2
RFout
VDD
M1 M2
L=0.3nH Q=10
圖 3-18 共閘極組態使用匹配電感
40 60 80 100 120
2 4 6 8 10 12 14 16 18
MaxGain (dB) & NFmin (dB)
Frequency (GHz)
MaxGain with inductor NFmin with inductor MaxGain without inductor NFmin without inductor
圖 3-19 共閘極組態使用匹配電感之頻率分析圖
68
表 3-1 共閘極組態有無匹配電感比較表
MaxGain (dB) NFmin (dB)
無使用電感匹配 11.982 5.601
使用電感匹配 10.7 4.239
綜合以上的雜訊分析和匹配網路分析，在疊接組態的共源極與共閘極組態之 間加入一個匹配電感，能夠比傳統疊接組態擁有較佳的電路特性，而電感值與電 晶體尺寸之間必須要做取捨， 才能有效達到最佳疊接組態之設計。