穩定度

Two-Port Network Input

Matching Network

Output Matching

Network

Z_in Γ_in

Γ_S Γ_outΓ_L

Z_out

圖 2-11 雙埠網路示意圖

在放大器的設計中穩定度是非常重要的參數考量，如果放大器在不穩定的狀 態下， 電路的特性將會大幅的降低，且可能產生不想要的振盪訊號源在系統中。

而在一個雙埠網路中，要判斷系統是否穩定由以下四個公式所決定

|Γ_𝑆| < 1 (2.19)

|Γ_𝐿| < 1 (2.20)

|Γ_𝑖𝑛| = |𝑆₁₁+ 𝑆₁₂𝑆₂₁Γ_𝐿

1 − 𝑆₂₂Γ_𝐿| (2.21)

|Γ_𝑜𝑢𝑡| = |𝑆₂₂+ 𝑆₁₂𝑆₂₁Γ_𝑆

1 − 𝑆₁₁Γ_𝑆| (2.22)

其中Γ_S為訊號源端反射係數，Γ_L為負載端反射係數，Γ_in為輸入端反射係數，

Γ_out為輸出端反射係數，如圖 2-11 所示。由於放大器的匹配網路設計都是採用被 動元件，因此|Γ_𝑆|與|Γ_𝐿|都會小於 1，穩定度的判斷就取決於|Γ_𝑖𝑛|與|Γ_𝑜𝑢𝑡|。因此定 義出系統穩定的條件如下:

當|Γ_𝑖𝑛| < 1與|Γ_𝑜𝑢𝑡| < 1，雙埠網路為無條件穩定(unconditionally stable) 當|Γ_𝑖𝑛| > 1或|Γ_𝑜𝑢𝑡| > 1，雙埠網路為潛在不穩定(potentially stable)

20

接著從 Smith Chart 上來分析穩定條件，首先，假設|Γ_𝑖𝑛| = 1與|Γ_𝑜𝑢𝑡| = 1時，

可以分別找出|Γ_𝐿|與|Γ_𝑆|的值，其值在 Smith Chart 上為一個圓方程式，稱為穩定圓，

方程式如式 2-23 與式 2-24 所示。

|Γ_L−(S₂₂− ∆S₁₁^∗)^∗

|S₂₂|²− |∆|² | = | S₁₂S₂₁

|S₂₂|²− |∆|²| (2.23)

|Γ_S−(S₁₁− ∆S₂₂^∗)^∗

|S₁₁|²− |∆|² | = | S₁₂S₂₁

|S₁₁|²− |∆|²| (2.24) 其中∆= S₁₁S₂₂− S₁₂S₂₁

由上面兩式可知在兩個圓的圓心與半徑值如下，並將輸入與輸出穩定圓畫於 史密斯圖上，如圖 2-12 所示。

|Γ_𝑖𝑛| = 1之輸出穩定圓(Γ_L值)為:

半徑∶ 𝑟_𝐿 = | S₁₂S₂₁

|S₂₂|²− |∆|²| (2.25) 圓心∶ 𝐶_𝐿 =(S₂₂− ∆S₁₁^∗)^∗

|S₂₂|²− |∆|² (2.26)

|Γ_𝑜𝑢𝑡| = 1之輸入穩定圓(Γ_S值)為:

半徑 ∶ 𝑟_𝐿 = | S₁₂S₂₁

|S₁₁|²− |∆|²| (2.27) 圓心∶ 𝐶_𝐿 =(S₁₁− ∆S₂₂^∗)^∗

|S₁₁|²− |∆|² (2.28)

21

r_L

r

_S

C_L C_S

Γ_L plane Γ_S plane

|Γ_in| = 1 |Γ_out| = 1

圖 2-12 穩定圓示意圖

接著必須判斷穩定區域，假設𝑍_𝐿 = 𝑍₀時，則Γ_L=0，而|Γ_in| = |S₁₁|。當S₁₁ < 1時，

則Γ_in < 1，而由圖 2-12 左圖可知Γ_L = 0位於史密斯圖的圓心，及代表一穩定工作 點，反之若S₁₁> 1，則代表史密斯圖的圓心為一不穩定的工作點，因此將上述兩 種情形於史密斯圖畫出穩定工作區域的Γ_L值，如圖 2-13 所示。相對利用同樣方法 畫出穩定工作區域的Γ_S值，如圖 2-14 所示。

Γ_L plane

|Γin| = 1

rL

CL

|Γin| < 1

|S11| < 1

|Γin| > 1

|Γin| > 1

|Γin| < 1

|S11| > 1 圖 2-13 輸出穩定圓穩定區域示意圖

22

ΓS plane

|Γout| = 1

rS

CS

|Γ_out| < 1

|S22| < 1

|Γ_out| > 1

|S22| > 1

|Γout| < 1

|Γout| > 1

圖 2-14 輸入穩定圓穩定區域示意圖

在任何被動的訊號源或被動的負載都必須產生一個穩定條件，由圖 2-13 與圖 2-14 可知，在|S₁₁| < 1與|S₂₂| < 1的情況下，要獲得無條件穩定須使穩定圓落於 史密斯圖之外，因此如下面兩式所示:

||C_L| − r_L| > 1 for|S₁₁| < 1 (2.29)

||C_S| − r_S| > 1 for|S₂₂| < 1 (2.30)

而 當 |S₁₁| > 1 與 |S₂₂| > 1 ， Γ_L=0 與Γ_S=0 的 情 況 下 都 會 造 成 |Γ_in| > 1 與

|Γ_out| > 1，因此無條件穩定的條件不可能成立。接著將式(2.19)到式(2.22)化簡成 式(2-31)與式(2-32)

k = 1 − |𝑆₁₁|²− |𝑆₂₂|²+ |∆|²

2|𝑆₁₂𝑆₂₁| > 1 (2.31)

|∆| = |𝑆₁₁𝑆₂₂− 𝑆₁₂𝑆₂₁| < 1 (2.32) 其中 k 為穩定係數，𝑆₁₁、𝑆₂₂、𝑆₂₁、𝑆₁₂為 two-port 網路的 S 參數，當這兩項參數 同時成立時，可說放大器為無條件穩定。

23 Noise Figure

(dB)

Mixer Noise Figure

(dB)

System (LNA+Mixer) Noise Figure

(dB)

24

在知道低雜訊放大器所需的增益後，接著選擇低雜訊放大器的架構，傳統上，

低雜訊放大器最常使用的架構為共源極組態與疊接組態，圖 2-15 為共源極組態與 疊接組態的最大可用增益與最小雜訊指數的比較，雖然疊接組態的最大可用增益 在 10 GHz 約為 20 dB 明顯大於共源極組態的 11.5 dB，但是疊接組態的直流供應 電壓為為共源極組態的兩倍，功率消耗也為兩倍，且疊接組態的最小雜訊指數比 共源極組態多了 0.3 dB 左右。由於此次設計要求低功率消耗、低電壓、低雜訊指 數的應用，因此不選擇疊接組態，而選擇共源極組態作為此低雜訊放大器之設計。

而為了提供低雜訊放大器在 X 頻帶的增益有 15 dB，因此採用兩級串接共源極組 態作為低雜訊放大器之架構，如圖 2-16 所示。

0 10 20 30 40 50 60 70

0 5 10 15 20 25 30





MaxGain (dB) & NFmin (dB)

Frequency (GHz)

MaxGain of CS NFmin of CS

MaxGain of Cascode NFmin of Cascode

圖 2-15 共源極組態與疊接組態最大可用增益與最小雜訊指數比較

25

RFin

RFout

VG

VDD VG

VDD

圖 2-16 X 頻帶低雜訊放大器架構圖

圖 2-16 為本章節低雜訊放大器完整架構，第一級輸入採用一個串聯電感和源 極退化電感來達成輸入雜訊匹配以及共軛匹配。第一級與第二級的級間匹配採用 180^°變壓器(transformer)來完成共軛匹配(conjugate match)。第二級輸出採用180^° 變壓器來完成輸出共軛匹配。接著將針對本次低雜訊放大器設計的偏壓與電晶體 尺寸進行分析。

2.4.2 共源極組態電晶體偏壓及尺寸分析與選擇

電晶體偏壓選擇為設計放大器首要步驟，而共源極組態的V_DD在 0.18 μm CMOS 製程下最大為 1.8 V，而閘極偏壓(V_G)為主要選擇的偏壓，V_G的選擇會影響 電晶體的轉導值(g_m)、汲極電流(I_D)和雜訊指數(NF)，V_G越大，電流越大，功率 消耗也越大，根據系統需求，需要在這三種參數之間做取捨。

圖 2-17 為電晶體的 DC-IV 曲線圖，圖 2-18 為V_DD分別在 1.8 V、1.0 V 和 0.6 V 下時電晶體轉導值(g_m)、汲極電流(I_D)和最小雜訊指數(NF_min)對V_GS的模擬圖，

由圖可知V_GS在 0.8 V、0.9 V 時g_m接近飽和，之後隨著V_GS增加，最小雜訊指數 (NF_min)及汲極電流(I_D)也隨之增加，功率消耗則是隨著電流增加而增加，因此V_GS

26

27 NFmin, VDD=0.6V NFmin, VDD=1.0V NFmin, VDD=1.8V

VGS (V) 道長度(channel length)、通道寬度(channel width)與指叉數(number of finger)，然而 電晶體的通道長度在選擇上都為最小通道長度，由此可達到最大的電晶體轉導值 (𝑔_𝑚)，在 TSMC 180 nm CMOS 製程中最小通道長度為 0.18 μm，因此電晶體通道 長度選定為 0.18 μm，接著選擇電晶體的通道寬度(channel width)、指叉數(number of finger)，這兩種參數的選擇必須考量到電晶體最小雜訊指數(𝑁𝐹_𝑚𝑖𝑛)、最大可用

28

29

2.4.3 匹配網路設計

在選擇完電晶體偏壓、尺寸與低雜訊放大器整體架構後，接著就是低雜訊放

大器匹配網路的設計，匹配網路採用電感及變壓器(Transformer)的匹配網路來實 現，使用 TSMC 180 nm 1P6M CMOS 製程，所有電感及變壓器皆採用第六層金屬 作為訊號線，藉此以完成所有匹配網路之設計。

Noise Match

Conjugate Match

Conjugate Match

RFout

RFin

圖 2-21 兩級串接低雜訊放大器匹配網路設計

如圖 2-21 所示，兩級串接低雜訊放大器設計中，輸入匹配方式是採用雜訊匹 配(noise match)，能達到最小低雜訊指數，輸出級與級間匹配皆採用共軛匹配 (conjugate match)，能提供最大的增益。而在低雜訊放大器匹配網路設計中，輸入 雜訊匹配網路為最重要的設計，因此，我們優先設計輸入匹配網路，再設計級間 匹配網路及輸出匹配網路，最後進行微調的動作，來達到各級最佳匹配網路。

輸入匹配網路設計-雜訊匹配

首先我們必須先找出雜訊圓(Noise circle)，從雜訊圓中找出最佳雜訊阻抗點 (NFmin)，接著設計輸入匹配網路將阻抗從輸入端的 50 Ω匹配到NF_min阻抗點，圖 2-22 為所設計的雜訊匹配網路，採用源極退化電感(source inductor degeneration : 𝐿_𝑠)和串聯一個閘極電感(𝐿_𝑔)來達成輸入雜訊匹配，由於電晶體使用源極退化電感

30

為一種負回授的形式，會讓增益減少，相對反射係數也減少能更容易達到雜訊匹 配，電感值越大增益減少越多，因此增益與電感值之間要做取捨。

接著圖 2-23 為輸入雜訊圓模擬，在圖中若放大器輸入阻抗匹配到 NF_min阻抗 點將可獲得最低雜訊，每一圈 Noise Circle 的 step size 為 0.25 dB，因此為了使放 大器得到最低雜訊，需使阻抗點從輸入端 Port-1 的 50 ohm，經由匹配網路的設 計，到達 NF_min阻抗點，從圖中可看到匹配網路軌跡圖，首先源極退化電感讓 CS 組態的輸入阻抗增加，使加入源極退化電感之共源極組態的輸入阻抗共軛點更接 近最小雜訊指數的阻抗點，接著在串聯一個閘極電感，能同時達到輸入雜訊匹配 與共軛匹配，讓訊號能以低雜訊、高增益的方式傳送到下一級。

VG

S

G G

Ls Lg

DC-block

Noise match &

Conjugate match

S11

圖 2-22 第一級雜訊匹配網路架構圖

31

:S11* (CS add source inductor degeneration) :S11 (CS add source inductor degeneration) :S11* (CS)

:S11 (CS)

Series Inductor (Lg) NFmin

Noise Circle step size:0.25dB Gain Circle

step size:0.5dB

圖 2-23 輸入雜訊匹配軌跡圖

第一級與第二級級間匹配網路設計-共軛匹配

在設計完輸入匹配網路後，接著設計第一級與第二級間匹配網路，採用級間 共軛匹配的方式。首先，找出第一級共源極放大器輸出阻抗點(S22)，接著找出第 二級共源極放大器的輸入阻抗點(S₁₁)，必須設計匹配網路將第一級共源極放大器 的阻抗點(S₂₂)匹配到第二級共源極放大器輸入阻抗點的共軛點(S₁₁^∗)，再來開始設 計匹配網路，傳統上，T 型匹配網路通常被用在多級放大級的級間匹配網路，如 圖 2-24 右上圖顯示了 T 型匹配網路包含了兩個串聯電感及一個並聯電感，圖 2-24 左圖為 Smith Chart 上匹配網路軌跡圖。然而，三個電感元件的匹配網路需要較大 的晶片面積，以及額外的直流偏壓網路設計，像是 dc blocks 和 bypass 電容，為

32

了減少晶片面積的使用，將匹配網路改成使用變壓器(transformer)匹配的方式，來 達成級間共軛匹配，如圖 2-20 右下圖。

Frequency:12GHz :S22 (First-stage) :S11* (Second-stage)

L1

L2 L3

Series L1 Shunt L2

Series L3 S22 S11* S11

S22 S22* S11* S11

Lp Ls

圖 2-24 級間共軛匹配軌跡圖與電路圖

接著介紹一下變壓器的原理，變壓器主要由兩個獨立的電感所組成[36]，透 過兩個電感的電流產生磁通量，再藉由磁耦合的方式將訊號的傳送出去，如圖 2-25。

1:n

Lp Ls

+

−

+

−

v ^p v ^s

圖 2-25 變壓器電路圖

在變壓器的設計中，變壓器圈數比 n 和耦合係數 k 為兩個重要的參數。變壓 器圈數比 n 的定義如下:

33

𝑛 = 𝑣_𝑠 𝑣_𝑝 =𝑖_𝑝

𝑖_𝑠 = √𝐿_𝑠

𝐿_𝑝 (2.33)

其中𝐿_𝑝、𝐿_𝑠是指主線圈與副線圈的電感值。由於變壓器是用耦合的方式將訊號傳 遞出去，因此定義一個耦合係數 k，如式(2.34)

𝑘 = 𝑀

√𝐿𝑝𝐿_𝑠 (2.34)

其中𝑀是指原線圈與副線圈的互感值。k 值大小理想為 0 ~ 1 之間，如果變壓器沒 有發生磁耦合，k 值即為 0，而如果變壓器的能量完全耦合過去，k 值即為 1。而 實際變壓器在設計上會有一些金屬損耗、漏電流等效應，另外主、副線圈的寬度、

長度與兩個線圈之間的間距也會影響到耦合係數，因此耦合係數通常會介於 0.3 ~ 0.9 之間。最後定義了變壓器的效率[37]，用來評斷變壓器的設計好壞與否，如式 (2.35)

𝜂_𝑚𝑎𝑥 = 1

1 + 2

𝑄_𝑝𝑄_𝑠𝑘²+ 2√ 1

𝑄_𝑝𝑄_𝑠𝑘²(1 + 1

𝑄_𝑝𝑄_𝑠𝑘²) (2.35) 其中𝑄_𝑝與𝑄_𝑠分別為主、副電感的品質因素(Quality Factor)，如式(2.36)

𝑄_𝑃 =𝜔𝐿_𝑝

𝑅_𝑝 ，𝑄_𝑠 =𝜔𝐿_𝑠

𝑅_𝑠 (2.36)

圖 2-26 為變壓器的等效模型-T 型等效模型，而 T 型等效模型主要由三個電 感來代表變壓器的兩個電感耦合效應。在設計上，必須先將耦合係數假設出一個 初始值，將 T 模型的電感值利用公式轉換成變壓器的電感值，來求出變壓器主副 線圈電感的初始值，然而實際上，變壓器存在許多寄生效應，電感值無法精準的 被轉換成 T 型等效模型。因此，我們必須使用 EM 模擬軟體進行微調的動作，才 能獲得符合匹配網路所需要的實際變壓器主、副線圈的電感值。

34 的間距為 2 μm，採用邊緣耦合(edge-side couple)的方式來完成變壓器的設計，這 是由於另一種垂直耦合(broadside couple)的設計方式主副線圈必須使用不同金屬 層，電感值與阻抗值差異較大，且下層金屬的品質因素不佳，圈數比為 2 : 2 的走 線方式較不容易設計，因此使用邊緣耦合的方式較容易設計。電感使用最上層金 屬(metal 6)，跨線部分則使用第五層金屬(metal 5)與第四層金屬(metal 4)，並將變 壓器最下層金屬(metal 1)的參考地移除，減少電感對地產生的寄生電容效應，藉

在文檔中 X頻帶接收器前端電路與E頻帶低雜訊放大器設計與實現 (頁 38-0)