X頻帶接收器前端電路與E頻帶低雜訊放大器設計與實現
154
0
0
全文
(2) X 頻帶接收器前端電路與 E 頻帶低雜訊放大器設計與實現. 學生：張瑞安. 指導教授：蔡政翰 博士. 國立臺灣師範大學應用電子科技學系碩士班. 摘. 要. 本論文主要針對 X 頻帶衛星通訊與 E 頻帶無線通訊之訊射頻前端電路的設計 與實現，包含低雜訊放大器與混頻器，晶片製作透過國家晶片中心提供的標準 TSMC CMOS 90 nm 與 180 nm 製程，內容分為三個部分，第一個部分為介紹 X 頻帶與 E 頻帶的研究背景，第二部分為所有電路設計、模擬與量測，第三部分為 結論。 本論文將介紹三個電路，依序為 X 頻帶低雜訊放大器、E 頻帶低雜訊放大器、 X 頻帶混頻器，分別在第二章、第三章與第四章。第二章實現了 X 頻帶低雜訊放 大器，使用兩級共源極組態串接的方式，並採用變壓器匹配的方式能在低功率消 耗、低雜訊與小面積下維持不錯的增益表現，量測在 11 GHz 下有小訊號增益 13.4 dB，雜訊指數 3.41 dB。在供應電壓 1.0 V 下整體功率消耗為 4.8mW。晶片面積 為 0.44 mm2 。 第三章實現了 E 頻帶低雜訊放大器，採用三級串接組態的架構，第一級為共 源極組態，第二級與第三級都是採用疊接組態，並且延續前一章節所使用的變壓 器匹配方式減少晶片使用的面積，量測結果最大訊號增益在 67 GHz 有 21 dB，雜 訊指數在 67.5 GHz 為 8.8 dB，在共源極組態與疊接組態供應電壓分別為 1.2 V 與 2.4 V 下的整體功率消耗為 15.84 mW。晶片面積為 0.338 mm2 。 第四章實現了 X 頻帶環形混頻器，採用弱反轉區的偏壓方式，混頻器可以操 I.
(3) 作在低 LO 功率以及低直流功率消耗，並在輸出 IF 端使用轉阻緩衝放大器提供足 夠的轉換增益，量測轉換增益為 0.5 ± 1.5 dB 在 9 ~ 15 GHz。LO 驅動功率為-12 ~ -5 dBm，整體供應電壓為 1.0 V，功率消耗為 2 mW。晶片面積為 0.295 mm2 。. 關鍵字: X 頻段、E 頻段、低雜訊放大器、混頻器. II.
(4) Design and Implementation of X-band RF Receiver Front-End Circuits and E-band Low Noise Amplifier. Student：Ruei-An Chang. Advisors：Dr. Jeng-Han Tsai. Institute of Applied Electronics Technology National Taiwan Normal University. ABSTRACT. The thesis is to develop design techniques of RF receiver front-end integrated circuits. for. X-band. satellite. communication. system and. E-band. wireless. communication system, including low noise amplifier (LNA) and mixer. The circuits are designed and fabricated on TSMC 180 nm 1P6M CMOS process and 90nm 1P9M CMOS process. The thesis is divided into three parts. The first part is the introduction of the X-band and E-band applications. The second part is total circuit design, simulation, and measurement results. Finally, a brief conclusion is given in the last part. An X-band low noise amplifier, an E-band low noise amplifier, and an X-band ring mixer are presented in chapter 2, chapter 3, and chapter 4, respectively. Chapter 2 aims to develop an X-band low noise amplifier. A general overview of LNA design is given. The LNA uses two-stage common source configuration with transformer matching networks. It can achieve low power, low noise, and compact size while maintaining reasonable gain performance. The measured small signal gain and noise figure are 13.4 dB and 3.41 dB at 11GHz, respectively. The measured output 1-dB III.
(5) compression point (OP1dB ) is -2 dBm at 11 GHz. The total power consumption is 4.8 mW from 1.0 V supply voltage. The chip size is 0.44 mm2 . The E-band low noise amplifier is presented on chapter 3. The LNA utilizes three-stage cascade configuration. The first stage is common source configuration for low noise consideration. The cascode configuration is selected for second and third stages to achieve high gain at E-band. The simulated maximum small signal gain is 21 dB at 67 GHz with total power consumption of 15.84 mW. The 3-dB bandwidth is 66 to 70 GHz. The noise figure is 8.8 dB at 67.5 GHz. The measured output 1-dB compression point (OP1dB ) is -8.2 dBm at 67 GHz. The chip size is 0.338 mm2 . The last circuit in chapter 4 is an X-band down conversion ring mixer. By using a weak inversion biasing technique, the ring mixer can operate at a low LO drive power and low dc power consumption. In addition, an IF buffer amplifier is utilized to provide good conversion gain for the mixer. The measured flat conversion gain is 0.5 ± 1.5 dB from 9 to 15 GHz. The LO drive power is -8 dBm. The measured output 1-dB compression point (OP1dB ) is -14.15 dBm. The total power consumption is 2 mW of 1.0 supply voltage. The chip size is 0.295 mm2 .. Keywords: X-band, E-band, Low Noise Amplifier, Mixer. IV.
(6) 誌. 謝. 時間過得很快，轉眼間兩年的碩士生涯即將結束，在這兩年間幫助過我的人 實在是太多了，首先要感謝我的指導教授蔡政翰博士，感謝老師細心與耐心的指 導，在我有困難時能給予寶貴的建議，使我能有不一樣的思考方向，並且在射頻 領域上的研究與知識能更加茁壯。此外，也要感謝台灣大學楊弘源博士以及台灣 師範大學林群祐博士兩位口試委員在口試時給予詳細的意見與探討，讓本論文可 以更加的完整。 感謝已畢業的林益璋學長、施宏達學長、林繼揚學長、鍾懿威學長、周健平 學長，熱心的教導關於射頻電路的相關知識，以及在電路設計、模擬和晶片佈局 上寶貴的經驗，讓我戰鬥力大大的提升。感謝系辦的鄭琇文學姐幫我們處理大大 小小報帳的事情，蘇婷節助教在研究所期間課程、畢業相關的協助，以及葉嘉安 學長在實驗課的幫助、量測儀器的架設，與各個軟體的伺服器建置，如果沒有你 的強大，我也無法完成這麼多事情。感謝 MSIC 實驗室已畢業的馬瑜傑學長、王 冠勳學長、林翰江學長在研究所期間的幫助。 感謝實驗室的趙家祥學長、王人緯學長、郭紹偉學長，以及同學黃紹緯、歐 陽弘文、劉鑑儀、張欽德、楊秉羲，陪伴著我度過兩年的碩士生活，無論是在研 究或者是課業上都有很大的幫助，感謝學妹張嘉玲、張懷霈，以及學弟劉家凱、 黃望龍、郭胤庭、許敬易、林政言、謝澤毅、林宇恆、林武璇、林佳龍、歐哲緯、 李志恩、陳俊忠、吳明順、林沂樺、林偉良、曾煒崴、張榮堃，在實驗室一起生 活，一起修課，一起處理雜事，有苦悶也有歡樂，其中特別感謝劉家凱、黃望龍、 許敬易，你們總是一大早陪我去 CIC 量測，載我回家，一起打屁聊天，聊 NBA， 有你們在，兩年的碩士生活過得很充實。感謝助理沈欣穎，有妳強大的英文能力， 讓我的英文補救課程能順利通過。 V.
(7) 最後要感謝我的父親張俊欽先生與母親蘇玉美小姐，感謝他們支持我，鼓勵 我，讓我能順利完成碩士班兩年的過程，也再次感謝所有幫助過我的的人，謝謝 你們。 張瑞安 2014/08/12 工程與科技學院 515 實驗室. VI.
(8) 目. 摘. 錄. 要 ......................................................................................................................... I. ABSTRACT ..................................................................................................................III 誌. 謝 .......................................................................................................................... V. 目. 錄 ....................................................................................................................... VII. 圖 目. 錄 .................................................................................................................. XI. 表 目. 錄 .............................................................................................................. XVII. 第一章. 緒論 ................................................................................................................1. 1.1 研究背景與動機 ..................................................................................................... 1 1.1.1. X 頻帶相關應用與介紹 ..............................................................................1. 1.1.2. E 頻帶相關應用與介紹 ..............................................................................2. 1.2 文獻探討 ................................................................................................................. 3 1.2.1. X 頻帶低雜訊放大器 ..................................................................................3. 1.2.2. E 頻帶低雜訊放大器 ..................................................................................4. 1.2.3 X 頻帶混頻器 ..............................................................................................6 1.3 研究成果 ................................................................................................................. 7 1.4 論文架構 ................................................................................................................. 7 第二章. X 頻帶低雜訊放大器 .....................................................................................9. 2.1 簡介 ......................................................................................................................... 9 2.2 電晶體雜訊來源 ................................................................................................... 10 2.2.1. 通道熱雜訊 ................................................................................................ 11. 2.2.2. 分散閘極電阻雜訊 ....................................................................................12. 2.2.3. 閃爍雜訊 ....................................................................................................12. 2.3 低雜訊放大器設計參數簡介 ............................................................................... 13 VII.
(9) 2.3.1. 雜訊指數 ....................................................................................................13. 2.3.2. 增益 ............................................................................................................15. 2.3.3. 線性度 ........................................................................................................16. 2.3.4. 穩定度 ........................................................................................................19. 2.4 X 頻帶低雜訊放大器電路設計 ........................................................................... 23 2.4.1. 架構選擇 ....................................................................................................23. 2.4.2. 共源極組態電晶體偏壓與尺寸分析與選擇............................................25. 2.4.3. 匹配網路設計 ............................................................................................29. 2.5 模擬結果 ............................................................................................................... 41 2.6 量測結果 ............................................................................................................... 46 2.7 結果與討論 ........................................................................................................... 49 第三章. E 頻帶低雜訊放大器 ....................................................................................53. 3.1 簡介 ....................................................................................................................... 53 3.2 E 頻帶低雜訊放大器設計 ................................................................................... 53 3.2.1. 共源極組態放大器電晶體尺偏壓及寸分析與選擇................................54. 3.2.2. 疊接組態電晶體尺寸分析與選擇 ............................................................59. 3.2.3 E 頻帶低雜訊放大器整體架構選擇 ........................................................68 3.2.4. 匹配網路設計 ............................................................................................69. 3.3 模擬結果 ............................................................................................................... 82 3.4 量測結果 ............................................................................................................... 88 3.5 結果與討論 ........................................................................................................... 91 第四章. X 頻帶混頻器 ...............................................................................................95. 4.1 混頻器原理與簡介 ............................................................................................... 95 4.2 混頻器設計參數 ................................................................................................... 96 4.2.1. 轉換增益/損耗...........................................................................................96. 4.2.2. 隔離度 ........................................................................................................96 VIII.
(10) 4.2.3. 線性度 ........................................................................................................98. 4.3 X 頻帶混頻器電路設計 ....................................................................................... 99 4.3.1. 混頻器分類與比較 ....................................................................................99. 4.3.2. 弱反轉環形混頻器 ..................................................................................105. 4.3.3. 電晶體尺寸與偏壓選擇 ..........................................................................107. 4.3.4. 緩衝放大器以及整體質瘤偏壓網路 ...................................................... 110. 4.3.5 RF 與 LO 端 Marchand Balun ................................................................. 111 4.3.6. 三種混頻器比較 ...................................................................................... 114. 4.4 模擬結果 ............................................................................................................. 116 4.5 量測結果 .............................................................................................................121 4.6 結果與討論 .........................................................................................................126 第五章. 結論 .............................................................................................................127. 參考文獻 .....................................................................................................................129 自傳 .............................................................................................................................135 學術成就 .....................................................................................................................135. IX.
(11) X.
(12) 圖. 目. 錄. 圖 1-1 低雜訊降頻器系統架構圖 ............................................................................... 2 圖 1-2 E 頻帶收發機系統架構圖 ................................................................................ 3 圖 2-1 接收機系統架構圖 ........................................................................................... 9 圖 2-2 NMOS 電晶體寄生模型示意圖 ..................................................................... 10 圖 2-3 電晶體通道熱雜訊模型 ................................................................................. 11 圖 2-4 CMOS 電晶體閘極電阻示意圖 ..................................................................... 12 圖 2-5 閃爍雜訊示意圖.............................................................................................. 13 圖 2-6 多級串接放大器示意圖 ................................................................................. 14 圖 2-7 雙埠網路實際功率示意圖 ............................................................................. 15 圖 2-8 1-dB 增益壓縮點 ............................................................................................ 16 圖 2-9 輸入與輸出頻譜圖 ......................................................................................... 18 圖 2-10 三階交互調變點 ........................................................................................... 18 圖 2-11 雙埠網路示意圖 ............................................................................................ 19 圖 2-12 穩定圓示意圖................................................................................................ 21 圖 2-13 輸出穩定圓穩定區域示意圖 ....................................................................... 21 圖 2-14 輸入穩定圓穩定區域示意圖 ....................................................................... 22 圖 2-15 共源極組態與疊接組態最大可用增益與最小雜訊指數比較 ................... 24 圖 2-16 X 頻帶低雜訊放大器架構圖........................................................................ 25 圖 2-17 電晶體 DCIV 曲線圖 .................................................................................... 26 圖 2-18. Gm & ID & NFmin 對VGS 電壓變化圖 ............................................................. 27. 圖 2-19 操作在 12 GHZ 時不同通道寬度及指叉數下的 MAG............................... 28 圖 2-20 操作在 12 GHZ 時不同通道寬度及指叉數下的 NFmin............................. 28 XI.
(13) 圖 2-21 兩級串接低雜訊放大器匹配網路設計 ....................................................... 29 圖 2-22 第一級雜訊匹配網路架構圖 ....................................................................... 30 圖 2-23 輸入雜訊匹配軌跡圖 ................................................................................... 31 圖 2-24 級間共軛匹配軌跡圖與電路圖 ................................................................... 32 圖 2-25 變壓器電路圖................................................................................................ 32 圖 2-26 1:n 變壓器磁耦合效應的等效模型-T 型等效模型(T-section model) ........ 34 圖 2-27 EM 模擬級間匹配之變壓器 3D 圖.............................................................. 35 圖 2-28 級間變壓器模擬的主線圈電感值與品質因素 ........................................... 35 圖 2-29 級間變壓器模擬的副線圈電感值與品質因素 ........................................... 36 圖 2-30 級間變壓器模擬的耦合係數 ....................................................................... 36 圖 2-31 級間變壓器模擬的效率 ............................................................................... 37 圖 2-32 輸出共軛匹配電路圖 ................................................................................... 38 圖 2-33 EM 模擬輸出匹配之變壓器 3D 圖.............................................................. 38 圖 2-34 輸出變壓器模擬的主線圈電感值與品質因素 ........................................... 39 圖 2-35 輸出變壓器模擬的副線圈電感值與品質因素 ........................................... 39 圖 2-36 輸出變壓器模擬的耦合係數 ....................................................................... 40 圖 2-37 輸出變壓器模擬的效率 ............................................................................... 40 圖 2-38 X 頻帶低雜訊放大器整體電路架構圖 ....................................................... 41 圖 2-39 低雜訊放大器 S 參數模擬結果 ................................................................... 42 圖 2-40 低雜訊放大器雜訊指數模擬結果 ............................................................... 42 圖 2-41 低雜訊放大器在 12 GHz 的P1dB 模擬結果 .................................................. 43 圖 2-42 低雜訊放大器在 11 GHz 的P1dB 模擬結果 .................................................. 43 圖 2-43 穩定度模擬結果 ........................................................................................... 44 圖 2-44 穩定圓模擬結果 ........................................................................................... 45 圖 2-45 X 頻帶低雜訊放大器晶片佈局圖................................................................ 45 圖 2-46 X 頻帶低雜訊放大器晶片微影圖................................................................ 46 XII.
(14) 圖 2-47 低雜訊放大器 S 參數量測結果 ................................................................... 47 圖 2-48 低雜訊放大器雜訊指數量測結果 ............................................................... 47 圖 2-49 低雜訊放大器P1dB 量測結果 ........................................................................ 48 圖 2-50 低雜訊放大器IP3 量測結果 ........................................................................... 48 圖 2-51 加入電感的完整電路圖 ............................................................................... 50 圖 2-52 修正後 S 參數比較 ....................................................................................... 50 圖 3-1 E 頻帶低雜訊放大器架構圖 .......................................................................... 54 圖 3-2 電晶體 DCIV 曲線圖 ...................................................................................... 55 圖 3-3. Gm & ID & NFmin 對VGS 電壓變化圖 ............................................................... 55. 圖 3-4 不同通道寬度下的 MAG 對頻率作圖 .......................................................... 56 圖 3-5 不同通道寬度下的 NFmin 對頻率作圖 ........................................................ 57 圖 3-6 不同指叉數下的 MAG 對頻率作圖 .............................................................. 58 圖 3-7 不同指叉數下的 NFmin 對頻率作圖 ............................................................ 58 圖 3-8 疊接組態放大器架構 ..................................................................................... 59 圖 3-9 疊接組態偏壓分析 ......................................................................................... 60 圖 3-10 不同指叉數下的 MAG 對頻率作圖 ............................................................ 61 圖 3-11 不同指叉數下的 NFmin 對頻率作圖 .......................................................... 61 圖 3-12 疊接組態電路圖 ........................................................................................... 62 圖 3-13 疊接組態放大器等效雜訊模型 ................................................................... 62 圖 3-14 疊接組態放大器與電感分析表示圖 ........................................................... 63 圖 3-15. 疊接組態放大器與電感分析雜訊指數示意圖........................................... 64. 圖 3-16 共源極組態輸出阻抗點與共閘極組態輸入阻抗點 Smith 圖 .................... 65 圖 3-17 疊接組態阻抗匹配網路圖 ........................................................................... 66 圖 3-18 共閘極組態使用匹配電感 ........................................................................... 67 圖 3-19 共閘極組態使用匹配電感之頻率分析圖 ................................................... 67 圖 3-20 三級串接低雜訊放大器 ............................................................................... 68 XIII.
(15) 圖 3-21 三級串接低雜訊放大器匹配網路設計 ....................................................... 70 圖 3-22 輸入雜訊匹配網路架構圖 ........................................................................... 71 圖 3-23 級間共軛匹配軌跡圖與電路圖 ................................................................... 72 圖 3-24 EM 模擬級間匹配之變壓器 3D 圖.............................................................. 72 圖 3-25 級間變壓器模擬的主線圈電感值與品質因素 ........................................... 73 圖 3-26 級間變壓器模擬的副線圈電感值與品質因素 ........................................... 73 圖 3-27 級間變壓器模擬的耦合係數 ....................................................................... 74 圖 3-28 級間變壓器模擬的效率 ............................................................................... 74 圖 3-29 級間共軛匹配軌跡圖與電路圖 ................................................................... 75 圖 3-30 EM 模擬級間匹配之變壓器 3D 圖.............................................................. 76 圖 3-31 級間變壓器模擬的主線圈電感值與品質因素 ........................................... 76 圖 3-32 級間變壓器模擬的副線圈電感值與品質因素 ........................................... 77 圖 3-33 級間變壓器模擬的耦合係數 ....................................................................... 77 圖 3-34 級間變壓器模擬的效率 ............................................................................... 78 圖 3-35 輸出共軛匹配電路圖 ................................................................................... 79 圖 3-36 EM 模擬輸出匹配之變壓器 3D 圖.............................................................. 79 圖 3-37 輸出變壓器模擬的主線圈電感值與品質因素 ........................................... 80 圖 3-38 輸出變壓器模擬的副線圈電感值與品質因素 ........................................... 80 圖 3-39 輸出變壓器模擬的耦合係數 ....................................................................... 81 圖 3-40 輸出變壓器模擬的效率 ............................................................................... 81 圖 3-41 E 頻帶低雜訊放大器整體電路架構圖 ........................................................ 82 圖 3-42 低雜訊放大器 S 參數模擬結果 ................................................................... 83 圖 3-43 低雜訊放大器雜訊指數模擬結果 ............................................................... 84 圖 3-44 低雜訊放大器在 75 GHz 的P1dB 模擬結果 .................................................. 84 圖 3-45 低雜訊放大器在 76 GHz 的P1dB 模擬結果 .................................................. 85 圖 3-46 穩定度模擬結果 ........................................................................................... 86 XIV.
(16) 圖 3-47 穩定圓模擬結果 ........................................................................................... 87 圖 3-48 E 頻帶低雜訊放大器晶片佈局圖 ................................................................ 87 圖 3-49 E 頻帶低雜訊放大器晶片微影圖 ................................................................ 88 圖 3-50 低雜訊放大器 S 參數量測結果 ................................................................... 89 圖 3-51 低雜訊放大器雜訊指數量測結果 ............................................................... 89 圖 3-52 低雜訊放大器在 67 GHz 的P1dB 量測結果 .................................................. 90 圖 3-53 低雜訊放大器在 66 GHz 的P1dB 量測結果 .................................................. 90 圖 3-54. 加入電感的完整電路圖 ............................................................................... 92. 圖 3-55. 修正後 S 參數比較 ...................................................................................... 92. 圖 4-1 混頻器之工作原理 ......................................................................................... 95 圖 4-2 隔離度示意圖.................................................................................................. 97 圖 4-3 線性度示意圖.................................................................................................. 98 圖 4-4 被動單平衡式二極體混頻器架構 ............................................................... 100 圖 4-5 被動雙平衡式二極體混頻器架構 ............................................................... 100 圖 4-6 被動電阻式環形混頻器架構 .......................................................................101 圖 4-7 主動單平衡式混頻器架構圖 .......................................................................102 圖 4-8 主動雙平衡式混頻器架構圖 .......................................................................103 圖 4-9 弱反轉環形混頻器架構圖 ...........................................................................105 圖 4-10 弱反轉區電流與電壓示意圖 .....................................................................106 圖 4-11 環形混頻器基本架構圖 ..............................................................................107 圖 4-12 不同電晶體尺寸的轉換增益對 LO 驅動功率作圖 ..................................108 圖 4-13 環形混頻器加上𝑉𝐺𝑆 偏壓 ............................................................................109 圖 4-14 不同 LO 驅動功率下轉換增益對𝑉𝐺𝑆 電壓的作圖 .................................... 110 圖 4-15 環形混頻器電流路徑示意圖 ..................................................................... 111 圖 4-16. Marchand Balun 基本架構圖 .................................................................... 112. 圖 4-17. Marchand Balun 的 EM 模擬 3D 圖 .......................................................... 113 XV.
(17) 圖 4-18. Marchand Balun 模擬的插入損耗 ............................................................. 113. 圖 4-19. Marchand Balun 模擬的相位差 ................................................................. 114. 圖 4-20 三種環形混頻器偏壓 ................................................................................. 115 圖 4-21 三種不同偏壓環形混頻器的轉換增益對 LO 功率作圖 .......................... 115 圖 4-22. X 頻帶環形混頻器整體電路架構圖 ......................................................... 116. 圖 4-23 混頻器轉換增益對 LO 功率作圖 .............................................................. 117 圖 4-24 混頻器 RF 頻寬模擬結果........................................................................... 118 圖 4-25 混頻器隔離度模擬結果 ............................................................................. 118 圖 4-26 混頻器線性度模擬結果 ............................................................................. 119 圖 4-27 混頻器器 IF 頻寬模擬結果 ........................................................................ 119 圖 4-28 X 頻帶環形混頻器晶片佈局圖..................................................................120 圖 4-29 X 頻帶環形混頻器晶片微影圖..................................................................121 圖 4-30 量測架設圖..................................................................................................122 圖 4-31 混頻器轉換增益對 LO 功率作圖 .............................................................. 123 圖 4-32 混頻器 RF 頻寬量測結果...........................................................................123 圖 4-33 混頻器線性度量測結果 .............................................................................124 圖 4-34 混頻器器 IF 頻寬量測結果 ........................................................................124 圖 4-35 混頻器隔離度量測結果 .............................................................................125. XVI.
(18) 表. 目. 錄. 表 1-1 X 頻帶低雜訊放大器比較表............................................................................ 4 表 1-2 E 頻帶低雜訊放大器比較表 ............................................................................ 5 表 1-3 混頻器比較表.................................................................................................... 6 表 2-1 系統雜訊指數考量 ......................................................................................... 23 表 2-2 X 頻帶低雜訊放大器元件參數...................................................................... 41 表 2-3 X 頻帶低雜訊放大器模擬與量測比較表 ..................................................... 49 表 2-4 低雜訊放大器比較表 ..................................................................................... 51 表 3-1 共閘極組態有無匹配電感比較表 ................................................................. 68 表 3-2 三級串接低雜訊放大器組合比較表 ............................................................. 69 表 3-3 E 頻帶低雜訊放大器元件參數 ...................................................................... 83 表 3-4 E 頻帶低雜訊放大器模擬與量測比較表 ...................................................... 91 表 3-5 低雜訊放大器比較表 ..................................................................................... 93 表 4-1 X 頻帶混頻器元件參數 ................................................................................ 117 表 4-2 X 頻帶混頻器模擬與量測比較表................................................................ 125 表 4-3 混頻器比較表................................................................................................ 126. XVII.
(19) XVIII.
(20) 第一章 緒論. 1.1 研究背景與動機 隨著科技的進步以及快速發展的無線通訊系統，各種無線通訊的電子產品也 越來越普及化，因此在射頻積體電路的設計上的需求越來越高，而在傳統上，射 頻積體電路往往是使用砷化鎵(GaAs)的製程，由於此製程的能達到非常不錯的電 路特性且操作頻率較高，然而此製程的成本較高，良率不佳，且不易於系統整合。 因此 CMOS 製程是未來的趨勢，這是由於 CMOS 製程在近幾年快速的發展，操 作頻率已經可以達到 100 GHz，且具有低功率消耗、低成本、高整合度的優勢。 然而，如何在低功率消耗下能有較佳的電路特性為 CMOS 射頻積體電路的一大挑 戰。因此，本論文所設計的射頻接收器前端電路皆採用 CMOS 製程來實現。 而在各個無線通訊的頻段中，本論文所設計主要頻段為 X 頻帶與 E 頻帶這兩 個頻段，接下來將針對這兩個頻段的應用作介紹。. 1.1.1. X 頻帶相關應用與介紹[1][2]. X 頻帶的頻率範圍為 8 ~ 12 GHz，主要是應用在衛星通訊系統，包括廣播衛 星、通訊衛星、氣象衛星等用途，而在此頻段的衛星接收器系統中，主要採用低 雜訊降頻器系統( low-noise block downconverter, LNB )，特別是在衛星電視的接收 器，由於衛星的頻寬資源有限，為了有效利用衛星的頻寬，因此衛星訊號採用極 化(polarization)的方式來發射訊號，極化波又分為垂直極化與水平極化，因此接 收器的天線需要兩種形式。接著，圖 1-1 為 LNB 系統接收器的基本主要架構，首 先會選擇天線要接收垂直或水平極化的 RF 訊號，RF 訊號頻率為 10.7 ~ 12.75 GHz， 經過 LNA 放大訊號後，接著是降頻器降頻成中頻訊號，LO 訊號分別為 9.75 GHz 1.
(21) 和 10.6 GHz，主要是將 RF 訊號分成 low-band 與 high-band，low-band 頻率為 10.7 GHz ~ 11.7 GHz，high-band 頻率為 11.7 GHz ~ 12.75 GHz。 Antenna. RF Band-Pass Filter. LNA. Down-Mixer. VCO. 圖 1-1. IF Band-Pass Filter. IF Amp. 9.6GHz or 10.75GHz. 低雜訊降頻器系統架構圖. 1.1.2 E 頻帶相關應用與介紹[3][4] E 頻帶在美國通訊協會( FCC )的規範中為 71 ~ 76 GHz 和 81 ~ 86 GHz，此頻 段 主 要 應 用 在 超 高 速 點 對 點 的 無 線 通 訊 (ultra-high capacity point-to-point communication)，由於行動裝置的普及化，傳輸速率的要求越來越高，3G 與 4G 行動裝置只能達到 14 Mbps 與 100 Mbps 的傳輸速率，隨著行動裝置的使用者以 及各種新的服務如視頻，網頁瀏覽，以及遊戲的大量增加，對於行動裝置要求達 到 Gbps 的傳輸速率，然而，傳統的無線通訊系統像是 2.4 GHz 系統只有 80 MHz 的頻寬，以及 5 GHz 系統只有 500 MHz 的頻寬，無法達到如此高容量、高速率 的無線傳輸。相對 E 頻帶的兩個頻段分別有 5 GHz 的頻寬，且在頻寬不擁擠的情 況下，因此能夠達到多 Gbps 的傳輸速率。接著，圖 1-2 為 E 頻帶收發器的架構， 上半部為接收器，下半部為發射器，RF 頻率為 71 ~ 76 GHz、81 ~ 86 GHz，LO 頻率為 11.8 ~ 14.4 GHz，N 為 6，IF 頻率為 0.1 ~ 10 GHz。. 2.
(22) Output IF LNA RF. xN. LO. xN. LO. Down-Mixer Up-Mixer RF PA. Input IF. 圖 1-2 E 頻帶收發機系統架構圖. 1.2 文獻探討. 1.2.1. X 頻帶低雜訊放大器. 在過去 X 頻帶低雜訊放大器的設計，使用砷化鎵(GaAs)的製程已經證明能達 到不錯的電路特性。近年來，180 nm CMOS 製程也有發表一些不錯的電路結果， 如表 1-1 所示。從文獻中可以發現 X 頻帶低雜訊放大器使用的架構大部分為兩級 串接組態或疊接組態，才能提供足夠的增益，雜訊指數方面大約為 3 dB ~ 5 dB。 而在文獻[5]使用基極偏壓(body bias)的方式能降低系統的直流偏壓，因此在功率 消耗方面只有 4 mW，文獻[8]使用 130 nm CMOS 製程，並用電容回授的技術， 量測增益有 20.5 dB，雜訊指數為 1.7 dB。因此，本次設計希望能在低功率消耗下 維持不錯的增益以及雜訊指數。 3.
(23) 表 1-1 Ref [5] [6] [7] [8] [9] [10]. Tech. 180nm CMOS 180nm CMOS 180nm CMOS 130nm CMOS. Freq. Gain. NF. Vdd. Pdc. Area. (GHz). (dB). (dB). (V). (mW). (𝐦𝐦𝟐 ). FOM. CS+CS. 10. 9.1. 5. 0.5. 4. N/A. 0.569. Cascode. 10. 11.25. 2.9. 1.6. 17.6. 0.481. 0.336. Cascode. 10.8. 9. 2.5. 1.6. 17.6. 0.462. 0.341. CS+Cascode. 9. 20.5. 1.7. 1.2. 27.6. 0.64. 1.061. 10. 10. 4.5. 1.8. 13.68. 0.8. 0.209. 11. 12. 3.3. 0.9. 10. 0.475. 0.522. Topology. 180nm. self-biased. CMOS. shunt-feedback. 180nm CMOS. X 頻帶低雜訊放大器比較表. CS+Cascode. FOM =. 𝐺𝑎𝑖𝑛 (𝑑𝐵) (𝑁𝐹 − 1)(𝑑𝐵) × 𝑃𝑑𝑐 (𝑚𝑊). (1.1). 1.2.2 E 頻帶低雜訊放大器 接著為 E 頻帶低雜訊放大器，如表 1-2 所示，而在文獻中此頻段的低雜訊放 大器使用的 CMOS 製程為 90 nm 或者是 130 nm。而在架構的選擇上大部分採用 3 ~ 4 級的共源極組態或疊接組態串接，因此在增益、雜訊指數、功率消耗的取捨 非常重要，疊接組態有較大的增益，相對雜訊指數與功率消耗也非常大。文獻[13] 使用三級共源極組態串接，能有較低的雜訊指數 5.1 dB 與功率消耗 5.4 mW，文 獻[14]中使用三級疊接組態串接，因此在增益方面可以達到 20 dB。而本次設計希 望能在多級串接架構的組合上加以選擇與分析，以便能達到系統增益與雜訊指數， 又不會消耗太多的功率。. 4.
(24) 表 1-2 E 頻帶低雜訊放大器比較表 Ref [11]. [12]. [13] [14] [15]. [16] [17] [18] [19] [20]. Freq. Gain. NF. Vdd. Pdc. Area. (GHz). (dB). (dB). (V). (mW). (mm2 ). FOM. 51-65. 12. 8.8. 1.5. 54. 1.3. 0.398. 72-80. 15. 7.3. 1.8. 36. N/A. 0.53. 65-72. 10.9. 5.1. 0.8. 5.4. 0.38. 3.45. 65-80. 20. 6.9. 1.2. 36. N/A. 1.41. 4 stage. 73-78. 18.5. 6.7. CMOS. CS. 74-80. 15. 6.9. 130nm. 4 stage. CMOS. Cascode. 71-80. 7. N/A. 1.8. 59. 0.41. N/A. 90nm. 3 stage. CMOS. Cascode. 86-108. 17.4. N/A. 2.5. 54. 0.42. N/A. 90nm. 3 stage. CMOS. CS. 72-84. 13±1.5. 6.2. 1.1. 21.1. 0.59. 0.8. 65nm. 3 stage. CMOS. CS. 57-66. 23. 4. 1.25. 8. 0.05. 8.625. 65nm. 5 stage. CMOS. CS. 76-77. 11. 7.8. 1.2. 25.8. 0.3. 0.19. 53.4-67.5. 20.6. 5.4. 1.2. 33.6. 1.70. 1.964. 56.5-68.7. 18. 4. 1.2. 28.8. 0.539. 2.54. 54-65. 20. 6.9. 2.4. 67.2. 0.38. 0.555. 54-62. 13. 6.3. 0.7. 4.9. 0.351. 4. Tech.. Topology. 130nm. 3 stage. CMOS. Cascode. 130nm. 2 stage. CMOS. Cascode. 130nm. 3 stage. CMOS. CS. 90nm. 3 stage. CMOS. Cascode. 130nm. 1.2. 60 30. N/A. 0.27 0.51. 3 stage Cascode [21]. 65nm. (TL-based). CMOS. 3 stage Cascode (SP-based). [22] [23]. 130nm. 3 stage. CMOS. Cascode. 90nm. 3 stage. CMOS. CS. FOM =. 𝐺𝑎𝑖𝑛 (𝑑𝐵) × 𝐵𝑊(𝐺𝐻𝑧) (𝑁𝐹 − 1)(𝑑𝐵) × 𝑃𝑑𝑐 (𝑚𝑊) 5. (1.2).
(25) 1.2.3. X 頻帶混頻器. 最後為 X 頻帶混頻器，如表 1-3 所示，因為本次設計為主動式混頻器，因此 在文獻的比較主要為主動式混頻器，而由文獻中可以發現主動式混頻器在架構大 部分都是選擇雙平衡式混頻器(Gilbert-Cell)，也是目前主動式混頻器最常使用的 架構，在頻寬、轉換增益的需求各有不同，在文獻中 LO 功率大約為 0 dBm ~ 10 dBm，功率消耗則是雙平衡式混頻器的最大缺點。文獻[24]使用 Folded-Mirror 架 構，量測 LO 功率為-3 dBm，功率消耗相較於傳統雙平衡式混頻器降低不少，而 文獻[26][28]都是使用 Bulk-pumped 雙平衡式混頻器，功率消耗能在更進一步降低， 卻需要較大的 LO 功率。因此本次設計的混頻器希望以功率消耗與 LO 功率為主 要的考量，並能維持不錯的轉換增益。. 表 1-3. Ref. [24] [25] [26] [27] [28] [29] [30]. Tech.. Topology. 130nm. Gilbert-Cell. CMOS. +buffer. 180nm CMOS. Folded-Mirror. 180nm. Gilbert-Cell. CMOS. +buffer. 130nm. Bulk-pumped. CMOS. Gilbert-Cell. 180nm. Folded. CMOS. Gilbert-Cell. 90nm. Bulk-pumped. CMOS. Gilbert-Cell. 180nm. Gilbert-Cell. CMOS. +buffer. 混頻器比較表 Conversion. LO. Gain. Power. (dB). (dB). 10. 8~12. 6-10. 100~2000. 0.3-25. RF Freq. IF Freq. Pdc. Area. (GHz). (MHz). (mW). (mm2 ). 9-50. 5. 97. 0.25. -3~0.4. -3. 21. 1.1766. 10. 11. -1. 157. 0.8. 10-35. 100. 1~-3. 13. 6. 0.24. 0.2-16. 528. 5.3. -2. 15. 0.442. 4-20. 150. 3.2. 9. 1.8. 0.23. 18. 1000. 11.676. N/A. 54. 0.6478. 6.
(26) 1.3 研究成果 本論文針對 X 頻帶與 E 頻帶之射頻接收器前端電路做研究，其所有電路已完 成所有模擬並由量測結果得到驗證。本論文完成之電路包括:X 頻帶兩級串接低雜 訊放大器、E 頻帶三級串接低雜訊放大器和 X 頻帶弱反轉區環形混頻器。第一顆 電路採用源極退化電感來達到雜訊匹配，並使用變壓器取代三個電感的匹配方式 減少面積的使用，量測結果在 11 GHz 下小訊號增益 13.4 dB 以及雜訊指數 3.4 dB。 第二顆電路一樣採用變壓器的匹配方式減少面積的使用，而且在疊接組態中串聯 電感減少疊接組態雜訊指數，量測結果在 67 GHz 有小訊號增益 21.2 dB，雜訊指 數 8.8 dB。第三顆電路將電晶體偏壓在弱反轉區實現了一個低功率消耗與低 LO 驅動功率能達到不錯的轉換增益，量測結果在 LO 功率為-8 dBm 達到飽和的轉換 增益 1.75 dB，功率消耗為 2 mW。. 1.4 論文架構 本論文總共分成五個章節，針對射頻接收器前端電路進行電路晶片設計與實 現，包含低雜訊放大器與混頻器，晶片使用 TSMC 180 nm 與 90 nm CMOS 製程， 並透過國家晶片中心(CIC)協助所有晶片的下線。 本論文第一章為緒論，介紹一些相關研究背景與動機。第二章到第四章為本 論文三個電路設計與實現，第二章為 X 頻帶低雜訊放大器的設計，從低雜訊放大 器的原理、設計考量參數、設計流程，到模擬與量測結果作完整分析，第三章為 E 頻帶低雜訊放大器的設計、模擬與量測，第四章為 X 頻帶混頻器的設計，包含 混頻器常用的架構介紹，並選擇本次架構完成模擬與量測結果分析比較。最後第 五章為結論，探討本論文三顆電路的量測結果，並對此三顆電路做一個總結。. 7.
(27) 8.
(28) 第二章 X 頻帶低雜訊放大器. 本章將介紹應用於 X 頻帶之低雜訊放大器，本晶片使用標準 TSMC 180 nm CMOS 製程模擬驗證並實現，採用兩級串接共源極組態，並使用級間變壓器匹配 網路達到低電壓、低雜訊、低功率消耗，並維持不錯的增益表現，供應電壓為 1.0 V，晶片面積為0.44 mm2 。. 2.1 簡介 隨著科技的進步，越來越多重要的應用在 X 頻帶，如衛星通訊、廣播衛星、 雷達方面的應用，在這些應用中考量到系統靈敏度，都需要低雜訊的接收器，而 在接收器中的低雜訊放大器為一個非常重要與關鍵的電路，如圖 2-1 所示。 Antenna RF RF Band-Pass Filter. IF. LNA. Down-Mixer. IF Band-Pass Filter. IF Amp Data Out. LO. PLL. VCO. 圖 2-1. 接收機系統架構圖. 9. Reference Frequency.
(29) 低雜訊放大器的功能為提供足夠的增益來放大天線接收進來微弱的射頻訊 號，並且同時能抑制後級電路產生的雜訊對整體系統雜訊指數的影響，除此之外， 最小化低雜訊放大器電路本身的雜訊，可以減少對系統整體的訊雜比(signal to noise ratio, SNR)的影響，進而使訊號不發生失真的現象，讓接收進來的訊號能被 後級電路正確的解調變出來。 因此，在設計低雜訊放大器的時候，需要有精準的電晶體小訊號模型與雜訊 模型，由於電晶體的雜訊是整體電路雜訊的來源，而電晶體內部的雜訊會干擾射 頻訊號，容易造成訊號失真，且讓後級電路無法將訊號解調變出來，因此準確的 電晶體小訊號模型與雜訊模型是非常重要的，如圖 2-2 所示。 Source. Gate. Ls. LG. Drain LD. L W. RG Cgso Rs. Cgs. Cgdo. Ids. RD. Csb. Cdb Rsb. P-sub. Rdb Rbb. 圖 2-2 NMOS 電晶體寄生模型示意圖[11]. 2.2 電晶體雜訊來源[31][32][33] 由前一小節可知電晶體的雜訊是電路整體雜訊的來源，而電晶體雜訊的來源 是由 H. Nyquist 以及 W. Schottky 發表了一系列的論文才被證實出來，並解釋雜訊 10.
(30) 的產生為布朗運動(Brownian motion)的所造成的結果，在這之前，雜訊的來源一 直沒有任何定論。然而，電晶體在小訊號的操作情況下，容易受到雜訊的影響， 一般來說，電晶體雜訊大概分為通道熱雜訊(channel thermal noise)、分散閘極電 阻雜訊(distributed gate resistance noise)、和閃爍雜訊(flicker noise)，接著將針對這 三種雜訊做討論。. 2.2.1 通道熱雜訊(channel thermal noise) 電晶體的通道熱雜訊的是由於電晶體通道內的電子擾動所產生出來，因為通 道內電子受熱激發後而隨機運動，使電晶體產生了隨機電壓與電流變化，而電壓 與電流變化產生熱雜訊，接著定義出有效雜訊功率，如式(2.1) 𝑃𝑎𝑣 = 𝑘𝑇∆𝑓. (2.1). 其中 k 為波茲曼常數，其值為1.38 × 10−23 (J/K)，T 為絕對溫度，∆𝑓是單位為 Hz 的雜訊頻寬。由式(2-1)得知，當導體溫度提升，有效雜訊功率也會隨之增加。 在電路中分析熱雜訊的影響，會將熱雜訊等效成一個並聯雜訊電流源，且必 須將電晶體假設為沒有任何雜訊的理想狀態，如圖 2-3，其雜訊功率為式(2.2): 𝐼𝑛 2 (𝑓) = 4𝑘𝑇𝛾𝑔𝑚. (2.2). 其中 k 為波茲曼常數，其值為1.38 × 10−23 (J/K)，T 為絕對溫度，𝑔𝑚 為零偏壓時 的汲極轉導值，在短通道效應下，𝛾值大於 1，對於長通道而言，𝛾值為 2/3。. 圖 2-3. 電晶體通道熱雜訊模型. 11.
(31) 2.2.2 分散閘極電阻雜訊(distributed gate resistance noise) 如圖 2-4 所示，由於在 CMOS 電晶體製程中，多晶矽層(poly layer)被使用在 閘極(Gate)佈局上，因此在閘極上會產生多晶矽電阻，其電阻值為: 𝑅𝑔 = 𝑅ℎ. 𝑊 3𝑛2 𝐿. (2.3). 其中𝑅ℎ 為多晶矽片電阻，n 為電晶體的指叉數，W 與 L 分別為電晶體的寬度與長 度。而由閘極分佈電阻所提供的雜訊輸出為式(2.4) 𝑉𝑛,𝑜𝑢𝑡 2 = 4𝑘𝑇. 𝑅𝑔 (𝑔 𝑟 )2 3 𝑚𝑜. (2.4). 由式(2.3)與(2.4)可知，如果要達到低雜訊的電路設計，在相同的電晶體尺寸 下用較大的指叉數，降低通道寬度，可以達到更小的等效閘極電阻𝑅𝑔，進而降低 電阻所產生的雜訊，而電阻產生的雜訊為熱雜訊的一種。. S o u r c e. D r a i n. S o u r c e. D r a i n. S o u r c e. D r a i n. Gate resistance. Drain. Rg Gate. Source 圖 2-4 CMOS 電晶體閘極電阻示意圖. 2.2.3 閃爍雜訊(filcker noise) 如圖 2-5 所示，閃爍雜訊為 CMOS 電晶體操作在低頻時的主要雜訊來源，而 閃爍雜訊主要是發生在 CMOS 電晶體的閘極氧化層與矽基板接面之間，由於矽晶 體與此介面接面處會產生不連續斷鍵，當電流經過時，會隨機被捕捉與釋放，導 12.
(32) 致電晶體汲極電流抖動而產生閃爍雜訊。由於此雜訊的功率頻譜密度與 1/f 成正 比，又稱為 1/f 雜訊，而當頻率大於某特定頻率時，閃爍雜訊會甚小於熱雜訊的 貢獻，此時電晶體的主要雜訊即為熱雜訊。如式(2.5)，閃爍雜訊可以表示為一個 與電晶體閘極串接的電壓雜訊源: 𝑉𝑛 2 =. 𝐾 1 𝐶𝑜𝑥 𝑊𝐿 𝑓. (2.5). 其中 K 為與製程相關參數。. flicker noise thermal noise. log fc 圖 2-5. log f. 閃爍雜訊示意圖. 2.3 低雜訊放大器設計參數簡介[34][35] 介紹完電晶體的雜訊來源後，以下將介紹低雜訊號要考量的一些參數，包括 雜訊指數、增益、線性度以及穩定度。. 2.3.1 雜訊指數 要知道放大器的雜訊指數(Noise Figure，NF)，首先必須瞭解雜訊因子(Noise Factor，F)，而雜訊因子的定義為:輸入端訊號的訊雜比除以輸出端信號的訊雜比， 由式 2.6 得知 𝐹=. 𝑆𝑁𝑅𝑖𝑛 𝑆𝑖𝑛 /𝑁𝑖𝑛 𝑆𝑖𝑛 /𝑁𝑖𝑛 𝑁𝑎 = = =1+ 𝑆𝑁𝑅𝑜𝑢𝑡 𝑆𝑜𝑢𝑡 /𝑁𝑜𝑢𝑡 𝐺𝑆𝑖𝑛 /(𝐺𝑁𝑖𝑛 + 𝑁𝑎 ) 𝐺𝑁𝑖𝑛 13. (2.6).
(33) 其中𝑆𝑖 為輸入訊號功率，𝑁𝑖 為輸入雜訊功率，𝑆𝑜 為輸出訊號功率，𝑁𝑜 為輸出雜訊 功率，G 為放大器增益，𝑁𝑎 為放大器內部之雜訊功率。. G1. G2. Gn Nout. Nin. Na1. Nan. Na2 圖 2-6. 多級串接放大器示意圖. 圖 2-6 為多級放大器串接之架構圖，由圖 2-6 分析兩級串接放大器的雜訊因 子，式(2.8)為兩級放大器的整體雜訊因子: 𝑁2 = 𝐺2 (𝐺1 𝑁𝑖𝑛 + 𝑁𝑎1 ) + 𝑁𝑎2 𝐹=. 𝑁2 𝑁𝑎1 𝑁𝑎2 𝐹2 − 1 =1+ + = 𝐹1 + 𝑁𝑖𝑛 𝐺1 𝐺2 𝑁𝑖𝑛 𝐺1 𝑁𝑖𝑛 𝐺1 𝐺2 𝐺1. (2.7) (2.8). 其中. 𝐹1 = 1 + 𝐹2 = 1 +. 𝑁𝑎1 𝑁𝑖𝑛 𝐺1 𝑁𝑎2 𝑁𝑖𝑛 𝐺2. 為第一級放大器的雜訊因子 為第二級放大器的雜訊因子. 接著我們可以利用兩級串接放大器的雜訊指數結果，歸納出多級放大器的整 體雜訊因子。n 級放大器串接的整體雜訊因子如式(2.9)，又稱為 Friis formula，而 雜訊指數的定義如式 2.10 所示。 𝐹 = 𝐹1 +. 𝐹2 − 1 𝐹3 − 1 𝐹𝑛 − 1 + + ⋯+ 𝐺1 𝐺1 𝐺2 𝐺1 𝐺2 ⋯ 𝐺𝑛−1 𝑁𝐹 = 10 log 𝐹. 其中 F 為雜訊因子(Noise Factor)。. 14. (2.9) (2.10).
(34) 2.3.2 增益 ΓS Γin. Input Matching Network. Γout ΓL. Output Matching Network. Two-Port Network. PAVS. Pin 圖 2-7. PAVN. PL. 雙埠網路實際功率示意圖. 低雜訊放大器設計中增益為一重要參數考量，如果低雜訊放大器增益不足， 就無法抑制後級電路的雜訊，會造成系統整體雜訊指數過大，使訊號失真。而對 增益影響最大的就是匹配網路的設計，由於在射頻放大器中訊號的反射會影響到 放大器的增益表現，反射訊號的產生是因為阻抗不匹配所造成，因此會設計匹配 網路來達到阻抗匹配，讓放大器能達到最佳的增益表現。接著如圖 2-7 所示，在 射頻放大器的設計中，有以下三種增益的表達方式，分別為 Transducer power gain (𝐺𝑇 )、operating power gain (𝐺𝑃 )、available power gain (𝐺𝐴 )。 𝑃𝐿 1 − |Γ𝑠 |2 1 − |Γ𝐿 |2 2 = = |𝑆 | 𝑃𝐴𝑉𝑆 |1 − Γ𝑖𝑛 Γ𝑠 |2 21 |1 − S22 Γ𝐿 |2. (2.11). 𝑃𝐿 1 1 − |𝛤𝐿 |2 2 = |𝑆 | 𝑃𝑖𝑛 |1 − Γ𝑖𝑛 |2 21 |1 − 𝑆22 𝛤𝐿 |2. (2.12). 𝑃𝐴𝑉𝑁 1 − |𝛤𝑠 |2 1 2 𝐺𝐴 = = = |𝑆 | 𝑃𝐴𝑉𝑆 |1 − 𝑆11 𝛤𝑠 |2 21 |1 − 𝛤𝑂𝑈𝑇 |2 訊號源的功率. (2.13). 𝐺𝑇 =. 𝐺𝑃 =. 傳送到負載的功率 訊號源的功率 傳送到負載的功率 輸入網路的功率. =. 輸入網路的功率. 15.
(35) 其中Γ𝑖𝑛 與Γ𝑜𝑢𝑡 為雙埠網路的輸入反射係數與輸出反射係數，如式(2.14)。而電晶體 為雙向性元件，𝑆12 ≠ 0，因此輸入與輸出反射係數會受到輸出與輸入匹配網路互 相影響。若為單向性元件，則𝑆12 = 0，因此輸入反射係數Γ𝑖𝑛 = 𝑆11 ，輸出反射係 數Γ𝑜𝑢𝑡 = 𝑆22 。 Γ𝑖𝑛 = 𝑆11 +. 𝑆12 𝑆21 Γ𝐿 𝑆12 𝑆21 Γ𝑆 ，Γ𝑜𝑢𝑡 = 𝑆22 + 1 − 𝑆22 Γ𝐿 1 − 𝑆11 Γ𝑆. (2.14). 2.3.3 線性度 1-dB 增益壓縮點( 1-dB Compression Point ) 在一個線性系統中，輸入訊號的功率與輸出訊號的功率為線性增加，也就是 增益為一定值。由於放大器為非線性元件，雖然放大器在小訊號操作下增益為線 性的，但是隨著輸入訊號功率的增加，輸出訊號功率不會線性的增加而會趨於飽 和，相對放大器的增益會被壓縮。因此並須定義出放大器的線性工作範圍，當放 大器輸入訊號的功率增加到使放大器的增益比線性增益小 1 dB 時，此點稱為 1-dB 增益壓縮點(1-dB compression point)，而此時的輸入功率為𝐼𝑃1𝑑𝐵 ，輸出功率則為. Output Power (dBm). 𝑂𝑃1𝑑𝐵 。如圖 2-8 所示:. OP1dB. 1dB 1dB. Gain. Pout. Noise Floor IP1dB. Input Power (dBm). 圖 2-8 1-dB 增益壓縮點 16.
(36) 三階交互調變失真( Third Order Intermodulation Distortion ) 當輸入兩個單頻訊號𝜔1 與𝜔2 時，由於放大器的非線性效應，輸出訊號會產生 高次諧波項，而非線性元件的輸出訊號與輸入訊號的關係可以用泰勒展開式化簡 為式(2.15)， 𝑣𝑜 (t) ≈ 𝛼0 + 𝛼1 v(t) + 𝛼2 𝑣 2 (𝑡 ) + 𝛼3 𝑣 3 (𝑡 ). (2.15). 其中𝛼𝑖 為各階的冪次係數。接著輸入的兩個單頻訊號為式(2.16) 𝑣 (t) = 𝐴1 cos(𝜔1 t) + 𝐴2 cos(𝜔2 t). (2.16). 將式(2.16)帶入式(2.15)可得式(2.17) 𝑣𝑜 (t) = 𝛼0 + [𝛼1 𝐴1 cos(𝜔1 t) + 𝐴2 cos(𝜔2 t)] + [𝛼2 𝐴1 𝐴2 cos(𝜔1 + 𝜔2 ) t + 𝛼2 𝐴1 𝐴2 cos(𝜔1 − 𝜔2 )𝑡 ] + 3𝛼3 𝐴1 3 3𝛼3 𝐴1 𝐴2 2 ( ) cos(𝜔1 t) + + 4 2 (2.17). 3𝛼3 𝐴2 3 3𝛼3 𝐴2 𝐴1 2 ( ) cos(𝜔2 t) + + 4 2 3𝛼3 𝐴1 2 𝐴2 [cos(2𝜔1 + 𝜔2 ) t + cos(2𝜔1 − 𝜔2 ) t] + 4 3𝛼3 𝐴2 2 𝐴1 [cos(2𝜔2 + 𝜔1 ) t + cos(2𝜔2 − 𝜔1 ) t] 4. 由上式可知，放大器的輸出訊號會產生非常多的高次諧波項。如圖 2-9 所示， 𝜔1 = 2𝜋𝑓1 、𝜔2 = 2𝜋𝑓2 ，𝜔1 ± 𝜔2 稱為交互調變項，而2𝜔1 ± 𝜔2 、2𝜔2 ± 𝜔1 則為 三階交互調變項。接著，由頻譜可以得知，三階調變項的訊號非常接近主訊號𝜔1 與 𝜔2 ，不容易用濾波器濾除，因此會對主頻訊號造成干擾，造成訊號的失真。. 17.
(37) f1. Nonlinear component. f2. 圖 2-9. f2-f1. 2f1-f2 f1. f2 2f2-f1. f2+f1. 輸入與輸出頻譜圖. 圖 2-10 為主頻訊號與三階交互調變訊號的輸入功率與輸出功率的作圖，主頻 訊號的輸入與輸出功率的曲線斜率為 1，而三階調變訊號的輸入與輸出功率的曲 線斜率為 3，將這兩條曲線線性延伸，最後兩條線的交點為三階截斷點( 𝐼𝑃3 )，此 時的輸入功率為𝐼𝐼𝑃3 ，輸出功率為𝑂𝐼𝑃3 。通常𝐼𝑃3 的功率比𝑃1𝑑𝐵 大 10 dB 左右，如 式(2-18). Output Power (dBm). 𝐼𝑃3 (dBm) = 𝑃1𝑑𝐵 (𝑑𝐵𝑚) + 10𝑑𝐵𝑚. OIP3 Fundamental output Third-order output. IIP3. Noise Floor. Input Power (dBm) 圖 2-10. 三階交互調變點. 18. (2.18).
(38) 2.3.4 穩定度[34] ΓS Γin. Input Matching Network. Γout ΓL. Output Matching Network. Two-Port Network. Zin. Zout. 圖 2-11. 雙埠網路示意圖. 在放大器的設計中穩定度是非常重要的參數考量，如果放大器在不穩定的狀 態下， 電路的特性將會大幅的降低，且可能產生不想要的振盪訊號源在系統中。 而在一個雙埠網路中，要判斷系統是否穩定由以下四個公式所決定 |Γ𝑆 | < 1. (2.19). |Γ𝐿 | < 1. (2.20). 𝑆12 𝑆21 Γ𝐿 | 1 − 𝑆22 Γ𝐿 𝑆12 𝑆21 Γ𝑆 |Γ𝑜𝑢𝑡 | = |𝑆22 + | 1 − 𝑆11 Γ𝑆 |Γ𝑖𝑛 | = |𝑆11 +. (2.21) (2.22). 其中ΓS 為訊號源端反射係數，ΓL 為負載端反射係數，Γin 為輸入端反射係數， Γout 為輸出端反射係數，如圖 2-11 所示。由於放大器的匹配網路設計都是採用被 動元件，因此|Γ𝑆 |與|Γ𝐿 |都會小於 1，穩定度的判斷就取決於|Γ𝑖𝑛 |與|Γ𝑜𝑢𝑡 |。因此定 義出系統穩定的條件如下: 當|Γ𝑖𝑛 | < 1與|Γ𝑜𝑢𝑡 | < 1，雙埠網路為無條件穩定(unconditionally stable) 當|Γ𝑖𝑛 | > 1或|Γ𝑜𝑢𝑡 | > 1，雙埠網路為潛在不穩定(potentially stable) 19.
(39) 接著從 Smith Chart 上來分析穩定條件，首先，假設|Γ𝑖𝑛 | = 1與|Γ𝑜𝑢𝑡 | = 1時， 可以分別找出|Γ𝐿 |與|Γ𝑆 |的值，其值在 Smith Chart 上為一個圓方程式，稱為穩定圓， 方程式如式 2-23 與式 2-24 所示。 (S22 − ∆S11 ∗ )∗ S12 S21 |ΓL − |=| | 2 2 |S22 | − |∆| |S22 |2 − |∆|2 (S11 − ∆S22 ∗ )∗ S12 S21 |ΓS − |=| | 2 2 |S11 | − |∆| |S11 |2 − |∆|2. (2.23) (2.24). 其中∆= S11 S22 − S12 S21. 由上面兩式可知在兩個圓的圓心與半徑值如下，並將輸入與輸出穩定圓畫於 史密斯圖上，如圖 2-12 所示。 |Γ𝑖𝑛 | = 1之輸出穩定圓(ΓL 值)為: S12 S21 | |S22 |2 − |∆|2 (S22 − ∆S11 ∗ )∗ 圓心 ∶ 𝐶𝐿 = |S22 |2 − |∆|2 半徑 ∶ 𝑟𝐿 = |. (2.25) (2.26). |Γ𝑜𝑢𝑡 | = 1之輸入穩定圓(ΓS 值)為: S12 S21 | |S11 |2 − |∆|2 (S11 − ∆S22 ∗ )∗ 圓心 ∶ 𝐶𝐿 = |S11 |2 − |∆|2 半徑 ∶ 𝑟𝐿 = |. 20. (2.27) (2.28).
(40) |Γout| = 1. |Γin| = 1. rS. rL ΓL plane. 圖 2-12. ΓS plane. CS. CL. 穩定圓示意圖. 接著必須判斷穩定區域，假設𝑍𝐿 = 𝑍0 時，則ΓL =0，而|Γin | = |S11 |。當S11 < 1時， 則Γin < 1，而由圖 2-12 左圖可知ΓL = 0位於史密斯圖的圓心，及代表一穩定工作 點，反之若S11 > 1，則代表史密斯圖的圓心為一不穩定的工作點，因此將上述兩 種情形於史密斯圖畫出穩定工作區域的ΓL 值，如圖 2-13 所示。相對利用同樣方法 畫出穩定工作區域的ΓS 值，如圖 2-14 所示。 |Γin| = 1 |Γin| > 1 ΓL plane. |Γin| < 1. rL CL. |Γin| > 1. |Γin| < 1. |S11| < 1. 圖 2-13. |S11| > 1. 輸出穩定圓穩定區域示意圖 21.
(41) |Γout| = 1 |Γout| < 1. |Γout| > 1. rS. ΓS plane. CS. |Γout| > 1. |Γout| < 1. |S22| < 1. |S22| > 1. 圖 2-14. 輸入穩定圓穩定區域示意圖. 在任何被動的訊號源或被動的負載都必須產生一個穩定條件，由圖 2-13 與圖 2-14 可知，在|S11 | < 1與|S22 | < 1的情況下，要獲得無條件穩定須使穩定圓落於 史密斯圖之外，因此如下面兩式所示: ||CL | − rL | > 1 for|S11 | < 1. (2.29). ||CS | − rS | > 1 for|S22 | < 1. (2.30). 而 當 |S11 | > 1 與 |S22 | > 1 ， ΓL =0 與 ΓS =0 的 情 況 下 都 會 造 成 |Γin | > 1 與 |Γout | > 1，因此無條件穩定的條件不可能成立。接著將式(2.19)到式(2.22)化簡成 式(2-31)與式(2-32) k=. 1 − |𝑆11 |2 − |𝑆22 |2 + |∆|2 >1 2|𝑆12 𝑆21 |. |∆| = |𝑆11 𝑆22 − 𝑆12 𝑆21 | < 1. (2.31) (2.32). 其中 k 為穩定係數，𝑆11 、𝑆22 、𝑆21 、𝑆12 為 two-port 網路的 S 參數，當這兩項參數 同時成立時，可說放大器為無條件穩定。 22.
(42) 2.4. X 頻帶低雜訊放大器設計. 2.4.1 架構選擇 表 2-1. 系統雜訊指數考量. LNA. LNA. Mixer. System (LNA+Mixer). Gain. Noise Figure. Noise Figure. Noise Figure. (dB). (dB). (dB). (dB). 10. 3. 10. 4.61. 15. 3. 10. 3.58. 20. 3. 10. 3.19. 25. 3. 10. 3.06. 首先，在低雜訊放大器的架構選擇上必須考量到接收器系統的規格，包含增 益、雜訊指數、功率消耗、靈敏度(sensitivity)等等，並從中選擇出最適合系統所 需的低雜訊放大器。而本次設計希望系統能在低功率消耗下有不錯的雜訊指數表 現，接著從式(2.9)來分析系統的雜訊指數以及低雜訊放大器所需的增益，本次考 量低雜訊放大器與混頻器串接的系統，如表 2-1 所示，文獻中 12 GHz 低雜訊放 大器的雜訊指數大約為 3 dB 左右，一般被動式混頻器的雜訊指數大約為 10 dB 左 右，我們將低雜訊放大器的增益假設為 10、15、20、25 dB 的情況下來進行分析， 由表中可以明顯看出當低雜訊放大器的增益越大，系統的雜訊指數越低，當增益 為 20 dB 以上時，系統雜訊指數幾乎等於低雜訊放大器的雜訊指數，在增益、功 率消耗與雜訊指數的交互考量後，選擇本次設計低雜訊放大器的增益為 15 dB。. 23.
(43) 在知道低雜訊放大器所需的增益後，接著選擇低雜訊放大器的架構，傳統上， 低雜訊放大器最常使用的架構為共源極組態與疊接組態，圖 2-15 為共源極組態與 疊接組態的最大可用增益與最小雜訊指數的比較，雖然疊接組態的最大可用增益 在 10 GHz 約為 20 dB 明顯大於共源極組態的 11.5 dB，但是疊接組態的直流供應 電壓為為共源極組態的兩倍，功率消耗也為兩倍，且疊接組態的最小雜訊指數比 共源極組態多了 0.3 dB 左右。由於此次設計要求低功率消耗、低電壓、低雜訊指 數的應用，因此不選擇疊接組態，而選擇共源極組態作為此低雜訊放大器之設計。 而為了提供低雜訊放大器在 X 頻帶的增益有 15 dB，因此採用兩級串接共源極組 態作為低雜訊放大器之架構，如圖 2-16 所示。 30. MaxGain of CS NFmin of CS MaxGain of Cascode NFmin of Cascode. 20. 15. . MaxGain (dB) & NFmin (dB). 25. 10. 5. 0 0. 10. 20. 30. 40. 50. 60. 70. Frequency (GHz). 圖 2-15. 共源極組態與疊接組態最大可用增益與最小雜訊指數比較. 24.
(44) RFout. RFin. VDD. VDD. VG. VG. 圖 2-16. X 頻帶低雜訊放大器架構圖. 圖 2-16 為本章節低雜訊放大器完整架構，第一級輸入採用一個串聯電感和源 極退化電感來達成輸入雜訊匹配以及共軛匹配。第一級與第二級的級間匹配採用 180° 變壓器(transformer)來完成共軛匹配(conjugate match)。第二級輸出採用180° 變壓器來完成輸出共軛匹配。接著將針對本次低雜訊放大器設計的偏壓與電晶體 尺寸進行分析。. 2.4.2 共源極組態電晶體偏壓及尺寸分析與選擇 電晶體偏壓選擇為設計放大器首要步驟，而共源極組態的VDD 在 0.18 μm CMOS 製程下最大為 1.8 V，而閘極偏壓(VG )為主要選擇的偏壓，VG 的選擇會影響 電晶體的轉導值(g m )、汲極電流(ID )和雜訊指數(NF)，VG 越大，電流越大，功率 消耗也越大，根據系統需求，需要在這三種參數之間做取捨。 圖 2-17 為電晶體的 DC-IV 曲線圖，圖 2-18 為VDD 分別在 1.8 V、1.0 V 和 0.6 V 下時電晶體轉導值(g m )、汲極電流(ID )和最小雜訊指數(NFmin )對VGS 的模擬圖， 由圖可知VGS 在 0.8 V、0.9 V 時g m 接近飽和，之後隨著VGS 增加，最小雜訊指數 (NFmin )及汲極電流(ID )也隨之增加，功率消耗則是隨著電流增加而增加，因此VGS 25.
(45) 大於 0.9 V 皆不考慮，而當VGS 為 0.7 V 時能達到最小的雜訊指數NFmin，考量到此 次設計為低雜訊的應用，所以最後選擇VGS 為 0.7 V 作為此電晶體的偏壓。接者比 較VDD 分別在 1.8 V、1.0 V 和 0.6 V 的特性，當VDD 越小時，雜訊指數隨之增加， 功率消耗也越小，考量到同時有不錯的雜訊指數及較低的功率消耗，最後選擇VDD 為 1.0 V。 0.0012. VGS=0.5V VGS=0.6V VGS=0.7V VGS=0.8V VGS=0.9V VGS=1.0V VGS=1.1V VGS=1.2V VGS=1.3V VGS=1.4V VGS=1.5V VGS=1.6V VGS=1.7V VGS=1.8V. 0.0010. 0.0006. . ID (A). 0.0008. 0.0004. 0.0002. 0.0000 0.0. 0.6. 1.2. 1.8. 2.4. 3.0. VDS (V). 圖 2-17. 電晶體 DCIV 曲線圖. 26. 3.6.
(46) 0.0010. 2.0. 0.0009. 1.8. 0.0008 1.6. 0.0006. 1.4. 0.0005 1.2. 0.0004 Gm, VDD=0.6V Gm, VDD=1.0V Gm, VDD=1.8V ID, VDD=0.6V ID, VDD=1.0V ID, VDD=1.8V NFmin, VDD=0.6V NFmin, VDD=1.0V NFmin, VDD=1.8V. 0.0003 0.0002 0.0001. NFmin (dB). ID (A) & Gm. 0.0007. 1.0 0.8. 0.0000. 0.6 0.0. 0.2. 0.4. 0.6. 0.8. 1.0. 1.2. 1.4. 1.6. 1.8. VGS (V). 圖 2-18. Gm & ID & NFmin 對VGS 電壓變化圖. 第二步驟為選定電晶體尺寸的大小，電晶體可選擇的參數有三個，分別為通 道長度(channel length)、通道寬度(channel width)與指叉數(number of finger)，然而 電晶體的通道長度在選擇上都為最小通道長度，由此可達到最大的電晶體轉導值 (𝑔𝑚 )，在 TSMC 180 nm CMOS 製程中最小通道長度為 0.18 μm，因此電晶體通道 長度選定為 0.18 μm，接著選擇電晶體的通道寬度(channel width)、指叉數(number of finger)，這兩種參數的選擇必須考量到電晶體最小雜訊指數(𝑁𝐹𝑚𝑖𝑛 )、最大可用 增益(MAG)和功率消耗。 圖 2-19 及圖 2-20 分別為在 12 GHz 時不同通道寬度和指叉數下的最大可用增 益(MAG)及最小雜訊指數(𝑁𝐹𝑚𝑖𝑛 )分析，從圖 2-19 中可發現最大可用增益(MAG) 隨著電晶體寬度越大而越大，但是當通道寬度大於 5 μm 增益上升趨於緩和，因 此電晶體通道寬度設計在 5 μm 附近，在相同寬度下指叉數對增益影響不大，且 從圖 2-20 可知，當指叉數越大時最小雜訊指數及功率消耗隨之增加，在最大可用 增益、功率消耗、最小雜訊指數與匹配網路的交互考量後，最後選擇通道寬為 5 27.
(47) μm，指叉數為 10 作為共源極組態的電晶體尺寸。. 12.0 11.8 11.6. MaxGain (dB). 11.4 11.2 11.0 10.8. Frequency:12GHz Finger=6 Finger=10 Finger=14 Finger=18. 10.6 10.4 10.2 10.0 1. 2. 3. 4. 5. 6. 7. 8. Width (um). 圖 2-19. 操作在 12 GHz 時不同通道寬度及指叉數下的 MAG. 1.2. 1.1. NFmin (dB). 1.0. 0.9. 0.8. Frequency:12GHz finger=6 finger=10 finger=14 finger=18. 0.7. 0.6 1. 2. 3. 4. 5. 6. 7. 8. Width (um). 圖 2-20. 操作在 12 GHz 時不同通道寬度及指叉數下的 NFmin 28.
(48) 2.4.3 匹配網路設計 在選擇完電晶體偏壓、尺寸與低雜訊放大器整體架構後，接著就是低雜訊放 大器匹配網路的設計，匹配網路採用電感及變壓器(Transformer)的匹配網路來實 現，使用 TSMC 180 nm 1P6M CMOS 製程，所有電感及變壓器皆採用第六層金屬 作為訊號線，藉此以完成所有匹配網路之設計。. Conjugate Match. RFout. Conjugate Match RFin. Noise Match. 圖 2-21. 兩級串接低雜訊放大器匹配網路設計. 如圖 2-21 所示，兩級串接低雜訊放大器設計中，輸入匹配方式是採用雜訊匹 配(noise match)，能達到最小低雜訊指數，輸出級與級間匹配皆採用共軛匹配 (conjugate match)，能提供最大的增益。而在低雜訊放大器匹配網路設計中，輸入 雜訊匹配網路為最重要的設計，因此，我們優先設計輸入匹配網路，再設計級間 匹配網路及輸出匹配網路，最後進行微調的動作，來達到各級最佳匹配網路。. 輸入匹配網路設計-雜訊匹配 首先我們必須先找出雜訊圓(Noise circle)，從雜訊圓中找出最佳雜訊阻抗點 (NFmin)，接著設計輸入匹配網路將阻抗從輸入端的 50 Ω匹配到NFmin 阻抗點，圖 2-22 為所設計的雜訊匹配網路，採用源極退化電感(source inductor degeneration : 𝐿𝑠 )和串聯一個閘極電感(𝐿𝑔 )來達成輸入雜訊匹配，由於電晶體使用源極退化電感 29.
(49) 為一種負回授的形式，會讓增益減少，相對反射係數也減少能更容易達到雜訊匹 配，電感值越大增益減少越多，因此增益與電感值之間要做取捨。 接著圖 2-23 為輸入雜訊圓模擬，在圖中若放大器輸入阻抗匹配到 NFmin 阻抗 點將可獲得最低雜訊，每一圈 Noise Circle 的 step size 為 0.25 dB，因此為了使放 大器得到最低雜訊，需使阻抗點從輸入端 Port-1 的 50 ohm，經由匹配網路的設 計，到達 NFmin 阻抗點，從圖中可看到匹配網路軌跡圖，首先源極退化電感讓 CS 組態的輸入阻抗增加，使加入源極退化電感之共源極組態的輸入阻抗共軛點更接 近最小雜訊指數的阻抗點，接著在串聯一個閘極電感，能同時達到輸入雜訊匹配 與共軛匹配，讓訊號能以低雜訊、高增益的方式傳送到下一級。. S11 G. Lg DC-block. S G Noise match & Conjugate match. Ls VG. 圖 2-22. 第一級雜訊匹配網路架構圖. 30.
(50) Gain Circle step size:0.5dB. NFmin. Series Inductor (Lg). Noise Circle step size:0.25dB. :S11* (CS add source inductor degeneration) :S11 (CS add source inductor degeneration) :S11* (CS) :S11 (CS) 圖 2-23. 輸入雜訊匹配軌跡圖. 第一級與第二級級間匹配網路設計-共軛匹配 在設計完輸入匹配網路後，接著設計第一級與第二級間匹配網路，採用級間 共軛匹配的方式。首先，找出第一級共源極放大器輸出阻抗點(S22)，接著找出第 二級共源極放大器的輸入阻抗點(S11)，必須設計匹配網路將第一級共源極放大器 的阻抗點(S22)匹配到第二級共源極放大器輸入阻抗點的共軛點(S11 ∗ )，再來開始設 計匹配網路，傳統上，T 型匹配網路通常被用在多級放大級的級間匹配網路，如 圖 2-24 右上圖顯示了 T 型匹配網路包含了兩個串聯電感及一個並聯電感，圖 2-24 左圖為 Smith Chart 上匹配網路軌跡圖。然而，三個電感元件的匹配網路需要較大 的晶片面積，以及額外的直流偏壓網路設計，像是 dc blocks 和 bypass 電容，為 31.
(51) 了減少晶片面積的使用，將匹配網路改成使用變壓器(transformer)匹配的方式，來 達成級間共軛匹配，如圖 2-20 右下圖。 L1. L3. L2. Series L3. S11* S11. S22. Shunt L2. Series L1. S22 S22*. Frequency:12GHz :S22 (First-stage) :S11* (Second-stage). 圖 2-24. Lp. S11* S11 Ls. 級間共軛匹配軌跡圖與電路圖. 接著介紹一下變壓器的原理，變壓器主要由兩個獨立的電感所組成[36]，透 過兩個電感的電流產生磁通量，再藉由磁耦合的方式將訊號的傳送出去，如圖 2-25。. +. vp. +. 1:n Lp. Ls. vs −. − 圖 2-25. 變壓器電路圖. 在變壓器的設計中，變壓器圈數比 n 和耦合係數 k 為兩個重要的參數。變壓 器圈數比 n 的定義如下: 32.
(52) 𝑛=. 𝑣𝑠 𝑖𝑝 𝐿𝑠 = =√ 𝑣𝑝 𝑖𝑠 𝐿𝑝. (2.33). 其中𝐿𝑝 、𝐿𝑠 是指主線圈與副線圈的電感值。由於變壓器是用耦合的方式將訊號傳 遞出去，因此定義一個耦合係數 k，如式(2.34) 𝑘=. 𝑀 √𝐿𝑝 𝐿𝑠. (2.34). 其中𝑀是指原線圈與副線圈的互感值。k 值大小理想為 0 ~ 1 之間，如果變壓器沒 有發生磁耦合，k 值即為 0，而如果變壓器的能量完全耦合過去，k 值即為 1。而 實際變壓器在設計上會有一些金屬損耗、漏電流等效應，另外主、副線圈的寬度、 長度與兩個線圈之間的間距也會影響到耦合係數，因此耦合係數通常會介於 0.3 ~ 0.9 之間。最後定義了變壓器的效率[37]，用來評斷變壓器的設計好壞與否，如式 (2.35) 1. 𝜂𝑚𝑎𝑥 = 1+. 2 1 1 + 2√ (1 + ) 2 2 𝑄𝑝 𝑄𝑠 𝑘 𝑄𝑝 𝑄𝑠 𝑘 𝑄𝑝 𝑄𝑠 𝑘 2. (2.35). 其中𝑄𝑝 與𝑄𝑠 分別為主、副電感的品質因素(Quality Factor)，如式(2.36) 𝑄𝑃 =. 𝜔𝐿𝑝 𝜔𝐿𝑠 ，𝑄𝑠 = 𝑅𝑝 𝑅𝑠. (2.36). 圖 2-26 為變壓器的等效模型-T 型等效模型，而 T 型等效模型主要由三個電 感來代表變壓器的兩個電感耦合效應。在設計上，必須先將耦合係數假設出一個 初始值，將 T 模型的電感值利用公式轉換成變壓器的電感值，來求出變壓器主副 線圈電感的初始值，然而實際上，變壓器存在許多寄生效應，電感值無法精準的 被轉換成 T 型等效模型。因此，我們必須使用 EM 模擬軟體進行微調的動作，才 能獲得符合匹配網路所需要的實際變壓器主、副線圈的電感值。. 33.
(53) Rp k. +. vp. Rp. Rs. Lp. −. 圖 2-26. Ls. +. +. vs. vp. −. −. (1-k)Lp. (1-k)Ls. Rs +. kLp. vs −. 1:n 變壓器磁耦合效應的等效模型-T 型等效模型(T-section model). 首先，在 12 GHz 下，變壓器耦合係數大約為 0.6，而匹配的電感值 L1、L2 與 L3 分別為 420 pH、900 pH 與 480 pH，因此變壓器的電感值大約為 1.5 nH 與 1.2 nH，預估圈數比為 2 : 2，接著用 EM 模擬軟體來模擬實際所需的變壓器感值。 圖 2-27 左圖為 EM 模擬的級間匹配變壓器 3D 圖，變壓器線寬為 6 μm，線與線 的間距為 2 μm，採用邊緣耦合(edge-side couple)的方式來完成變壓器的設計，這 是由於另一種垂直耦合(broadside couple)的設計方式主副線圈必須使用不同金屬 層，電感值與阻抗值差異較大，且下層金屬的品質因素不佳，圈數比為 2 : 2 的走 線方式較不容易設計，因此使用邊緣耦合的方式較容易設計。電感使用最上層金 屬(metal 6)，跨線部分則使用第五層金屬(metal 5)與第四層金屬(metal 4)，並將變 壓器最下層金屬(metal 1)的參考地移除，減少電感對地產生的寄生電容效應，藉 此 減 少 變 壓 器 損 耗 (loss) 以 及 提 升 品 質 因 素 (quality factor) ， 整 體 面 積 為 226 μm × 226 μm，圖 2-23 右圖電感的匹配網路，可以明顯看出利用變壓器的匹 配方式的確能減少晶片面積的使用。 圖 2-28 與圖 2-29 為變壓器模擬的電感值、品質因素，圖 2-30 為變壓器的耦 合係數，圖 2-31 為變壓器的整體效率。變壓器的線圈比為 2:2，主線圈與副線圈 的電感值在 12 GHz 時分別為 1.3 nH 與 1.1 nH，品質因素分別為 8.8 與 8.7，耦合 係數為 0.76，整體效率為 75%左右。. 34.
Outline
相關文件
Zhang, “Novel Microstrip Triangular Resonator Bandpass Filter with Transmission Zeros and Wide Bands Using Fractal-Shaped Defection,” Progress In Electromagnetics Research, PIER
The four e/g-teaching profiles identified in this study are outlined as follows: parsimony (low e-teaching and medium, below- average g-teaching), conservation (low e-teaching and
接收器： 目前敲擊回音法所採用的接收 器為一種寬頻的位移接收器 其與物體表
IQHE is an intriguing phenomenon due to the occurrence of bulk topological insulating phases with dissipationless conducting edge states in the Hall bars at low temperatures
首先，在前言對於為什麼要進行此項研究，動機為何？製程的選擇是基於
In this chapter, a dynamic voltage communication scheduling technique (DVC) is proposed to provide efficient schedules and better power consumption for GEN_BLOCK
Abstract - A 0.18 μm CMOS low noise amplifier using RC- feedback topology is proposed with optimized matching, gain, noise, linearity and area for UWB applications.. Good
傳統的 RF front-end 常定義在高頻無線通訊的接收端電路，例如類比 式 AM/FM 通訊、微波通訊等。射頻(Radio frequency,
