第四章 X 頻帶混頻器
4.3 X 頻帶混頻器電路設計
4.3.3 電晶體尺寸與偏壓選擇
IF+
IF-RF LO
M1
M2
M3
M4
圖 4-11 環形混頻器基本架構圖
介紹完電晶體弱反轉區後，開始進入到混頻器的電晶體尺寸與偏壓選擇，而 在尺寸與偏壓選擇上必須考量到 LO 驅動功率以及轉換增益。首先是電晶體尺寸 選擇，而電晶體尺寸的選擇從完全不加任何偏壓下開始分析，如圖 4-11 所示。圖 4-12 為不同電晶體尺寸下的轉換增益對 LO 驅動功率的模擬，首先觀察電晶體寬 度為 2 μm × 64 的曲線，由於需要較大的 LO 驅動功率來達到飽和轉換增益，因 此不選擇，接著觀察 2 μm × 8 與 2 μm × 16 這兩條曲線，這兩條曲線幾乎重疊
108
且能夠以較低的 LO 驅動功率來達到飽和轉換增益，然而較大的尺寸會有較大的 寄生電容效應，會降低混頻器整體頻寬以及隔離度，因此選擇電晶體寬度為 2 μm，
指叉數為 8 作為本次混頻器的核心電晶體尺寸。
-20 -10 0 10 20
-140 -120 -100 -80 -60 -40 -20 0
Conversion Gain (dB)
LO_pow (dBm)
Size: 2*2 Size: 2*4 Size: 2*8 Size: 2*16 Size: 2*32 Size: 2*64
圖 4-12 不同電晶體尺寸的轉換增益對 LO 驅動功率作圖
109
IF+
IF-RF
VG VG
LO
M1
M2
M3
M4
圖 4-13 環形混頻器加上𝑉𝐺𝑆偏壓
在選擇完電晶體尺寸後，接著要選擇電晶體的偏壓，如圖 4-13 所示。圖 4-14 為在不同的 LO 驅動功率下轉換增益對VGS電壓的作圖，從圖中可發現當 LO 功率 為 10 dBm 時，不管偏壓在任何位置都能達到飽和的轉換增益，當 LO 功率降低 到-10 dBm 時，要擁有最佳的轉換增益VGS偏壓選擇要在 0.5 V ~ 0.6 V 之間，而本 次設計希望在低的 LO 驅動功率下能達到飽和的轉換增益，因此VGS選擇在 0.5 V ~ 0.6 V 之間。
110
0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8
-100 -80 -60 -40 -20 0
Conversion Gain (dB)
VGS (V)
LO_pow= -10dBm LO_pow= -5dBm LO_pow= 0dBm LO_pow= 5dBm LO_pow= 10dBm
圖 4-14 不同 LO 驅動功率下轉換增益對VGS電壓的作圖
4.3.4 緩衝放大器以及整體直流偏壓網路
為了提供混頻器有足夠的增益，因此在輸出 IF 端加上兩個緩衝放大器，如 圖 4-15 所示，由於此混頻器偏壓在弱反轉區，核心電晶體部分需要微小的VDS電 壓與ID電流，因此需要考量到直流網路的路徑而不影響到 RF 網路的路徑，圖 4-15 顯示了直流網路的路徑，包含緩衝放大器以及核心電晶體。IF 端緩衝放大器是使 用電阻回授式反向放大器(resistive-feedback inverter amplifier)，此放大器為轉阻放 大器(transimpedance amplifier, TIA)，將混頻後的 IF 電流訊號轉換成放大的 IF 電 壓訊號，緩衝放大器的VDD為 1.0 V。而緩衝放大器也提供 IF 端直流電流路徑流 入核心電晶體，RF 端的直流路徑由電阻提供。
111
IF+
IF-RF
VG VG
LO
VDD
VDD
M1
M2
M3
M4
M5
M6
M7
M8
DC current path
圖 4-15 環形混頻器電流路徑示意圖
4.3.5 RF 與 LO 端 Marchand Balun[46]
最後為 RF 與 LO 端的 Balun 設計，由於 RF 與 LO 都為差動輸入，使用 Marchand-type transformer balun 來產生 180 度的相位差，由於 Marchand balun 擁 有較好的振幅與相位匹配和較大的頻寬，且能同時達到 RF 與 LO 的匹配網路設 計，也較容易設計，如圖 4-16 所示，Marchand balun 為 3 端元件，由四條長度都 為四分之一波長的傳輸線所組成，訊號從 port-1 輸入，經由兩條四分之波長傳輸 線耦合到 port-2 與 port-3 輸出，而 port-2 與 port-3 的相位會差 180 度。
112
Port-1 Open
Port-2 Port-3 λ/4
λ/4
λ/4
λ/4
圖 4-16 Marchand Balun 基本架構圖
圖 4-17 為 EM 模擬的 Marchand balun 3D 架構圖，線寬為 4μm，線與線的間 距為 2μm，採用垂直耦合(broadside couple)的方式來完成，由於使用 broadside couple 比 edge-side couple 的方式有較佳的耦合係數，且能夠減少面積的使用。
Marchand balun 使用最上面兩層金屬 Metal 6 與 Metal 5 作為訊號線，以減少損耗，
最下層金屬 Metal 1 為參考地。整體面積為310μm × 234μm。
圖 4-18 與圖 4-19 為 Marchand balun 的模擬結果，圖 4-18 為插入損耗(Insertion Loss)的模擬，而 Marchand balun 理想的插入損耗為 3 dB，也就是輸入訊號分成 一半給輸出差動端，本次設計在 12 GHz 時兩個輸出端都為 7 dB 左右的損耗，而 12 GHz 到 40 GHz 整體插入損耗都能在 6 dB ~ 7 dB 之間。圖 4-19 為輸出端相位 差的模擬結果，在 12 GHz 時兩個輸出端的相位差為 179.4 度，而 12 GHz 到 40 GHz 整體的相位差都在 178 到 180 度之間。
113
Port-1
Port-2 Port-3
Open
圖 4-17 Marchand Balun 的 EM 模擬 3D 圖
0 5 10 15 20 25 30 35 40
-35 -30 -25 -20 -15 -10 -5 0
Insertion Gain (dB)
Frequency (GHz)
S21 S31
圖 4-18 Marchand Balun 模擬的插入損耗
114
0 5 10 15 20 25 30 35 40
150 155 160 165 170 175 180 185
Phase Difference (degree)
Frequency (GHz)
Phase Difference
圖 4-19 Marchand Balun 模擬的相位差
4.3.6 三種環形混頻器比較
在設計完整體混頻器後，最後為三種環形混頻器的比較，如圖 4-20 所示，由 左到右分別傳統電阻性混頻器、傳統電阻性混頻器加上VGS偏壓、弱反轉區環形 混頻器。傳統電阻性混頻器VGS = 0 V與VDS = 0 V，因此需要非常大的 LO 驅動功 率才能驅動，接著在傳統電阻性混頻器加上VGS偏壓能夠使 LO 驅動功率降低，最 後為弱反轉區的偏壓，能夠更進一步降低 LO 驅動功率。
圖 4-21 為模擬結果，由圖中可以很明顯看到，傳統電阻性混頻器需要大約為 5 dBm 到 10 dBm 的 LO 驅動功率才能達到飽和的轉換增益，接著在傳統電阻性 混頻器加上VGS偏壓後，需要大約為-5 dBm 到 0 dBm 的 LO 驅動功率，最後為本 次設計弱反轉區的偏壓，只需要-10 dBm 到-5 dBm 即可達到飽和的轉換增益，因 此能達到本次設計之低 LO 驅動功率的目的。
115
IF
VGS
VDS =0V
IF
VGS
VDS ≈ 0.1V IF
VGS=0V
VDS =0V
Resistive Ring Mixer Resistive Ring Mixer with VGS Weak-Inversion Ring Mixer
DC-block DC-block
圖 4-20 三種環形混頻器偏壓
-15 -10 -5 0 5 10
-80 -70 -60 -50 -40 -30 -20 -10 0 10
Conversion Gain (dB)
LO_pow (dBm)
Resistive Ring MIxer without VGS + Buffer Resistive Ring MIxer with VGS + Buffer Weak-Inversion Ring Mixer + Buffer
圖 4-21 三種不同偏壓環形混頻器的轉換增益對 LO 功率作圖
116
4.4 模擬結果
IF+
IF-RF
VG VG
LO
VDD
VDD
M1
M2
M3
M4
M5
M6
M7
M8
圖 4-22 X 頻帶環形混頻器整體電路架構圖
此次環形混頻器採用 TSMC 1P6M 180 nm CMOS 製程，整體電路架構如圖 4-22，使用安捷倫 ADS (Advanced Design System) 模擬軟體來模擬整體電路的轉 換增益、隔離度，架構中所有的被動元件包括傳輸線、變壓器、電容皆採用 EM 電磁模擬軟體 (Sonnet Software) 進行全波電磁模擬，並將模擬出來的結果帶入 ADS 進行整體分析。此環形降頻器操作 RF 頻率為 12 GHz，IF 頻率 100 MHz，
供應電壓 1.0 V，整體功率消耗為 2 mW，表 4-1 為設計之元件參數。
117
Conversion Gain (dB)
LO power (dBm)
Conversion Gain RF=12GHz LO=11.9GHz IF=100MHz
圖 4-23 混頻器轉換增益對 LO 功率作圖
118
Conversion Gain (dB)
RF Frequency (GHz)
LO power : 0 dBm , Conversion Gain
RF Frequency (GHz)
LO to IF LO to RF RF to IF RF to LO
圖 4-25 混頻器隔離度模擬結果
119
Conversion Gain (dB) & IF Power (dBm)
RF power (dBm)
LO power : 0 dBm, Conversion Gain LO power : 0 dBm, IF Power
LO power : -8 dBm, Conversion Gain LO power : -8 dBm, IF Power
RF= 12.01~13 GHz LO=RF-IF GHz IF=10 MHz ~ 1GHz RF Power = -30 dBm
Conversion Gain (dB)
IF Frequency (GHz) LO power : 0 dBm , Conversion Gain LO power : -8 dBm , Conversion Gain
圖 4-27 混頻器器 IF 頻寬模擬結果
120
圖 4-28 X 頻帶環形混頻器晶片佈局圖
121
4.5 量測結果
RF
LO IF+
IF-圖 4-29 X 頻帶環形混頻器晶片微影IF-圖
圖 4-29 為混頻器晶片微影圖，晶片量測方式如圖 4-30，採用 on wafer 方式 量測，RF 與 LO 輸入訊號端使用 G-S-G RF 探針，IF 輸出訊號則是使用 G-S-S-G RF 探針，直流電壓使用電源供應器供給，再透過直流探針饋入晶片進行量測，
兩台射頻訊號產生器輸入 RF 與 LO 訊號，輸出透過訊號分析儀觀察輸出訊號的 頻譜。
122
Power Supply Agilent E3631A
Mixer Chip
PXA Signal Analyzer Agilent N9030A Signal Generator
Agilent E8257D
Signal Generator Agilent E8257D
圖 4-30 量測架設圖
圖 4-31、圖 4-32、圖 4-33、圖 4-34、圖 4-35 為量測結果。首先圖 4-31 為轉 換增益對 LO 功率的量測結果，IF 頻率為 100 MHz，RF 頻率為 12GHz，量測 LO 功率-12 dBm 到-5 dBm 可以達到飽和轉換增益，在-8 dBm 有最大轉換增益 1.75 dB，
因此其他量測數據皆採用 LO 功率為-8 dBm。接著圖 4-32 為轉換增益對 RF 頻率 的量測結果，IF 頻率固定在 100 MHz，RF 頻率在 12 GHz 時量測的轉換增益為 1.75 dBm，3-dB 頻寬為 9 GHz ~ 15 GHz。在線性度方面IP1dB為-15 dBm，OP1dB為 -14.15 dBm，如圖 4-33。圖 4-34 為 IF 頻寬量測結果，LO 頻率固定在 12 GHz，IF 量測 3-dB 頻寬大約為 10 MHz 到 200 MHz。最後圖 4-35 為隔離度的量測結果，
LO-RF、LO-IF、RF-LO、與 RF-IF 這四種隔離度都能小於-30 dBm。直流供應電 壓為 1.0 V，核心電晶體的 VG 偏壓為 0.7 V，整體功率消耗為 2 mW，表 4-2 為 量測與模擬比較。
123
Conversion Gain (dB)
LO Power (dBm)
Measured Conversion Gain Simulated Conversion Gain
圖 4-31 混頻器轉換增益對 LO 功率作圖 LO= RF-IF GHz LO Power= -8 dBm
Conversion Gain (dB)
RF Frequency (GHz)
Measured Conversion Gain Simulated Conversion Gain
圖 4-32 混頻器 RF 頻寬量測結果
124 LO= RF-IF GHz LO Power= -8 dBm
Conversion Gain (dB) & IF Output Power (dBm)
RF Input Power (dBm)
Measured IF Power
Measured Conversion Gain Simulated IF Power
Simulated Conversion Gain
圖 4-33 混頻器線性度量測結果
IF= 0.01-1 GHz RF= 12.01-13 GHz LO= RF-IF GHz LO Power= -8 dBm
Conversion Gain (dB)
IF Frequency (GHz)
Measured Conversion Gain Simulated Conversion Gain
圖 4-34 混頻器器 IF 頻寬量測結果
125
0 5 10 15 20 25 30
-140 -120 -100 -80 -60 -40 -20 0
Isolation (dB)
Frequency (GHz)
Mea. LO to RF Isolation Mea. LO to IF Isolation Mea. RF to IF Isolation Mea. RF to LO Isolation
圖 4-35 混頻器隔離度量測結果
表 4-2 X 頻帶混頻器模擬與量測比較表
Simulation Measurement
RF Frequency (GHz) 10-17 9-15
IF Frequency (MHz) 100 100
LO drive power (dBm) -8 -8
Conversion Gain (dB) 1±1.5 0.25±1.5
Power consumption (mW) 2 2
126
127
第五章 結論
本論文設計 X 頻帶接收器前端電路包含低雜訊放大器以及環形降頻器，使用 TSMC 180 nm CMOS 製程，E 頻帶低雜訊放大器則是使用 TSMC 90 nm CMOS 製 程，已完成所有電路之下線。
首先，第一個電路為 X 頻帶低雜訊放大器，設計採用兩級共源極組態串接的 架構，輸入採用源極退化電感以及串聯閘極電感來完成輸入雜訊匹配以及共軛匹 配，級間匹配網路與輸出匹配網路設計採用變壓器取代三個電感的匹配方式來達 成共軛匹配，量測結果 S 參數稍微往低頻飄移 1 GHz 左右，增益掉 4 dB 左右，
我們猜測為變壓器實際的電感值比模擬預期來的大，造成頻飄，且較大的電感值 的品質因素較差，損耗越大，因此增益不如預期。除此之外，本電路雜訊指數量 測與模擬十分接近，仍證明雜訊匹配網路是可行的，而變壓器匹配的確能減少晶 片面積的使用，且能夠在低功率消耗下有不錯的增益與雜訊指數表現。
接著，第二個電路為 E 頻帶低雜訊放大器，採用三級串接的架構，第一級採 用共源極組態來達到低雜訊指數，後面兩級採用疊接組態來提供足夠的增益，而 為了減少疊接組態的雜訊指數，在疊接組態的共源極組態與共閘極組態之間串聯 一個電感，能有效降低疊接組態的雜訊指數，輸入匹配採用薄膜傳輸線進行雜訊 匹配，級間匹配與輸出匹配使用變壓器來完成共軛匹配。量測結果在 S 參數部分 往低頻飄移了 5 GHz，雜訊指數也不如預期，由於此電路與前一顆電路同樣採用 變壓器的匹配方式，而本次設計的操作頻率非常高，變壓器的電感效應如果有稍 微變大，極可能造成電路有大幅度的頻率飄移，且同時造成輸入雜訊匹配點跑掉，
因此雜訊指數不如預期。而本電路為了減少疊接組的雜訊指數，使電感匹配的方 式，在模擬上也證明是可行的，以及使用變壓器匹配減少晶片面積的使用。
最後為 X 頻帶混頻器的設計，本次設計為降頻器，使用雙平衡式環形混頻器，