一、 緒論
1.1 積體電路技術發展趨勢
1.1.1 多層內連線結構
隨半導體製作技術的進步，元件尺寸已進入深次微米的領域。如圖 1-1 所示，
現今超大型積體電路（Ultra Large Scale Integrated Circuit, ULSI）必須採 用多層內連線的結構，以配合日益增加的電晶體密度。當導線的線寬縮小後，晶 片的效能主要受限於後段製程的內連線延遲，因此業界的趨勢係以低電阻的銅導 線與超低介電常數的金屬間介電層（inter metal dielectrics）結合，以達到降 低訊號傳遞延遲與耗損的目的。如表 1-1 所示，根據 ITRS 為未來超大型積體電路
表 1-1 ITRS 為未來超大型積體電路的系統需求研擬的趨勢。
（ The International Technology Roadmap for Semiconductors (ITRS), Interconnect Chap., Semiconductor Industry Association, 2003.）
<2.4 Intermetal insulator - kbulk
2.7-3.0 Intermetal insulator - keff
6 Barrier/Cladding thickness (nm)
12 No. of metal levels
60 Year of Production
<2.4 Intermetal insulator - kbulk
2.7-3.0 Intermetal insulator - keff
6 Barrier/Cladding thickness (nm)
12 No. of metal levels
60 Year of Production
1.1.2 內連線延遲
當積體電路的密度增加，元件尺寸縮小，導線的電阻值與金屬間介電層的電 容值乘積所形成的功率損，將延遲訊號的傳遞時間。如圖 1-2 所示，為閘極延遲
（intrinsic gate delay）與電阻電容延遲（RC delay）的關係，顯示導線的線 寬逐漸縮小後，晶片的效能將主要受限於後段製程的內連線延遲。
其中，R 為導線電阻，C為金屬間介電層的電容，ρ為電阻率，L 為內連線長度，m t 為金屬層厚度，m W 為線寬，ε 及ε0分別為介電層與真空的介電常數， P 則為功 率損。因此，當元件的線寬縮小後，即使應用銅導線與低介電材料的組合，仍無 法避免導線電阻與寄生電容所導致嚴重的功率損，後段內連線無法跟上前段電晶 體的訊號傳遞速度。
傳統鋁導線與二氧化矽層間介電層的設計已不敷需求，因此積體電路多層內 連線的設計，必須仰賴低電阻的銅導線與超低介電常數的金屬間介電層結合，以 達到降低訊號傳遞延遲與耗損的目的。近年來低介電常數材料以電漿輔助化學氣 相沉積的含氟二氧化矽（Siliconoxyfluoride, FSG），旋轉塗布的含氫矽酸鹽
（Hydrogen silsesquioxane, HSQ）、含甲基矽酸鹽（Methyl silsesquioxane, MSQ），以及多孔性二氧化矽（porous silica）等材料最具應用價值【2～6】。
圖 1-2 訊號延遲時間與技術節點的關係圖。
1.1.3 雙鑲嵌技術
多層內連線結構係利用乾式蝕刻，分別在金屬間介電層蝕刻出引洞（via）與 溝渠（trench）構造，填入銅導線後利用化學機械研磨（Chemical Mechanical Polish ） 進 行 平 坦 化 ， 即 所 謂 引 洞 優 先 （ via first ） 的 雙 鑲 嵌 技 術 （ dual damascene），重複多次後即可完成多層內連線結構【7】，如圖 1-3 所示。
然而，在蝕刻過程中為了精準地控制引洞與溝渠的深度，結構中將導入蝕刻 終止層（etch stop layer）；銅導線填入後所衍生的銅擴散問題，必須藉由沉積 擴散阻障層（diffusion barrier）解決。在上述疊層與金屬間介電層結合後，仍 需考量等效介電常數（keff）應符合多層內連線的實際需求，因此在疊層的選擇上 etch stopper
metal line metal line metal line
metal line metal line metal line
metal etch stopper
metal line metal line metal line
metal line metal line metal line
metal
所謂蝕刻終止層，係乾式蝕刻在進行介電層的圖案化時，介電層下方必須先 行沉積一層具備高蝕刻選擇比（etch selectivity）的疊層，緩衝蝕刻氣氛，使 得溝渠或引洞的蝕刻深度可達到一致化的效果，同時可避免過度蝕刻（over etch）
對下層介電材料造成破壞，一般採用非晶相氮化矽作為蝕刻終止層。此外，由於
Relative dielectric constant
Porosity （％）
00
Oxide k~4.0 Oxide k~4.0
Low k~2.5 Low k~2.5
Relative dielectric constant
Porosity （％）
00
Oxide k~4.0 Oxide k~4.0
Low k~2.5 Low k~2.5