超低介電常數奈米孔洞二氧化矽薄膜的應力研究

(1)

國立交通大學

材料科學與工程研究所

碩士論文

超低介電常數奈米孔洞二氧化矽薄膜的應力研究

A Study of the Stress in the Ultra Low Dielectric Constant

Nanoporous Silica Thin Film

研究生：林大憲

指導教授：潘扶民博士

(2)

超低介電常數奈米孔洞二氧化矽薄膜的應力研究

A Study of the Stress in the Ultra Low Dielectric Constant

Nanoporous Silica Thin Film

研究生：林大憲 Student: Da-Hsien Lin

指導教授：潘扶民 Adviser: Fu-Ming Pan

國立交通大學

材料科學與工程研究所

碩士論文

A Thesis

Submitted to Department of Materials Science and Engineering College of Engineering

National Chiao Tung University

in partial Fulfillment of the Requirements for the Degree of

Master in

Materials Science and Engineering July 2005

Hsinchu, Taiwan, Republic of China

(3)

超低介電常數奈米孔洞二氧化矽薄膜的應力研究研究生：林大憲指導教授：潘扶民國立交通大學材料科學與工程研究所摘要本研究主要以超低介電常數的奈米孔洞二氧化矽薄膜，利用高密度電漿化學氣相沉積系統分別沉積氫化非晶相碳化矽、氮化矽與氧化矽等疊層，經 HMDS 處理，針對各階段製程的殘留應力行為作探討。奈米孔洞二氧化矽薄膜的製備，係由於乾燥、烘烤階段溶劑的揮發，加諸煅燒階段驅除薄膜內含的模板分子，使得薄膜的體積分別作不同程度的收縮，衍生張應力。 HMDS 處理可使薄膜具有疏水化效果。殘留應力的行為，歸因於薄膜孔道中的巨大甲基分子所產生的回彈效應，導致薄膜作體積膨脹並對於奈米孔洞二氧化矽薄膜的張應力，可作有效的應力舒緩。非晶相氫化碳化矽所呈現的強壓應力，具有隨沉積溫度上升而減弱的趨勢。試片的非晶相氫化碳化矽疊層可藉由應力補償與烷氧基化誘生的回彈效應，紓解奈米孔洞二氧化矽薄膜的應力。此外，HMDS 處理可穿越 150℃所沉積的非晶相氫化碳化矽疊層，並藉由回彈效應紓解應力，而 350℃所沉積的非晶相氫化碳化矽，則以 HMDS 的凝結效應衍生的壓應力為主。 350℃所沉積的非晶相氮化矽疊層，可對奈米孔洞二氧化矽薄膜試片作應力補償；而 HMDS 前處理，可使沉積於奈米孔洞二氧化矽薄膜表面的非晶相氧化矽疊層呈現張應力。

(4)

A Study of the Stress in the Ultra Low Dielectric Constant Nanoporous Silica Thin Film Student: Da-Hsien Lin Adviser: Fu-Ming Pan

Department of Materials Science and Engineering National Chiao Tung University

Abstract

The film stacks of the ultra low dielectric constant nanoporous silica（np-SiO2）, the

HDP-CVD amorphous hydrogenated silicon carbide（a-SiC:H）, silicon nitride（SixNy）

and silicon oxide（SiOx）layers with HMDS treatments were prepared, and the residual stresses of the film stacks were discussed.

The tensile stress of the as-calcined np-SiO2 is due to the total contraction in its volume, which results from the evaporation of solvent during drying, baking, and the decomposition of template molecules during calcination.

HMDS treatment efficiently relieves the tensile stress of the as-calcined np-SiO2 in term of the springback effect, involving the insertion of trimethylsilyl groups into pore channels and the volume expansion of the np-SiO2. In addition, the hydrophobicity is greatly improved.

Due to stress compensation and alkoxylation, the film stack is less tensile after a-SiC:H deposition. The film stack with the a-SiC:H layer deposited at lower temperatures has a larger decrease in tensile stress. With HMDS treatment, the tensile stress of the film stack with the a-SiC:H layer deposited at 150℃ is further relieved by springback effect, whereas the film stack with the a-SiC:H layer deposited at 350℃ has condensed HMDS on the surface, leading to a residually compressive film stack.

The tensile stress of the film stack with the SixNy layer deposited at 350℃ is relaxed. With HMDS pre-treatment, the SiOx layer degrades the tensile stress of the film stack.

(5)

致謝碩士論文的完成，首先我要感謝我的家人，在這兩年來默默地在背後支持我，成為我最大的後盾，得以無後顧之憂並且埋首學業，在此致上最高敬意。其次，我要感謝潘扶民博士在碩士修業期間對我的諄諄善誘，使得我對半導體材料及奈米科技有了更進一步的認知，如沐春風的教導更令我開拓視野。我的摯友－致宇－感謝你這段期間在研究工作上對我的幫助，引領矇懂的我逐漸進入狀況，無怨無悔為朋友犧牲奉獻的精神更讓我沒齒難忘，我會永遠記住這段一齊奮鬥的歲月。還有協宗、吉峯，以及實驗室的其他成員，同樣感謝你們無論在實驗方面或者生活上熱心的協助，讓我感受到實驗室的溫馨。最後，感謝許鉦宗博士、謝光宇博士、張立博士，以及戴寶通博士於學位考試期間對我的指教與批評，使本論文得以畫下完美的句點。

(6)

目錄摘要 ...i Abstract ...ii 致謝 ...iii 目錄 ...iv 表目錄 ...iv 圖目錄 ...ix 一、緒論...1 1.1 積體電路技術發展趨勢... 1 1.1.1 多層內連線結構... 1 1.1.2 內連線延遲... 2 1.1.3 雙鑲嵌技術... 4 1.2 低介電常數材料的應用... 5 1.2.1 奈米孔洞二氧化矽薄膜... 5 1.2.2 蝕刻終止層與擴散阻障層材料... 6 1.3 研究目的... 7 二、文獻回顧...8 2.1 介電層簡介... 8 2.1.1 超低介電二氧化矽薄膜... 8 2.1.2 非晶相氫化碳化矽... 12 2.1.3 非晶相氮化矽... 15 2.1.4 非晶相氧化矽... 18 2.2 薄膜的應力... 20 2.2.1 彈性行為... 21 2.2.2 應力行為... 22

(7)

2.2.3 Stoney 方程式... 24 2.2.4 應力分析... 24 三、實驗...26 3.1 試片製備... 26 3.1.1 矽晶片清洗... 26 3.1.2 奈米孔洞二氧化矽薄膜前驅物的配製... 26 3.1.3 奈米孔洞二氧化矽薄膜試片的製備... 27 3.1.4 HMDS 疏水化改質前處理 ... 28 3.1.5 利用高密度電漿化學氣相沉積系統作介電疊層的沉積... 29 3.1.6 HMDS 疏水化改質後處理 ... 30 3.1.7 利用集結式電漿輔助化學氣相沉積系統作介電疊層的沉積... 31 3.2 試片分析... 32 3.2.1 殘留應力分析... 32 3.2.2 化性分析... 33 3.2.3 表面形貌觀察... 34 3.2.4 光學性質... 34 四、結果與討論...35 4.1 奈米孔洞二氧化矽薄膜... 35 4.1.1 基本性質... 35 4.1.2 奈米孔洞二氧化矽薄膜沉積於矽晶片上的殘留應力... 37 4.1.3 奈米孔洞二氧化矽薄膜經過 HMDS 改質處理後殘留應力的改變40 4.2 三甲基矽化作用與回彈效應... 42 4.3 利用高密度電漿化學氣相沉積系統沉積疊層後的殘留應力行為. 43 4.4 非晶相氫化碳化矽薄膜...43 4.4.1 利用高密度電漿化學氣相沉積系統沉積非晶相氫化碳化矽薄膜於奈米孔洞二氧化矽薄膜後的殘留應力行為...43

(8)

4.4.2 利用高密度電漿化學氣相沉積系統沉積非晶相氫化碳化矽薄膜於奈米孔洞二氧化矽薄膜，經過 HMDS 改質處理後的殘留應力行為 ... 49 4.4.3 利用高密度電漿化學氣相沉積系統沉積非晶相氫化碳化矽薄膜於三甲基矽化奈米孔洞二氧化矽薄膜後的殘留應力行為...51 4.4.4 利用高密度電漿化學氣相沉積系統沉積非晶相氫化碳化矽薄膜於三甲基矽化奈米孔洞二氧化矽薄膜，經過 HMDS 改質處理後的殘留應力行為...55 4.5 非晶相氮化矽薄膜... 59 4.5.1 利用高密度電漿化學氣相沉積系統沉積非晶相氮化矽薄膜於奈米孔洞二氧化矽薄膜後的殘留應力行為...59 4.5.2 利用高密度電漿化學氣相沉積系統沉積非晶相氮化矽薄膜於奈米孔洞二氧化矽薄膜，經過 HMDS 改質處理後的殘留應力行為 .65 4.5.3 利用高密度電漿化學氣相沉積系統沉積非晶相氮化矽薄膜於三甲基矽化奈米孔洞二氧化矽薄膜後的殘留應力行為...67 4.5.4 利用高密度電漿化學氣相沉積系統沉積非晶相氮化矽薄膜於三甲基矽化奈米孔洞二氧化矽薄膜，經過 HMDS 改質處理後的殘留應力行為...71 4.6 非晶相氧化矽薄膜... 73 4.6.1 利用高密度電漿化學氣相沉積系統沉積非晶相氧化矽薄膜於奈米孔洞二氧化矽薄膜後的殘留應力行為...73 4.6.2 利用高密度電漿化學氣相沉積系統沉積非晶相氧化矽薄膜於奈米孔洞二氧化矽薄膜，經過 HMDS 改質處理後的殘留應力行為 .79 4.6.3 利用高密度電漿化學氣相沉積系統沉積非晶相氧化矽薄膜於三甲基矽化奈米孔洞二氧化矽薄膜後的殘留應力行為...81 4.6.4 利用高密度電漿化學氣相沉積系統沉積非晶相氧化矽薄膜於三甲

(9)

基矽化奈米孔洞二氧化矽薄膜，經過 HMDS 改質處理後的殘留應力行為...84 4.7 利用集結式電漿輔助化學氣相沉積系統沉積疊層後殘留應力的改變...85 4.7.1 利用集結式電漿化學氣相沉積系統沉積非晶相氮化矽薄膜於奈米孔洞二氧化矽薄膜後殘留應力的改變...85 4.7.2 利用集結式電漿化學氣相沉積系統沉積非晶相氧化矽薄膜於奈米孔洞二氧化矽薄膜後殘留應力的改變...87 五、結論...90 參考文獻 ...92 附錄 ...96 A.1 薄膜應力相關理論... 96 A.1.1 彈性行為... 96 A.1.2 Stoney 方程式... 97 A.1.3 熱應力... 101 A.1.4 薄膜應力量測技術... 103

(10)

表目錄表 1-1 ITRS 為未來超大型積體電路的系統需求研擬的趨勢...2 表 2-1 反應速率常數與氫離子濃度關係 ...10 表 3-1 奈米孔洞二氧化矽薄膜前驅物溶液的成分以及莫耳比 ...27 表 3-2 高密度電漿化學氣相沉積系統的製程參數 ...30 表 3-3 集結式電漿輔助化學氣相沉積系統的製程參數 ...31 表 A-1 常用薄膜內應力量測系統靈敏度 ...105

(11)

圖目錄圖 1-1 超大型積體電路採用多層內連線的結構示意圖 ...1 圖 1-2 訊號延遲時間與技術節點的關係圖 ...3 圖 1-3 雙鑲嵌結構（引洞優先）的製作流程示意圖 ...4 圖 1-4 介電常數值與孔隙率的關係 ...5 圖 2-1 以雙分子親核置換反應說明酸催化水解反應 ...10 圖 2-2 酸性條件下，水分子濃度與 TEOS 的水解反應時間關係圖 ... 11 圖 2-3 有機分子模板作用示意圖 ...12 圖 2-4 Si-C 微結構示意圖 ...14 圖 2-5 非晶相氮化矽結構釋氣及聚合結構模型示意圖 ...18 圖 2-6 處於不同應力模式下的薄膜與基材結構示意圖 ...23 圖 2-7 兩種常見薄膜應力量測技術 ...104 圖 2-8 不同程度的雙軸應力造成干涉圖形差異 ...107 圖 3-1 奈米孔洞二氧化矽薄膜製備流程圖 ...28 圖 3-2 The Tencor FLX-2320 應力量測原理示意圖 ...33 圖 4-1 奈米孔洞二氧化矽薄膜膜厚與折射指數的變化情形 ...35 圖 4-2 奈米孔洞二氧化矽薄膜經 HMDS 處理前後的熱脫附質譜圖...36 圖 4-3 以原子力顯微鏡觀察奈米孔洞二氧化矽薄膜的表面形貌 ...37 圖 4-4 奈米孔洞二氧化矽薄膜的應力值及膜厚的變化趨勢，以及曲率半徑的變化趨勢...38 圖 4-5 奈米孔洞二氧化矽薄膜的 FT-IR 光譜圖...39 圖 4-6 三甲基矽化作用與回彈效應示意圖 ...40 圖 4-7 以場發射掃描式電子顯微鏡觀察奈米孔洞二氧化矽薄膜的試片斷面 ...41 圖 4-8 奈米孔洞二氧化矽薄膜沉積非晶相氫化碳化矽後的應力趨勢、膜厚與應力值，與試片曲率半徑的變化趨勢...44

(12)

圖 4-9 以場發射掃描式電子顯微鏡觀察奈米孔洞二氧化矽薄膜沉積非晶相氫化碳化矽的試片斷面...45 圖 4-10 矽晶片利用 HDP-CVD 系統沉積非晶相氫化碳化矽後的應力值...46 圖 4-11 矽晶片沉積非晶相氫化碳化矽薄膜的膜厚與折射指數的變化、沉積速率 ... 47 圖 4-12 奈米孔洞二氧化矽薄膜沉積非晶相氫化碳化矽後，經 HMDS 處理的 FT-IR 光譜圖...48 圖 4-13 以原子力顯微鏡觀察奈米孔洞二氧化矽薄膜沉積非晶相氫化碳化矽薄膜後的表面形貌...50 圖 4-14 HMDS 後處理，對矽晶片沉積非晶相氫化碳化矽後應力值的貢獻...51 圖 4-15 三甲基矽化奈米孔洞二氧化矽薄膜沉積非晶相氫化碳化矽後的應力趨勢、膜厚與應力值，與試片曲率半徑的變化趨勢...52 圖 4-16 三甲基矽化奈米孔洞二氧化矽薄膜沉積非晶相氫化碳化矽後，經 HMDS 處理的 FT-IR 光譜圖 ...53 圖 4-17 以場發射掃描式電子顯微鏡觀察三甲基矽化奈米孔洞二氧化矽薄膜沉積非晶相氫化碳化矽的試片斷面...54 圖 4-18 HMDS 處理與沉積非晶相氫化碳化矽程序調換後，應力值的比對...55 圖 4-19 以原子力顯微鏡觀察三甲基矽化奈米孔洞二氧化矽薄膜沉積非晶相氫化碳化矽薄膜後的表面形貌...56 圖 4-20 凝結態 HMDS 的穿透式 IR 光譜圖...58 圖 4-21 以 350℃沉積於矽晶片表面的非晶相氫化碳化矽，經 HMDS 處理後的 FT-IR 光譜圖 ... 59 圖 4-22 奈米孔洞二氧化矽薄膜沉積非晶相氮化矽後的應力趨勢、膜厚與應力值，與試片曲率半徑的變化趨勢...60 圖 4-23 矽晶片利用 HDP-CVD 系統沉積非晶相氮化矽後的應力值...61 圖 4-24 以場發射掃描式電子顯微鏡觀察奈米孔洞二氧化矽薄膜沉積非晶相氮化

(13)

矽的試片斷面...62 圖 4-25 矽晶片沉積非晶相氮化矽的膜厚與折射指數的變化、沉積速率 ...63 圖 4-26 奈米孔洞二氧化矽薄膜沉積非晶相氮化矽後，經 HMDS 處理的 FT-IR 光譜圖...65 圖 4-27 以原子力顯微鏡觀察奈米孔洞二氧化矽薄膜沉積非晶相氮化矽薄膜後的表面形貌...66 圖 4-28 三甲基矽化奈米孔洞二氧化矽薄膜沉積非晶相氮化矽後的應力趨勢、膜厚與應力值，與試片曲率半徑的變化趨勢...67 圖 4-29 三甲基矽化奈米孔洞二氧化矽薄膜沉積非晶相氮化矽後，經 HMDS 處理的 FT-IR 光譜圖 ...68 圖 4-30 以場發射掃描式電子顯微鏡觀察三甲基矽化奈米孔洞二氧化矽薄膜沉積非晶相氮化矽的試片斷面...69 圖 4-31 HMDS 改質處理與沉積非晶相氮化矽程序調換，應力值的比對...70 圖 4-32 以原子力顯微鏡觀察三甲基矽化奈米孔洞二氧化矽薄膜沉積非晶相氮化矽薄膜後的表面形貌...71 圖 4-33 非晶相氮化矽沉積於矽晶片表面，經 HMDS 處理後的 FT-IR 光譜圖 ...73 圖 4-34 奈米孔洞二氧化矽薄膜沉積非晶相氧化矽後的應力趨勢、膜厚與應力值，與試片曲率半徑的變化趨勢...74 圖 4-35 矽晶片沉積非晶相氧化矽後的應力值 ...75 圖 4-36 以場發射掃描式電子顯微鏡觀察奈米孔洞二氧化矽薄膜沉積非晶相氧化矽的試片斷面...76 圖 4-37 矽晶片沉積非晶相氧化矽薄膜的膜厚與折射指數的變化、沉積速率 ....77 圖 4-38 奈米孔洞二氧化矽薄膜沉積非晶相氧化矽後，經 HMDS 處理的 FT-IR 光譜圖...79 圖 4-39 以原子力顯微鏡觀察奈米孔洞二氧化矽薄膜沉積非晶相氧化矽薄膜後的表面形貌...80

(14)

圖 4-40 三甲基矽化奈米孔洞二氧化矽薄膜沉積非晶相氧化矽後的應力趨勢、膜厚與應力值，與試片曲率半徑的變化趨勢...81 圖 4-41 以場發射掃描式電子顯微鏡觀察三甲基矽化奈米孔洞二氧化矽薄膜沉積非晶相氧化矽的試片斷面...82 圖 4-42 三甲基矽化奈米孔洞二氧化矽薄膜沉積非晶相氧化矽後，經 HMDS 處理的 FT-IR 光譜圖 ...83 圖 4-43 以原子力顯微鏡觀察三甲基矽化奈米孔洞二氧化矽薄膜沉積非晶相氧化矽薄膜後的表面形貌...84 圖 4-44 利用集結式電漿化學氣相沉積系統沉積非晶相氮化矽於奈米孔洞二氧化矽薄膜表面後，應力的趨勢、曲率半徑變化趨勢...86 圖 4-45 利用集結式電漿化學氣相沉積系統沉積非晶相氮化矽與氧化矽於矽晶片表面後應力的趨勢...87 圖 4-46 利用集結式電漿化學氣相沉積系統沉積非晶相氧化矽於奈米孔洞二氧化矽薄膜表面後，應力的趨勢、曲率半徑變化趨勢...88 圖 A-1 彈性變形示意圖 ...97 圖 A-2 薄膜-基材結構應力分析示意圖 ...98

(15)

一、緒論

1.1 積體電路技術發展趨勢

1.1.1 多層內連線結構

隨半導體製作技術的進步，元件尺寸已進入深次微米的領域。如圖 1-1 所示，現今超大型積體電路（Ultra Large Scale Integrated Circuit, ULSI）必須採用多層內連線的結構，以配合日益增加的電晶體密度。當導線的線寬縮小後，晶片的效能主要受限於後段製程的內連線延遲，因此業界的趨勢係以低電阻的銅導線與超低介電常數的金屬間介電層（inter metal dielectrics）結合，以達到降低訊號傳遞延遲與耗損的目的。如表 1-1 所示，根據 ITRS 為未來超大型積體電路的內連線系統需求所研擬的趨勢，西元 2007 年後的金屬間介電層，等效介電常數值必須在 2.7 左右【1】。圖 1-1 超大型積體電路採用多層內連線的結構示意圖。 Cu-M8 Cu-M6 Cu-M4 Cu-M2 Via 7 Via 5 Vi a 3 Vi a1 Cu-M1 W Low k (k≦2.8) Low k (k≦2.8) STI Cu-M8 Cu-M6 Cu-M4 Cu-M2 Via 7 Via 5 Vi a 3 Vi a1 Cu-M1 W Low k (k≦2.8) Low k (k≦2.8) STI

(16)

表 1-1 ITRS 為未來超大型積體電路的系統需求研擬的趨勢。

（ The International Technology Roadmap for Semiconductors (ITRS), Interconnect Chap., Semiconductor Industry Association, 2003.）

<2.4 <2.4 <2.4 <2.7 <2.7 <2.7 <3.0 Intermetal insulator - kbulk

2.7-3.0 2.7-3.0 2.7-3.0 3.1-3.6 3.1-3.6 3.1-3.6 3.3-3.6 Intermetal insulator - keff

6 6 7 8 9 10 12 Barrier/Cladding thickness (nm) 12 12 11 11 11 10 9 No. of metal levels

60 67 76 85 95 107 120 MPU/ASIC 1/2Pitch (nm) 50 57 65 70 80 90 100 DRAM 1/2Pitch (nm) 2009 2008 2007 2006 2005 2004 2003 Year of Production <2.4 <2.4 <2.4 <2.7 <2.7 <2.7 <3.0 Intermetal insulator - kbulk

2.7-3.0 2.7-3.0 2.7-3.0 3.1-3.6 3.1-3.6 3.1-3.6 3.3-3.6 Intermetal insulator - keff

6 6 7 8 9 10 12 Barrier/Cladding thickness (nm) 12 12 11 11 11 10 9 No. of metal levels

60 67 76 85 95 107 120 MPU/ASIC 1/2Pitch (nm) 50 57 65 70 80 90 100 DRAM 1/2Pitch (nm) 2009 2008 2007 2006 2005 2004 2003 Year of Production 1.1.2 內連線延遲當積體電路的密度增加，元件尺寸縮小，導線的電阻值與金屬間介電層的電容值乘積所形成的功率損，將延遲訊號的傳遞時間。如圖 1-2 所示，為閘極延遲（intrinsic gate delay）與電阻電容延遲（RC delay）的關係，顯示導線的線寬逐漸縮小後，晶片的效能將主要受限於後段製程的內連線延遲。電阻電容延遲效應可利用下列等式說明： m m Wt L R=ρ .

(

)

_⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ + = + = m m m m V L t W L W t L C C C 2 2εε₀ . ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ + = = 2 ₀ 2₂ ₂2 m m m t L W L RC ρεε τ . C fV fV P 2 0 2 2 tan 2 π δ εε π ∝ ∝ .

(17)

其中，R 為導線電阻，C為金屬間介電層的電容，ρ為電阻率，L 為內連線長度，m m t 為金屬層厚度，W 為線寬，ε 及ε₀分別為介電層與真空的介電常數， P 則為功 率損。因此，當元件的線寬縮小後，即使應用銅導線與低介電材料的組合，仍無法避免導線電阻與寄生電容所導致嚴重的功率損，後段內連線無法跟上前段電晶體的訊號傳遞速度。傳統鋁導線與二氧化矽層間介電層的設計已不敷需求，因此積體電路多層內連線的設計，必須仰賴低電阻的銅導線與超低介電常數的金屬間介電層結合，以達到降低訊號傳遞延遲與耗損的目的。近年來低介電常數材料以電漿輔助化學氣相沉積的含氟二氧化矽（Siliconoxyfluoride, FSG），旋轉塗布的含氫矽酸鹽（Hydrogen silsesquioxane, HSQ）、含甲基矽酸鹽（Methyl silsesquioxane,

MSQ），以及多孔性二氧化矽（porous silica）等材料最具應用價值【2～6】。

(18)

1.1.3 雙鑲嵌技術

多層內連線結構係利用乾式蝕刻，分別在金屬間介電層蝕刻出引洞（via）與溝渠（trench）構造，填入銅導線後利用化學機械研磨（Chemical Mechanical Polish ）進行平坦化，即所謂引洞優先（ via first ）的雙鑲嵌技術（ dual

damascene），重複多次後即可完成多層內連線結構【7】，如圖 1-3 所示。

然而，在蝕刻過程中為了精準地控制引洞與溝渠的深度，結構中將導入蝕刻終止層（etch stop layer）；銅導線填入後所衍生的銅擴散問題，必須藉由沉積擴散阻障層（diffusion barrier）解決。在上述疊層與金屬間介電層結合後，仍需考量等效介電常數（keff）應符合多層內連線的實際需求，因此在疊層的選擇上優先考慮低介電常數或低電阻材料。圖 1-3 雙鑲嵌結構（引洞優先）的製作流程示意圖。 via PR IMD IMD etch stopper

metal line metal line metal line

metal PR Cu Cu barrier (a)沉積金屬間介電層與蝕刻終止層＋引洞微影曝光 (b)蝕刻引洞＋溝渠微影曝光 (c)蝕刻溝渠＋去除光阻 (d)沉積擴散阻障層 (e)填入銅導線 (d)平坦化 via PR IMD IMD etch stopper

metal line metal line metal line

metal PR Cu Cu barrier (a)沉積金屬間介電層與蝕刻終止層＋引洞微影曝光 (b)蝕刻引洞＋溝渠微影曝光 (c)蝕刻溝渠＋去除光阻 (d)沉積擴散阻障層 (e)填入銅導線 (d)平坦化

(19)

所謂蝕刻終止層，係乾式蝕刻在進行介電層的圖案化時，介電層下方必須先行沉積一層具備高蝕刻選擇比（etch selectivity）的疊層，緩衝蝕刻氣氛，使得溝渠或引洞的蝕刻深度可達到一致化的效果，同時可避免過度蝕刻（over etch）對下層介電材料造成破壞，一般採用非晶相氮化矽作為蝕刻終止層。此外，由於銅原子的擴散係數較高，極易擴散進入二氧化矽的結構中導致深層能階等問題，因此銅導線填入前，必須在引洞與溝渠表面沉積一層可阻絕銅原子擴散的疊層，傳統採用氮化矽等材料作為擴散阻障層，近年來則以低介電常數的碳化矽【8】或低電阻的氮化鉭【9】最具應用潛力。 1.2 低介電常數材料的應用 1.2.1 奈米孔洞二氧化矽薄膜傳統應用於金屬間介電層的氧化矽，可利用電漿輔助化學氣相沉積系統獲得，介電常數值約在 4 左右，而真空（空氣）的介電常數定義為 1，因此理論上超低介電常數可藉由調節介電材料的孔隙率達成，如圖 1-4 所示，且文獻中已闡述介電值可調式材料的諸多特性。以低成本的旋塗法所製備的多孔性二氧化矽薄膜，可將介電常數值降至 2.5 以下，相當具有發展潛力。圖 1-4 介電常數值與孔隙率的關係。 Re la ti v e di e le c tric c ons ta n t Porosity （％） 0 0 1 2 3 4 20 40 60 80 100 Oxide k~4.0 Oxide k~4.0 Low k~2.5 Low k~2.5 Re la ti v e di e le c tric c ons ta n t Porosity （％） 0 0 1 2 3 4 20 40 60 80 100 Oxide k~4.0 Oxide k~4.0 Low k~2.5 Low k~2.5

(20)

奈米孔洞二氧化矽薄膜，係以現今超大型積體電路的系統需求為前提，擁有高孔隙率所帶來的超低介電常數（1.5～2.5）、良好的機械特性及熱穩定性（可達 600℃），因此與先進銅製程及雙鑲嵌技術具有高度整合性。此外，由於與傳統絕緣層同為二氧化矽材質，並使用成本低廉的旋轉塗布方式製備，可作為極具競爭優勢的金屬間介電層材料。在製備上，奈米孔洞二氧化矽薄膜係利用酸催化二氧化矽凝膠，導入有機模板分子合成前驅物，藉由前驅物旋轉塗布過程中模板分子的自組構形成特定相，再以連續熱處理去除薄膜內含的溶劑與模板分子，得到有序性排列的孔洞陣列。除了高孔隙度外，奈米孔洞二氧化矽薄膜的附著性良好，製程效率高。此外，雖然奈米孔洞二氧化矽薄膜在煅燒後，孔道表面將殘存大量矽醇基，極易吸附水氣而導致超低介電常數的特性失效，惟可利用烷基化改質處理作薄膜的表面修飾（modification），使孔道表面呈現疏水性。薄膜的製備過程中將遭遇體積收縮的問題，衍生張應力，亦可藉由烷基化改質處理所衍生的壓應力達到應力舒緩效果，提升機械性質。 1.2.2 蝕刻終止層與擴散阻障層材料利用高密度電漿沉積系統所得非晶相氫化碳化矽，由於擁有低介電常數值與良好的機械性質，對於一般的化學物質以及水氣具備的絕佳阻絕能力，同時在與其他低介電材質所建構的疊層系統內，非晶相氫化碳化矽亦可滿足製程所需的蝕刻選擇比，因此非常適合導入雙鑲嵌技術中與金屬間介電層結合。非晶相氮化矽薄膜廣泛應用於各類型的電晶體，可作為最終的鈍化層有效阻絕金屬離子的擴散，並且與傳統鋁導線製程溫度的相容性高。此外，由於化性穩定不易受腐蝕，因此在傳統金屬鑲嵌技術中，可作為蝕刻終止層阻絕蝕刻氣氛。非晶相氧化矽由於可藉由電漿輔助化學氣相沉積系統獲得，沉積溫度大幅降低後更適宜現今超大型積體電路的製程需求，並廣泛應用於各種絕緣層或是閘極氧化層的製作。

(21)

1.3 研究目的考慮雙鑲嵌結構中，非晶相薄膜的沉積將必然衍生各種本質應力；銅導線的填入，在歷經退火階段亦將衍生龐大熱應力，加諸化學機械研磨階段所帶來的外應力，將導致試片曲率半徑不同程度的變化，影響結構精密度以及元件良窳。因此，如何因應後續製程，無論薄膜的沉積或是熱處理所衍生的應力，將成為超大型積體電路製作的重要課題。本研究將針對奈米孔洞二氧化矽薄膜，以及利用高密度電漿化學氣相系統所沉積的非晶相氫化碳化矽、氮化矽以及氧化矽與奈米孔洞二氧化矽薄膜結合後的疊層系統，分別經過疏水化改質處理後，由化學特性與光學特性的角度分析殘留應力的趨勢，探討沉積條件與本質應力（intrisic stress）的關聯。

(22)

二、文獻回顧

2.1 介電層材料簡介本研究中針對奈米孔洞二氧化矽薄膜、非晶相氫化碳化矽、氮化矽與氧化矽，作為可應用於雙鑲嵌結構中所需的金屬間介電層、蝕刻終止層，以及擴散阻障層材料，分別作以下簡介。 2.1.1 超低介電二氧化矽薄膜多孔性二氧化矽薄膜，可利用矽源、水及醇類混合，並以酸或鹼的催化合成二氧化矽溶膠凝膠，經時效後旋塗於基材表面，再以熱處理除去溶劑後獲得。以傳統氣凝膠法（ Aerogel ）所製備的二氧化矽薄膜，係採用超臨界萃取技術（supercritical extraction）除去溶劑，雖可得到極高的孔隙率（＞85％），機械強度卻無法提升；以乾凝膠法（Xerogel）所製備的二氧化矽薄膜（無論是利用酸催化或鹼催化者），除了孔徑分布不均，加諸紊亂的孔洞排列以及較嚴重的薄膜體積收縮，因此也無法取得優勢。高孔隙率為超低介電特性的必要條件，然而卻將犧牲結構的機械強度，此時有機分子模板的導入，將使二氧化矽薄膜在低介電特性與結構強度中尋求妥協。本研究中探討奈米孔洞二氧化矽薄膜的製備，係以溶膠-凝膠法（Sol-gel）為基礎，將 TEOS（Tetraethyl orthosilicate）、乙醇、水與鹽酸混合，置入持溫的回流（reflux）系統合成酸催化二氧化矽溶膠凝膠，經添加有機分子模板以及時效處理後配製出奈米孔洞二氧化矽前驅物，再以批次的連續熱處理除去薄膜內部的多餘溶劑與有機分子模板。溶膠-凝膠法牽涉到在酸或鹼催化的環境下，水解與縮合反應（包含醇縮合與水縮合）【10】，可利用下列三式來描述：

(23)

ROH OH Si O H OR Si− + ⎯hydrolysis⎯⎯⎯→≡ − + ≡ 2 . （2-1） ROH Si O Si Si HO OR Si− + − ≡ ⎯alcohol⎯⎯⎯condensati⎯⎯⎯on→≡ − − ≡+ ≡ _ . （2-2） O H Si O S Si HO OH Si− + − ≡ ⎯water⎯⎯_condensati⎯⎯⎯on→≡ − − ≡+ ₂ ≡ . （2-3）其中 R 表烷基群（alkyl group）。如式（2-1）所示，水解反應利用水的氫氧基群取代 TEOS 的烷氧基，並生成矽醇基；如式（2-2）所示，TEOS 的烷氧基群持續與矽醇基作用後可生成 Si-O-Si 結構，並釋放醇類，稱之為醇縮合；如式（2-3）所示，矽醇基彼此作用後同樣可生成 Si-O-Si 結構，並釋放水分子，稱之為水縮合，通常縮合反應在水解尚未完成時即開始進行。此外，由於 TEOS 與水不互溶，因此添加乙醇作為均質劑（homogenizing agent）來調和分離的兩相，同時在水解以及醇縮合反應中將不斷釋放醇類，可確保均質化的效果，但文獻中亦有提到免添加溶劑即可合成凝膠的方法【11】。文獻中對於特定酸催化行為（specific-acid-catalyzed）水解反應的機制作了諸多解釋，但大致可歸納為空間（steric）與電荷誘導（inductive）效應的影響，並以雙分子親核置換反應（bimolecular nucleophilic displacement reaction,

SN2-Si）【10】來說明：在酸性條件（H3O+）下，如圖 2-1 所示，式（2-1）中 TEOS 的烷氧基可迅速吸附 H+ 導致質子化（protonated），換言之矽原子的電子雲密度將大幅減小，吸引電子的能力增強，所以此時水分子可與 TEOS 作用並利用電荷交換的機制吸附，而烷氧基的局部正電荷將相形衰弱，隨後脫離 TEOS 並生成醇。前述機制中由於氫氧基取代了烷氧基，可減緩 TEOS 矽原子周遭空間的擁擠程度，因此加速水解反應，如圖 2-2 與表 2-1 所示，分別為酸性條件下水與氫離子濃度對反應速率的影響。

(24)

圖 2-1 以雙分子親核置換反應說明酸催化水解反應。

（C. J. Brinker and G. W. Scherer, Sol-gel Science (Academic Press, San

Diego, 1990)）表 2-1 反應速率常數與氫離子濃度關係。 R k 102 (1 mol-1 s-1 [H+]-1) C₂H₅ 5.1 C₄H₉ 1.9 C6H13 0.83 (CH₃)₂CH(CH₂)₃CH(CH₃)CH₂ 0.3

Rate Constant k for Acid Hydrolysis of Tetraalkoxysilanes (RO)₄Si at 20oC C6H13 CH3CH(CH3)CH2 CH3(CH2)5 CH3CH(CH3)CH2 CH CH CH n H3C H3C CH3CH(CH3)CH2 0 5.1 0.030 1 1.9 2 0.83 0.15 0.095 0.038 3 0.3

Rate Constant k (102 (1 mol-1 s-1 [H+]-1)) for Acid Hydrolysis of Alkoxyethoxysilanes (RO)_4-nSi(OC₂H₅)_n at 20oC

R

(25)

圖 2-2 酸性條件下，水分子濃度與 TEOS 的水解反應時間關係圖。

Diego, 1990)）

探討奈米孔洞二氧化矽薄膜沉積時形成孔洞結構的主要驅動力，係來自前驅物中二氧化矽溶膠與有機模板分子間的微弱作用力（如 van der Waal

力、偶極-偶極力以及微弱的氫鍵），加諸有機模板分子本身的自組構能力。如圖 2-3 所示，有機分子模板即介面活性劑（surfactant）的一種，分子利用本身親油性及親水性的兩端，在前驅物中匯聚成微胞（micelle），進一步成為微胞桿。當前驅物旋塗於矽晶片表面時，藉由乙醇的揮發，誘導有機模板分子在數秒內完成自組構行為，生成六邊形（Hexagonal）形式規則排列的孔洞陣列特定相，稱為揮發誘導自組構（evaporation-induced self-assembly）【12】。旋轉塗佈的過程（圓周運動），由於載台提供試片的向心力，因此將無可避免衍生機械應力導致薄膜微結構的變

(26)

圖 2-3 有機分子模板作用示意圖。

有機分子模板的導入，除了可帶來高孔隙率（經 BET 量測得：總孔隙率大於

50％，孔徑分布介於 35 至 50 Å；經 XRD 分析得：孔道的排列方向為平行矽晶片（100）

平面，d-spacing 為 7.6 nm，同時孔洞的間距為 8.5 nm）創造超低介電常數，同

時有序性的孔管陣列可有效增強機械性質【13】。

2.1.2 非晶相氫化碳化矽（ Hydrogenated Amorphous Silicon Carbide, α -SiC:H）非晶相氫化碳化矽由於擁有低介電常數值（一般約為 4～6）與良好的機械性質，對於一般的化學物質以及水氣具備的絕佳阻絕能力，同時在雙鑲嵌結構內，非晶相氫化碳化矽亦可滿足製程所需的蝕刻選擇比，因此非常適合應用於多層內連線的製作。本研究中所探討的非晶相氫化碳化矽，係以三甲基矽烷（Trimethylsilane, Z3MS）作為高密度電漿化學氣相沉積系統的前驅物，可確保 Si-C 鍵結的生成以及減少 Si-Si 與 C-C 群產生【14】。一般在研究非晶相氫化碳化矽的結構時，係以矽原子為核心所組成四面體交聯（tetrahedral network）的 Si-C 鍵結為基礎，並與少量的 Si-Si、C-C 形成異核鍵結（heteronuclear bonding），換言之，在結構上非晶相氫化碳化矽是屬於 gelling Self-assembled np-SiO₂ drying + curing Surfactant Micellar rods (Hexagonal array) Micell gelling Self-assembled np-SiO₂ drying + curing Surfactant Micellar rods (Hexagonal array) Micell

(27)

化學無序性的。此外，非晶相氫化碳化矽中通常會含有以 C＝C 雙鍵為主，類高分

子（polymer-like）形式的 sp2

組態碳原子、不等成分的碳氫化合物 C-Hn，以及 Si-H

鍵結【15～18】。

由於碳的陰電性較矽為強（碳為 2.5，矽為 1.8），氫原子將傾向與碳鍵結。

在非晶相氫化碳化矽中，Si-Si 與 Si-C 鍵結的鍵長差異相當大（Si-Si 為 2.35 Å，

Si-C 為 1.86 Å），因此結構中將含有相當數量的氫原子【19】。而氫原子與矽結合後生成的終端基，將阻撓 Si-C 鍵結的交聯，造成非晶相氫化碳化矽結構中生成微孔隙（microvoid），微孔隙中富含碳氫化合物氣氛。在 Rynders【20】等人的研究中指出（前驅物為 Tetramethylsilane，沉積方式為 PE-CVD），非晶相氫化碳化矽結構中的 Si-H 鍵結的生成可顯示諸多訊息：首先，電漿沉積系統可將前驅物分解為不同形式的分子態，因此可研判有些許的 Si-C 鍵結將裂解。再者，考慮沉積參數造成的差異，低壓腔體中的電漿往往聚集更高能量的物種，因此前驅物分子可被裂解為更小、活性更高的型態【21～23】，可使

鍵能頗強的 Si-C（104 kcal/mol）斷鍵，因此低壓的腔體中傾向 Si-C 及 C-H 的裂解，並且可生成交聯的微結構。探討電漿的機制，低壓的腔體的確可使得粒子的平均自由徑（mean free path）增加，減少能損的機會，因此可聚集更高能量的物種。此外，當含有 Si-C 及 C-H 等鍵結的前驅物被分解為更具活性的自由基後，可在薄膜內部充當架橋（bridging）或交聯單位的角色；反之，在高壓的腔體中則傾向 C-H 的裂解，並且生成聚合態（polymeric）的微結構，如圖 2-4 所示。

(28)

（a）（b）

圖 2-4 Si-C 微結構示意圖：（a）聚合態，（b）交聯態。

（S. W. Rynders, A. Scheeline, and P. W. Bohn, J. Appl. Phys. 69, 2951

(1991)）在 Lee【25】等人的研究中指出（前驅物為 Trimethylsilane，沉積方式為 PE-CVD），由於使用 Z3MS 作為前驅物，隨 Z3MS 流量的增加，非晶相氫化碳化矽結構中存在大量 Si-CH3的官能基使薄膜密度減小，同時介電常數值下降（約為 4 至 7），顯示非晶相氫化碳化矽與銅鑲嵌製程的高整合度。當 CH3為結構的終端基時，可阻礙 Si-C 鍵結的交聯，因此非晶相氫化碳化矽薄膜的結構將趨於鬆散【26】。

根據 Kelires【27】在 1992 年以 Monte Carlo Simulation 方式（一種以實驗

值為基礎的電腦模擬運算），探討 300 K 時非晶相氫化碳化矽的化學組成及結構的研究中指出：同樣以理想的四面體結構為前提，每個矽原子平均將與 1.75 個矽原子及 2.27 個碳原子結合（總和大於 4 係由於缺陷造成【28】）。隨著非晶相氫化碳化矽中碳含量的相對增加，促使碳原子的配位以 sp2 組態為主，亦即其結構將以類石墨（graphite-like）的二維交聯為主；當矽含量相對增加時，促使碳原子的配位以 sp3 組態為主，亦即其結構將以類鑽石（diamond-like）的四面體為主。類鑽石的結構較緻密，反映出 Si-C 鍵結密度高；類石墨者則較為鬆散，反映出 Si-C 鍵結密度低【29】。此外，亦有文獻指出在電漿沉積系統中，高溫的基板在離子轟擊效應的交互作用下將使得薄膜內的含氫量（氫分子或原子）減少，有助於增加

(29)

Si-C 鍵結的數目【30】。在 Delplancke【24】等人的研究中指出（前驅物為 Monomethylsilane，沉積方式為 PE-CVD），當電漿沉積系統的基板溫度低於 150℃時，非晶相氫化碳化矽的組成容易受到氧的污染（原子百分比大於 10）；高於 300℃後則污染可減小（屆時原子百分比小於 1）。基板溫度的差異，將造成非晶相氫化碳化矽薄膜成長時 Si-C 與氧化合物等物種黏滯係數的不同，因此氧污染程度亦有所差異；伴隨離子轟擊效應，高溫有助於減少薄膜含氫量，並提升 Si-C 鍵結的交聯程度。其次，電漿射頻的功率越高，則沉積速率越高，係由於氣態前驅物分子的裂解程度提升。總結前述，可大致歸納出非晶相碳化矽的成長特性、鍵結種類及微結構。而任何應力行為必定涉及界面或薄膜內部原子鍵結的扭曲、先天微結構的限制以及應力場的消長。以沉積條件而言，增加電漿射頻功率，有助於增加沉積速率，帶來的薄膜體膨脹並衍生壓應力；基板溫度的提升，則有助於薄膜內部缺陷的重整並增進 Si-C 鍵結的交聯，因此微結構將傾向聚縮，導致壓應力的衰退。

2.1.3 非晶相氮化矽（Amorphous Silicon Nitride, SixNy）

一般在電漿沉積系統所得非晶相氮化矽薄膜，膜質緻密且堅硬，擁有高殘留應力，因此容易破裂。在積體電路製程中，氮化矽薄膜相當廣泛的應用於各類型的電晶體，通常與氧化矽接合可作為最終的鈍化層（passivation layer），有效阻絕金屬離子（如 Na+ ）的擴散，並且與鋁導線製程溫度的相容性高。此外，由於化性穩定不易受腐蝕，在傳統金屬鑲嵌技術中，可作為蝕刻終止層阻絕蝕刻氣氛。然而由於本身介電常數偏高（約 6～8）導致導線之間寄生電容上升，以及薄膜容易破裂，使得金屬導線的可靠度（reliability）退化。在文獻中對非晶相氮化矽的研究，不外乎電漿系統的沉積條件對於化學結構的影響，以及殘留應力的機制。氮原子為三鍵的鍵結形式（sp2 -like），並且 Si-N-Si 的結構較為呆板。由於電漿系統通常採用 silane 與 NH3做為前驅物氣氛，因此沉積所得氮化矽薄膜必然含有氫原子，而在非晶相的結構中原本屬於 Si-N 鍵結的配

(30)

位將產生大量的斷鍵（懸鍵），屆時將與氫原子結合。Si-H 與 N-H 鍵結的數目可影響氮化矽薄膜的化學計量比，因此成為鑑定薄膜品質的重要指標。沉積速率取決於氣態前驅物裂解及游離後，在基材表面結合生成特定鍵結的程度【31】。在 Kobayashi【32】等人的研究中指出（前驅物為 silane、NH3、N2及 H2，沉積方式為 PE-CVD），射頻功率高低可影響 Si-H 與 N-H 的比值。在低射頻功率下所沉積的氮化矽薄膜，內部將存有過量的矽原子與錯位的氫原子結合生成 Si-H，顯示薄膜沉積過程中產生許多懸鍵，而 Si-H 將造成薄膜絕緣特性不良。在積體電路製程中，以沉積參數控制氮化矽薄膜的應力為一項重要課題。氮化矽擁有的龐大張應力，一般會歸因於產生 Si-N 的鍵結時釋放 NH3的反應導致薄膜體積收縮。然而，在電漿沉積系統中的離子轟擊效應以及基板溫度的提升促使薄膜產生緻密化的影響下，亦可使氮化矽薄膜衍生壓應力【33】。在 Nagayoshi【34】等人的研究中指出（前驅物為 silane 及 NH3，沉積方式為 PE-CVD），應力行為來自矽原子與氮原子的晶格常數差異【35】。氫與其他原子的鍵結密度可影響薄膜的殘留應力行為，此時氮化矽的張應力來自薄膜表面的收縮，並釋放 NH3，尤其當 N-H 鍵結的密度（cm-3）與 Si-H 相近時更為明顯，該釋氣（evolution）機制主導了氮化矽的應力行為【36】。同樣在 Claassen【37】等人的研究中（前驅物為 silane、NH3及 N2，沉積方式為 PE-CVD）更進ㄧ步說明了前述釋氣機制，由於射頻、基板溫度的差異，導致薄膜表面的氫氣脫附速率，以及內部短程排列的有序性產生變化，並利用氫原子的含量與鍵結密度說明殘留應力機制【38】。氮化矽薄膜的沉積與成長，牽涉到 Si-N 鍵結的交聯，同時產生氫氣的脫附後可決定薄膜最終的結構。諸如基板溫度的提升，以及低頻電漿的離子轟擊皆可增加氫氣的脫附。研究結果顯示：隨基板溫度的提升，原本的壓應力逐漸衰退並轉變為張應力（轉折溫度約為 600℃），同時密度上升，薄膜內部的氫含量則呈線性遞減；隨電漿頻率的提升，同樣由壓應力逐漸衰退並轉變為張應力（轉折點為 4 MHz），此時則密度下降，氫含量遞增。由張應力逐漸轉變為壓應力的機制，係來自氮化矽薄膜暴露於離子的轟擊之

(31)

下，由於薄膜表層被迫植入離子導致的體積膨脹，以及原本屬於短程有序排列的 Si-N 結構遭到破壞，導致斷鍵（Si-H、N-H 亦然），倘若此時基板溫度不足，無法及時消除結構內的缺陷以及離子轟擊帶來的損傷，則薄膜將呈現壓應力；氮化矽薄膜呈現張應力的行為，則可利用釋氣機制來說明。在電漿沉積系統中，氣態前驅物裂解為自由基等粒子並在表面結合成 Si-H、N-H 等鍵結，因此有沉積速率，而當該速率小於薄膜表面氫氣的脫附速率，則表面產生體積收縮為薄膜帶來張應力【39】。一般可利用高基板溫度與低頻電漿，或低基板溫度與高頻電漿得到具有張應力的氮化矽薄膜。

而在 Smith【36】等人的研究中（前驅物為 silane 及 NH3，沉積方式為 PE-CVD）

同樣證實前述釋氣機制。然而此處所提到的釋氣行為係藉由薄膜表層中相鄰的 N-H 鍵結，得到來自基板的熱能反應而釋放 NH3。首先，前驅物電漿在基材表面經由化學反應結合成特定態：

(

2

)

4 2 3 4 4NH Si NH 4H SiH + ⎯⎯ →plasma⎯ + 再經由表面聚合反應，產生 NH3並脫附。

(

2

)

4 3 4 8 3 3Si NH ⎯heat⎯→⎯ Si N + NH 如圖 2-5 所示，當 NH3脫附後則生成微孔隙並分別留下 Si 與 N 的懸鍵，而微孔隙內產生受拉伸的 Si-N 鍵結。由於受到週遭結構的限制，受拉伸的 Si-N 鍵結無法得到舒緩，於是在聚合區（condensation zone）衍生應力場。當基板溫度越高，薄膜的密度上升，同時氫、氮的成分減少，顯示 Si-N 鍵結的交聯程度越高，體積收縮越嚴重，所得到的張應力則越劇烈；但另一方面則使沉積速率下降，係由於表面粒子黏滯係數降低。

(32)

圖 2-5 非晶相氮化矽結構釋氣及聚合結構模型示意圖。

（D. L. Smith, A. S. Alimonda, C. C. Chen, S. E. Ready, and B. Wacker, J.

Electrochem. Soc. 137, 614 (1990)）

2.1.4 非晶相氧化矽（Amorphous Silicon Oxide, SiOx）

相較於傳統熱成長法所得到的氧化矽，利用電漿輔助化學氣相沉積系統所得到的非晶相氧化矽，由於沉積溫度大幅降低，因此更適宜現今超大型積體電路的製程需求，並廣泛應用於介電層、鈍化層或是閘極氧化層的製作。一般在研究中所關注的，不外乎氧化矽的電性（如介電常數、內部電荷性質、漏電流值）、光學特性、密度及應力等，並且多半與氧化矽本身的微結構及鍵結有關。然而，以傳統熱成長法利用 TEOS 與 ozone 為前驅物的所得到的氧化矽薄膜，將遭遇到水氣吸附、殘留矽醇基、以及應力導致薄膜破裂的情形。電漿輔助式沉積系統的低沉積溫度容易混入雜質原子，同時 Si-O-Si 的鍵結彼此聚集造成高度應變（highly strained），一旦久曝於大氣中作時效，具有應變的鍵結將容易與水氣反應並且生成緊鄰的矽醇基，將影響電漿輔助式沉積系統所生成的氧化矽薄 plasma surface “condensation zone bulk film “ ” plasma surface “condensation zone bulk film “ ”

(33)

膜，殘留應力擾動（fluctuation）的因素。與溶膠-凝膠法所製備的奈米孔洞二氧化矽薄膜相較，電漿輔助式所沉積的非晶相氧化矽薄膜，在微觀結構上將富含雜質原子與矽醇物，兩者雖皆無法與矽緻密的原生氧化物（native oxide）相提並論，因此何種氧化矽疊層的體積變化佔優勢，將主導試片的應力趨勢。影響非晶相氧化矽性質甚具的，莫過於沉積條件。在高密度電漿化學氣相沉積系統（HDP-CVD）的前驅物中，通常選擇 silane 與 N2O 作為矽源及氧化劑。但在 silane 流量過多的情況下，氧化矽薄膜中將含有大量的 Si-H 鍵結，而氧化劑過多的情況下又將促使 Si-OH 產生，兩者皆可對電性產生不良影響。另一方面，高密度電漿又可提供充分的離子轟擊效應。所謂高密度電漿，係指沉積系統電漿所攜帶的離子流（ion flux），足以超越薄膜成長所需的淨流量。離子轟擊可使基材近表面的區域強迫性地得到廣泛的離子植入，使薄膜體積膨脹，在應力的表現則更顯壓應力。

在一般電漿化學氣相沉積系統（PE-CVD）的前驅物中，通常選擇 TEOS 或 silane

作為矽源，氧化劑則選擇 O2或 O3。TEOS 所得氧化矽薄膜雖然在溝渠結構中的完整

性（conformity）及階梯覆蓋性（step coverage）將優於 silane，但由化性的角度來看，TEOS 系統阻絕水氣的能力較差，將使得薄膜的可靠度下降。然而在電漿的輔助下，可使得系統沉積速率大幅提升，同時增強電漿的射頻功率並提高氧化

劑的氣氛，亦可得到品質較穩定的非晶相氧化矽【31】。

在研究應力行為上，Dominguez【40】等人認為非晶相氧化矽（前驅物為

silane、N2O，沉積方式為 PE-CVD）內部觀察到的應力，應該來自本質應力σ_int與

熱應力σtherm，前者來自薄膜本身成長特性以及微結構與化學組成，後者則來自氧化矽與矽晶片熱膨脹係數的差異【41】。同樣在 He【42】等人在氧化矽厚度與相關特性的研究中（前驅物為 silane 及 O2，沉積方式為 PE-CVD）提到，該熱應力的性質與變化量與 Si-O-Si 交聯結構的無序程度（inhomogeneity）有關。在沉積參數方面，N2O 的比例增加，亦即增添系統的含氧量，有助於 Si-O-Si 的四面體結構的鍵結，使混成軌域裡的電子組態（sp2 ）更完全，因此有助於微結

(34)

構中應變的舒緩【43】。但另一方面，由於薄膜中 Si-H 鍵結阻礙局部 Si-O-Si 的交聯，破壞理想四面體結構，並使熱膨脹係數減小。根據式（2-16）可知，薄膜與基材的熱膨脹係數差異越大，則熱應力越顯著。薄膜成長理論中，基板溫度的提升，有助於提升被裂解的物種在表面反應的速率，但亦可增加表面分子的脫附速率，因此可影響沉積速率以及薄膜中的含氫量。然而，沉積速率的提升促使微孔洞密度增加，使得交聯結構變得蓬鬆，係由於薄膜內部雜質原子與缺陷無法適時藉由基板溫度的退火效應消除。薄膜內部氫含量的消長，係來自電漿沉積系統 silane 的裂解程度。根據

Kitagawa【44】等人的研究中（前驅物為 silane 及 O2，沉積方式為 PE-CVD）指出，

氫離子在腔體內加速後植入薄膜表面，並與結構中帶有懸鍵的矽原子結合產生終端基，而終端基將阻礙 Si-O-Si 的交聯。

在 Tanaka【45】等人的研究中（前驅物為 silane 及 O2，沉積方式為 PE-CVD），

同樣提到低基板溫度將促使氧化矽薄膜中的含氫量增加，無論 Si-H 或是 Si-OH 的

鍵結都將使介電特性下滑（Si-H 提升電子極化效應，Si-OH 極易吸附水氣）。而藉

由適當地控制電漿能量，離子轟擊效應將有助於減少 Si-OH 鍵結的產生。考慮 Si-O、Si-H 以及 Si-OH 的鍵能分別為 4.8 eV、3 eV 與 2eV，因此將能量調節到 3 eV 便可打斷 Si-H 與 Si-OH 鍵結，而矽原子將可有效地與陰電性大的氧原子結合。

2.2 薄膜的應力

薄膜的應力σ_total 可概分為內應力σ_in （ internal stress ）與外應力σ_ex

（external stress）的總和，其中內應力又可區分為本質應力σint（intrinsic

stress）及熱應力σ_therm（thermal stress），即

ex therm

total σ σ σ

σ = int + + .

(35)

所謂本質應力，係指薄膜形成的階段由於系統沉積速率、基板溫度，或者薄膜本身的成長特性與鍵結架構等因素所衍生的應力，一般可利用薄膜沉積後，試片曲率半徑的變化量來分析；熱應力係由於薄膜與基材分別擁有不同的熱膨脹係數（coefficient of thermal expansion, CTE），在後續經過熱處理所衍生的應力，一般以連續升降溫的熱循環模式（thermal cycle）可量測得應力。根據

Retajczyk【46】等人在 1980 年所作的研究中，藉由薄膜彈性的鋼性參數E_f

(

1−ν_f

)

（elastic stiffness parameter）與熱膨脹係數α_f，分別針對本質應力與熱應力，

所造成薄膜在雙軸方向的線性體積變化的行為作探討，在微區（in situ）的應力量測上，本質應力將遠大於熱應力；而外應力係指環境所施加於薄膜的外在負載。在探討薄膜的沉積以及成長現象時，通常無可避免牽涉到應力行為的存在。而應力對薄膜本身亦可導致種種性質的影響，諸如附著力（adhesion）、晶體缺陷的生成、薄膜表面的成長行為（如 hillocks 及 whiskers）、基材的形變或扭曲，甚至半導體的能帶遷移（band-gap shifts）等現象。現今積體電路產業中，普遍應用微影（Lithography）與蝕刻技術造就高深寬比（aspect ratio）結構的元件，由於尺寸以進入深次微米的領域，製程所能允許的公差將越來越嚴苛，因此在定義元件電路結構（如溝槽、引洞）的圖案時，曲率半徑將深切影響製程的精密度需求以及元件的良窳。 2.2.1 彈性行為在探討薄膜應力衍生出的諸多機械性質之前，首先必須了解薄膜與基材的運動模式，應該侷限在彈性應變（elastic strain）的範圍。一旦超出了材料的彈性限，即屬塑性變型，屆時將牽涉到內部晶體結構的改變（如：缺陷的產生、應變能的釋放），甚至材料的破壞，理想的薄膜-基材結構模型便無法建立，亦無法計算應力。因此在後續 Stoney 方程式的推導過程中，將考慮到薄膜-基材結構的彈性應變以及基材的楊氏模數、厚度、薄膜厚度等數值作應力的計算。在本研究

(36)

中所使用的 4 吋矽晶片基材，其楊氏模數為 1.805 × 1012 dyne/cm2 ，應力-應變行為自彈性變形至破斷（fracture）非常迅速。有關彈性行為進一步的理論說明以及相關等式的推導，收錄於附錄 A.1.1。 2.2.2 應力行為在薄膜與基材所建立的複合結構（composite structure）中，應力的行為導源於當薄膜沉積於基材表面時，本身的成長行為（膨脹或收縮）帶給結構整體的影響，並且將藉由界面的鍵結力傳達至基材，導致基材隨著薄膜產生彈性變形以及曲率半徑的改變。因此薄膜殘留應力，將定義為基材帶給薄膜的反作用力，範圍侷限在二維的界面處。薄膜的附著力，在應力的行為中扮演極為重要的角色。附著力為一種成對並具有方向性（pairwise）的相互作用力，係討論前述複合結構中的力學行為時的基礎，並且可進一步演繹為薄膜與基材的相關重要特性。電漿輔助式的沉積系統中，薄膜自沉積於基材表面的過程，往往牽涉到電漿內各種粒子的熱交換，吸附、游移以及擴散等行為，最終以物理性吸附或化學性吸附形式（產生鍵結或電荷交換機制）附著於基材，而達到穩定態。因此附著力的理論強度，應該來自於鍵能

（無論是 van der Waals 力或者共價鍵）。前述複合結構中，考慮薄膜的膨脹與收

縮能否忠實地藉由附著力傳達至基材，同時必須維持整體結構內部的力學平衡等前提下，將影響界面作彈性應變的程度以及曲率半徑值的改變量。如圖 2-6 左所示，當薄膜沉積於理想狀態的水平基材表面（曲率半徑無限大），成長行為有體積收縮的現象時，此時薄膜帶給基材的作用力具有向內聚縮的傾向，而基材帶給薄膜的作用力則具有向外延展的傾向。為了維持結構內部的靜力平衡（否則薄膜在作用力的拉扯下可能產生層狀剝落、破斷的行為，複合結構的前提將不存在），結構內部勢必產生應力，同時薄膜與基材必須產生適當的彈性變形來調節，由於結構的限制使得彼此擁有相同的長度（以薄膜而言，長度受到基材的牽制而有伸張的運動，反之則收縮），因此殘留應力產生了凹向上（曲率半徑

(37)

值為正）的試片，定義薄膜受到張應力（tensile stress）。反之，如圖 2-6 右所示，當薄膜的成長行為有體積膨脹的現象時，薄膜則相對帶給基材向外延展的作用力，而基材將帶給薄膜向內聚縮的作用力，薄膜長度受到基材的牽制而有收縮的行為，因此殘留應力產生凹向下（曲率半徑值為負）的試片，定義薄膜受到壓應力（compressive stress）。圖 2-6 處於不同應力模式下的薄膜與基材結構示意圖。在應力的實際量測上，若基材曲率半徑原始值為負，則沉積薄膜後處於張應力狀態的試片，曲率半徑將趨向負值越大，處於壓應力狀態者則曲率半徑將趨向負值越小；基材曲率半徑原始值若為正，則張應力狀態的試片曲率半徑將趨向正值越小，壓應力狀態的試片曲率半徑將趨向正值越大。此外，由於同一批矽晶片即擁有不同的曲率半徑，而薄膜殘留應力分析儀的量測原理乃藉由機台的光學分析，根據試片的曲率半徑變化與計算後得知試片的殘留應力值。因此，當矽晶片本身即預先存在一曲率半徑，將對於後續的薄膜沉積以及諸多製程，薄膜本身所造成的體積變化產生效應，並且影響應力值的校正。理論上的曲率半徑變化遵循前述基本趨勢。一般在薄膜沉積階段，過大的張應力可能導致薄膜面的破裂（crack），而過大的壓應力可能導致薄膜面的產生皺折（wrinkling），甚至可能有喪失局部附著力的層狀剝落（delamination）情形。 bending moment bending moment

under tensile stress under compressivestress

bending

moment bending

moment

(38)

2.2.3 Stoney 方程式

在本研究中，薄膜應力分析儀（The Tencor FLX-2320）將應用 Stoney 方程式計算應力：

(

s

)

f s s f f f d d E R w d F ν σ − = = 1 6 1 2 . （2-4）式（2-4）為 Stoney 方程式，有關詳細理論基礎與推導，收錄於附錄 A.1.2。 2.2.4 應力分析

本研究中利用薄膜應力量測分析儀（The Tencor FLX-2320, thin film stress analyzer）測量薄膜的殘留應力。量測原理係藉由固定波長的雷射光入射至試片表面，根據所得反射光偏移量，分析試片在薄膜沉積前後曲率半徑值的變化，代入 Stoney 方程式而計算出試片的殘留應力值。因此薄膜的殘留應力值，與矽晶片的楊氏模數（此處的楊氏模數必須利用 Poisson 比作雙軸模式的校正）、晶片厚度、曲率半徑值，以及薄膜厚度有密切的關聯【47】。在 Stoney 方程式的應用上，可得知殘留應力的性質主要取決於曲率半徑的變化值1/R−1/R₀（R 表基材的原始曲率半徑值， R 表薄膜沉積後的曲率半徑值）₀ ，若為正值，則顯示試片呈現張應力，反之則為壓應力。另一方面，無論是單層膜

（single layer）或者疊層（film stacks），皆以總體膜厚d_f_,_total作殘留應力值的

校正。

在未來超大型積體電路的多層金屬連線結構中，勢必將採用具有超低介電常數的絕緣材料與金屬銅作為金屬間介電層以及導線，以降低電阻電容延遲、訊號耗損等問題，同時導入雙鑲嵌技術，將金屬間介電層圖案化之後，利用非等向性蝕刻來建立溝渠與引洞結構。為了改善銅導線所衍生的擴散並且須精準控制蝕刻

(39)

深度，結構中必須導入可阻絕銅擴散以及高蝕刻選擇比的疊層。然而，疊層的沉積將衍生殘留應力，並使得基材曲率半徑改變，影響介電層曝光顯影時的準確度，應力過大者可能導致疊層的破裂或剝離。此外，多層內連線的製作，必須經過化學機械研磨的平坦化程序，可為雙鑲嵌結構帶來龐大壓應力；銅導線填入及退火亦將衍生嚴重的張應力。因此本研究將針對超低介電常數材料以及作為蝕刻終止層、擴散阻障層的薄膜殘留應力作探討。

(40)

三、實驗

3.1 試片製備試片的製備包含基材的前處理、前驅物的配製、奈米孔洞二氧化矽薄膜的沉積、電漿化學氣相沉積系統作介電疊層的沉積以及疏水化改質處理等程序。 3.1.1 矽晶片清洗基材所使用的四英吋 p-type（100）矽晶片，必須經過清洗蝕刻工作站標準清洗流程（RCA clean）的清潔，程序概要如後：（1）浸入 120℃的硫酸水溶液（H2SO4： H2O＝3：1）10 分鐘，氧化並去除矽晶片表面殘留的有機物；（2）浸入常溫的氫氟酸水溶液（HF：H2O＝1：50）直至晶背不沾水，去除原生的二氧化矽（native oxide）；（3）浸入 75℃的氨水與過氧化氫水溶液（NH4OH：H2O2：H2O＝0.25：1：5）10 分鐘，去除矽晶片表面殘留的細微顆粒、有機物以及 1A、2A 族金屬離子；（4）浸入 75℃的鹽酸與過氧化氫水溶液（HCl：H2O2：H2O＝1：1：6）10 分鐘，去除矽晶片表面殘留的 1A 族金屬離子；（5）再次浸入常溫的氫氟酸水溶液（HF：H2O＝1：50）直至晶背不沾水，去除因前述步驟所導致的二氧化矽。上述五項步驟，在每一項結束後皆需以去離子水浸泡清洗（rinse）七個循環，最後置入旋乾機乾燥，完成標準清洗流程。 3.1.2 奈米孔洞二氧化矽薄膜前驅物的配製前驅物的製備，係以溶膠-凝膠法為基礎，利用 TEOS 溶液與水分別作為矽源以及反應物，乙醇作為主要的溶劑，用以製造酸性催化環境的鹽酸水溶液以滴定方式加入。將上述溶液以特定比例混合後，置於 70℃的持溫系統進行 90 分鐘的回流，合成酸催化二氧化矽溶膠凝膠。將三區塊共聚物（triblock copolymer）Pluronic P123 的乙醇溶液作為有機

(41)

分子模板（molecular template），導入酸催化二氧化矽溶膠凝膠充份混合。最後，在室溫下靜置四小時進行時效處理（aging）配製而成。奈米孔洞二氧化矽薄膜前驅物的成分與莫耳比如表 3-1 所示。表 3-1 奈米孔洞二氧化矽薄膜前驅物溶液的成分以及莫耳比。 3.1.3 奈米孔洞二氧化矽薄膜試片的製備將矽晶片基材固定於旋塗機（spin coater）上，同時沉積系統必需維持在富含乙醇氣氛中，確保旋塗過程中前驅物的性質。以適量的前驅物滴入並佈滿矽晶片表面。設定旋塗機轉速為 1600 rpm，時間 30 秒，將前驅物溶液旋轉塗佈於矽晶片上。試片須置入烘箱進行 40℃二小時的乾燥步驟（drying），使旋塗於基材上的薄膜有充分的時間進行反應，同時多孔性二氧化矽的骨架結構得以獲得初步的穩定。其次，薄膜內所殘存的乙醇，可以不破壞薄膜內部結構的方式緩慢揮發。之後升溫至 110℃，進行一小時的烘烤步驟（baking），使薄膜內部的溶劑加速揮發，溶質的密度得以增加，並且使薄膜內部的 Si-OH 鍵結進行交聯反應，形成以 Si-O-Si 鍵結為主的骨架結構並固化。最後，將試片送入高溫常壓爐管，以 400℃進行 30 分鐘的煅燒製程（calcination），利用高溫驅除薄膜內部的有機模板分子，使原本被微胞所佔據的空間被空氣取代，形成奈米級的孔道（pore channel）。經過上述步驟，可製得奈米孔洞二氧化矽薄膜（as-calcined），並且擁有短程有序性排列的微結構特性，試片隨即測量殘留應力並分析化性。奈米孔洞二氧化矽薄膜製備流程圖如圖 3-1 所示。成分莫耳比

TEOS （tetraethyl orthosilicate 1

P123 （triblock copolymer） 0.008～0.03

H2O 3.5～5

HCl 0.003～0.03

(42)

圖 3-1 奈米孔洞二氧化矽薄膜製備流程圖。 3.1.4 HMDS 疏水化改質前處理（HMDS pre-treatment）於密閉容器中，將底置的 HMDS 溶液加熱成為 165℃的蒸汽（HMDS 的沸點為 124 ～127℃），針對奈米孔洞二氧化矽薄膜進行一小時的改質處理。由於經過煅燒驅除有機分子模板後的奈米孔洞二氧化矽薄膜，孔道表面帶有大量的矽醇基，相當容易與水氣結合（水的介電常數值為 78），導致薄膜的超低介電特性失效，因此必須藉由 HMDS 的三甲基矽化作用，將疏水性的官能基嫁接（grafting）至孔道表面，並藉由薄膜體積的膨脹衍生回彈效應，舒緩應力。酸催化二氧化矽凝膠，置於70℃ 回流系統90分鐘添加P123有機模板分子時效處理，成為前驅物 1600 rpm 30秒，旋塗前驅物於矽晶片表面 40℃ 120分鐘的乾燥 110℃ 60分鐘的烘烤 400℃ 30分鐘的煅燒奈米孔洞二氧化矽薄膜酸催化二氧化矽凝膠，置於70℃ 回流系統90分鐘添加P123有機模板分子時效處理，成為前驅物 1600 rpm 30秒，旋塗前驅物於矽晶片表面 40℃ 120分鐘的乾燥 110℃ 60分鐘的烘烤 400℃ 30分鐘的煅燒奈米孔洞二氧化矽薄膜

(43)

3.1.5 利用高密度電漿化學氣相沉積系統（HDP-CVD）作介電疊層的沉積

高密度電漿化學氣相沉積系統（Duratek Multiplex Cluster System, High

Density Plasma Chemical Vapor Deposition），係利用高功率的感應偶合式電漿

（ Inductively Coupled Plasma ），同時進行沉積（ deposition ）、濺蝕

（sputtering），以及濺蝕物質的再沉積（redeposition）來達到沉積薄膜的目的，同時主要因為具有離子轟擊（ion bombardment）的效應，可使基材近表面的區域強迫性地得到廣泛的離子植入【31】。離子轟擊效應，係指離子束（或帶能量的粒子）轟擊於固態材料表面的過程中，離子、表面原子以及表面結構之間的交互作用，在固體表面及表層中引起了一系列的微觀粒子運動與相對應的表面結構變化，其中包括了表面原子的再濺射（Resputtering）、表面層離子損害（Damage）、表面結構改變，以及薄膜於基材表面附著性（Adhesion）的提升。此外，由於基板溫度的效應使得沉積行為具有低黏附係數（ sticking coefficient）以及高度的表面流動性（surface mobility）等特性，薄膜可得到頗佳的一致性（conformity）以及緻密化的成長。除離子轟擊的效應之外，感應式耦合電漿（ICP）的功率主導氣態前驅物的裂解程度，因此影響薄膜的沉積速率與內部鍵結形式，而沉積速率與基板溫度之間的作用將影響微觀的薄膜成長特性，諸如：島狀物的連結、原子面的整合、缺陷的消長等，並直接牽涉到界面應力場的性質，因此應力特性更形微妙。將氫化非晶相碳化矽（α-SiC:H）、氮化矽（Si3N4）以及氧化矽（SiO2）分別以 150℃、250℃、350℃的溫度，沉積於奈米孔洞二氧化矽薄膜（as-calcined）、三甲基矽化奈米孔洞二氧化矽薄膜（as-HMDS-pre-treated）以及矽晶片表面，探討介電薄膜的表面形貌、薄膜微結構、成長特性以及疊層的應力行為，並建立與化性之間的關聯。沉積條件如表 3-2 所示。

(44)

表 3-2 高密度電漿化學氣相沉積系統的製程參數。 3.1.6 HMDS 疏水化改質後處理（HMDS post-treatment）將前述經過疊層沉積的試片，再度置於 HMDS 蒸氣系統以相同條件處理，研究應力行為與化性的改變。後處理的目的，主要在驗證 HMDS 分子對於「奈米孔洞二氧化矽薄膜＋HDP-CVD 介電薄膜」與「三甲基矽化奈米孔洞二氧化矽薄膜＋HDP-CVD 介電薄膜」系統，是否可穿越疊層再次進行三甲基矽化作用，或者凝結在疊層表面另行成膜，同時釐清應力行為的變化是否來自回彈效應，與化性分析的結果相互驗證。 ICP Power (W) 500 time (s) 15 pressure (mTorr) 0 Z3MS (sccm) 30 temperature (℃) 150/250/350 thickness (Å) 1000/960/945 ICP Power (W) 900 time (s) 159 pressure (mTorr) 0 NH3 (sccm) 24 SiH4 (sccm) 12 temperature (℃) 150/250/350 thickness (Å) 568/561/541 ICP Power (W) 900 time (s) 81 pressure (mTorr) 0 H2 (sccm) 20 N2O (sccm) 240 SiH4 (sccm) 4 temperature (℃) 150/250/350 thickness (Å) 257/368/441 α-SiC:H Si3N4 SiO2

(45)

3.1.7 利用集結式電漿輔助化學氣相沉積系統（PE-CVD）作介電疊層的沉積集結式電漿輔助化學氣相沉積系統（STS Multiplex Cluster System, Plasma

Enhanced Chemical Vapor Deposition），係利用輝光放電（Glow Discharge）於

反應腔內持續產生電漿球，於電漿球內部以及試片表面進行氣相化學反應，應用電漿介穩狀態的特性，強大的電場將已趨於穩定或已達穩定的前驅物作再解離。解離後的活性粒子（如：離子、電子、激態中性氣體分子以及中性氣體分子）經由化學反應的化合物附著於基材上，達到薄膜沉積的目的。PE-CVD 系統由於擁有優良的沉積特性（如薄膜的完整性、連續性），且沉積效率極佳，通常用以沉積金屬間介電層。將氮化矽（Si3N4）及氧化矽（SiO2）以 300℃的溫度分別沉積於奈米孔洞二氧化矽薄膜（as-calcined）以及矽晶片的表面，探討介電薄膜與疊層的應力行為，並與 HDP-CVD 系統所沉積介電薄膜的各項特性作比較。沉積條件如表 3-3 所示。表 3-3 集結式電漿輔助化學氣相沉積系統的製程參數。 power (W) 60 time 1'56" pressure (mTorr) 300 NH₃ (sccm) 80 N2 (sccm) 500 temperature (oC) 300 thickness (Å) 500 power (W) 260 time 18" pressure (mTorr) 200 TEOS (sccm) 10 O2 (sccm) 800 temperature (oC) 300 thickness (Å) 500 Si₃N₄ SiO2

(46)

3.2 試片分析

試片的分析包含薄膜應力的測量、紅外線光譜的分析、利用原子力顯微鏡與場發射掃描式電子顯微鏡作形貌觀察及膜厚鑑定，以及 n&k 系統測量薄膜的光學特性等。

3.2.1 殘留應力分析（Residual Stress Analysis）

薄膜應力分析儀（Thin film stress analyzer, The Tencor FLX-2320），利

用試片經過沉積薄膜後曲率半徑的改變，檢測試片表面光學反射的偏折量，代入 Stoney 方程式（如式（2-10）所示）計算殘留應力值。Stoney 方程式主要考慮基材-薄膜的複合結構產生彈性應變，以曲率半徑的變化量，決定應力的性質與大小，並利用雙軸模數（biaxial modulus）與薄膜厚度作應力值的校正而推導出的方程式。如圖 3-2 所示，為應力量測原理示意圖。The Tencor FLX-2320 本身擁有功率為 4 mW，波長分別為 670 nm 的 Class IIIA 雷射以及 750 nm 的 Class IIIB 雷射

（本研究中使用 670 nm 的 Class IIIA 模式），在分析的過程中，導入預選波長的光束並以已知的入射角掃描試片表面，反射光被感光二極體接收，並檢測出光束的偏折量而得知試片的曲率半徑變化。應用雙波長雷射分析技術的目的主要為針對薄膜的光學性質選擇理想的波長，避免破壞性干涉影響分析結果。首先將矽晶片批次建立曲率半徑的背景值（no film），依序量測各薄膜疊層在各階段處理的殘留應力。本研究中所探討的殘留應力屬本質應力（intrinsic stress），屏除外應力及熱應力的因素，針對薄膜的成長特性所衍生的應力行為作研究。