輸出級電路設計

為了有效地將晶片內部訊號傳送至外部負載，便需要大功率、低失真 度的輸出級緩衝電路[23]，基本上好的輸出級必須滿足以下幾點要求：

1. 有能力傳遞某一程度的訊號功率，並提供可接受範圍內之總諧波 失真（Total Harmonic Distortion, THD）。

2. 設計最小的輸出阻抗使此級電壓增益不易受到負載所影響，而能 有效地將晶片內部的電路訊號送至負載端。

+

-V_i V_o

M_p

M_n +

-A_p

A_n R_o

V_DD

-V_SS

圖3.30 互補式 AB 類輸出級電路圖

3. 由於系統大部分時間都是處於待命狀態，因此應盡量減低沒有訊 號時的靜態功率消耗（Quiescent power consumption）。

4. 電路頻率響應不會限制住整體系統之頻寬。

一般常見的輸出級電路架構以A、B 類為基本型，不過卻分別具有靜態功 率消耗過大與交越失真的缺點，所以便出現所謂的 AB 類輸出級以修正上 述缺點。圖3.30 便是利用誤差放大器搭配共源極架構所實現的例子[24]，

首先誤差放大器Ap、An偵測輸出入電壓差值後，將該誤差放大來驅動 Mp、 Mn 以使輸出電壓追隨輸入波形，因此構成串並式（Series-Shunt）負迴授 閉路連接形式，亦即電壓取樣電壓迴授模式。若假設整體閉迴路增益為

與-VSS+Vov範圍之內，就可以確保輸出將會趨近於輸入波形，也就同時具

析步驟，將電晶體等效小訊號模型帶入後經過簡單的分析便可求得誤差放 大器增益等於

(

)

7 mp mbp

mp

p g g g

A = + （3.44）

而在實際應用上，由於輸出級會受到誤差放大器輸入漂移電壓的影響，使 得一般使用的實際增益值大約都在小於8 的範圍之內。

經過以上的理論分析後，接下來就圖示出電路所得到的模擬結果以供 佐證。首先圖3.32 乃是誤差放大器的頻率響應圖，由其中可看出低頻增益 大約為 5 並且工作頻率範圍至少可到達 10MHz 等級，因此不致於發生誤 差放大器拉低輸出級響應速度的問題。另外因為還保留有 60 度左右的相 位安全邊限（Phase margin）而使放大器穩定的條件得以確立。圖 3.33 則 是輸出級整體電路的頻率響應圖，可得到對應的增益與頻寬之乘積（GBW）

大約為30MHz 左右。同時為了驗證本電路輸出端的穩定特性，圖 3.34 則 是以1MHz 步級（Step）輸入所得到的模擬波形，可看出雖然輸出電壓發 生些許的超越現象，不過卻可有效地加快暫態響應的速度。

頻率(log) 增益(dB)相位(度)

圖3.32 誤差放大器之頻率響應圖

頻率(log)

增益(dB) 相位(度)

相位 增益

圖3.33 整體輸出級之頻率響應圖

時間(sec)

電壓(V)

輸入波形 輸出波形

圖3.34 整體輸出級之步級響應圖

除了以上所提的頻寬因素之外，由電晶體本身非線性效應所引起的失 真度也是必須考量的重點之一。因此圖3.35 乃是本輸出級電路在不同輸入 弦波頻率下經過傅立葉（Fourier）分析所得到的總諧波失真（Total harmonic

頻率(MHz)

THD (%)

圖3.35 整體輸出級之總諧波失真曲線圖

時間(Sec)

差動輸入電壓(V)差動輸出電壓(V)

圖3.36 輸出入差動電壓波形圖

distortion）曲線圖，當中可發現當輸入頻率小於 5MHz 時所產生的 THD 百分比皆小於 5%，因此本輸出級可適用於一般中低頻應用電路中。至於 圖3.36 則是灌入 100KHz 弦波後在差動輸出情況下所得到的輸出入電壓波 形圖，可以明顯看出當差動輸入電壓範圍介於-3～3V 時，輸出電壓皆可以 準確地追隨輸入變化。所以只要輸出級的額定輸出電流值足以推動外部負 載時，即可保證晶片內的電壓訊號能夠完整地傳送出去，以達到與外部介 面電路相互溝通的目標。