人機介面控制軟體

第四章可程式類比陣列之應用規劃與佈局

4.4 人機介面控制軟體

在討論完FPAA 的硬體電路架構後，最後簡單介紹一下可用於控制電路及模擬結果的軟體系統，期望能夠透過本套控制軟體簡單而有效地規劃電路內部開關以完成 4.2 節中所設計的各式電路方塊。為了簡化設計的複雜度，本軟體將以繞線與模擬為主要目的[29]，並以本論文所設計出具有兩組 CAB 方塊的 FPAA 為目標晶片，善用預留於晶片中的所有繞線資源來使訊號正確傳遞，以達成使用者所需的各項功能。

根據目前有關類比繞線的文獻內容，由於電路連線時會引進些許的寄生效應，並因而對系統電氣特性產生顯著影響，因此已有多種不同方法被提出來解決繞線規劃的問題。對一給定的連線路徑而言，導線與開關天生具有的雜散電阻，導線-導線、導線-基板間的雜散電容都是必須考量的因素。另外可規劃系統中最常使用的開關元件也會出現串聯電阻與寄生電容，使得在路徑規劃時應該盡量減少導線長度、避免導線過度交錯平行和降低開關的數量，以盡可能兼顧電路效能與規劃彈性等要件。

圖4.16 人機介面控制軟體外觀

圖4.16 則是本軟體之外觀，使用者可在左半部 Simulation 視窗中鍵入任意轉移函數的係數資料，以告知程式執行波德圖模擬工作並可依需要隨意縮放其座標軸單位，最後模擬結果將會顯示於右半部視窗中。而在 Program 視窗的部分也能針對本論文所設計的 FPAA 加以規劃，並進一步地配置適當的 CAB 來進行電路連線與模擬，如此將有助於確保設計正確性與規劃便利性。

第五章

結論與未來展望

5.1 結論

本論文提出了一種全差動式可程式類比陣列（FPAA）的電路設計概

念，並以屬於電流訊號傳遞模式的 G_m-C 技術為主要理論基礎。首先建構出適合於一般工業控制用途的基本可配置類比電路方塊（CAB），接著利用此方塊本身所具有的可規劃功能搭配控制訊號流向的周邊開關元件，便可實現出積分器與高階濾波器等常見應用電路。因此使用可程式類比陣列不僅有助於降低系統規劃時所面臨的複雜度，更可藉此將類比電路推展至高度程式化的嶄新領域當中。在實際電路設計方面，可程式類比陣列主要是由數個子電路所構成，包含了可配置類比方塊（CAB）、能隙參考電路

（Bandgap reference）、自我校正電路（Tuning circuit）、輸出放大級（Output stage）、位移暫存器（Shift register）與連線路徑（Routing path）等，各子電路皆是根據固定的分析模擬流程完成驗證。最後並已利用國家晶片實現中心（CIC）所提供的 TSMC 0.35µm Mixed-Signal 2P4M（3.3/5V）製程資料完成下線。因此可歸納出如下的幾項研究特點：

1. 由於可程式類比陣列的系統規格會左右電路性能表現與實現可能性，所以適當而合理地評估與制訂規格將是研究進行順利與否的關鍵，而這部分乃是經由參考過去相關研究文獻與產品資料來選擇合適的架構。

2. 在提高類比電路的效能上，可從線性程度、頻寬高低、降低雜訊

及擴大電壓範圍等幾個方面加以著手，其中對於線性程度與電壓範圍的限制已可透過負迴授補償方法加以改良。因此在建構出的系統中已經發展出解決問題的想法，並期望與實作相互驗證以加大系統適用範圍。

3. 為了簡化系統分析複雜度，建立各子電路的等效模型與特性分析是十分需要而複雜的，因此必須藉助模擬軟體簡化此項步驟並進一步了解其穩態分析、暫態分析與偏壓分析等情況，以求模型盡量與實際電路相符。另外寄生元件的取捨也會影響到模型是否正確，所以這部份希望由模擬結果來逆推得到較為精確的模型參數。

4. 類比電路效能除了受到設計之初所採取的策略限制外，亦會受到實體佈局（Layout）規劃所限制。由於本電路系統在設計時會使用到多個電阻、電容，因此對於元件該如何配置以避免引入雜訊，

或是如何完成電路隔離機制以及如何提高元件精確度都希望能提出有效的作法。

5. 當多個電路模組合併成為系統時複雜度將會提高，導致所伴生的問題以及不可預知的結果也就愈多而使偵錯困難度增加，因此個別子電路的模擬驗證務必力求完整無誤。而在整合時，則需以循序漸進的方式進行以避免模組過多造成電路混亂。

5.2 未來展望

在可預見的未來裡，可程式化元件的使用率將隨著系統複雜度增加而提升，尤其是類比電路由於設計及實現具有較高挑戰性，以及在真實世界中大都以類比訊號方式作為傳遞媒介等原因，使得多用途的可程式類比陣列能在未來訊號處理領域裡佔有一席之地，並同時讓電路系統擁有動態可規劃功能的優點。因此設計者只需利用此可重複規劃的功能便可輕易地變換系統響應，以應付外界環境變化時所造成的影響，如此整體系統的彈性與應用層面便能更為廣泛。

在完成本論文系統設計與模擬之後，為了進一步地改善本系統電路之效能，因此將未來可發展的方向大致列舉如下：

1. 頻寬的提高：對於可程式化的類比系統而言，電路元件與開關元件乃是限制整體頻寬的最主要因素，因此未來可以嘗試簡化所使用的轉導器電路，或是從避免開關寄生效應的方向來著手。

2. 雜訊的改善：由於本 FPAA 是以 5V 電源電壓為設計基礎，所以並未詳究電路雜訊的影響程度。但是隨著電源電壓逐漸降低而使得輸出訊號範圍縮減的趨勢下，就必須針對雜訊的來源加以分析，以免電路動態範圍遭受不必要的干擾。

3. 可靠的繞線設計與控制機制：FPAA 主要目的即在於促使類比電路擁有可程式化的功能，因此具有高度可規劃彈性與低失真度的連線網路佈局將是未來研究發展之重要課題。最後，除了硬體部分的設計外，為了提供使用者人性化的設計平台以便捷地完成電路規劃工作，屬於軟體部分的人機介面程式亦是相當重要的一環。

參考文獻

[1] T. Yamamoto, S. I. Gotoh, T. Takahashi, K. Irie, K. Ohshima, and N.

Mimura, “A Mixed-Signal 0.18-µm CMOS SoC for DVD Systems with 432-MSample/s PRML Read Channel and 16-Mb Embedded DRAM,”

IEEE J. Solid-State Circuits, Vol. 36, pp. 1785-1794, Nov. 2001.

[2] Anadigm, Inc., AN221E02 Data Sheet, 2001.

[3] B. Pankiewicz, M. Wojcikowski, S. Szczepanski, and Yichuang Sun, “A Field Programmable Analog Array for CMOS Continuous-Time OTA-C Filter Applications,” IEEE J. Solid-State Circuits, Vol. 37, pp. 125-136, Feb. 2002.

[4] H. Kutuk and Sung-Mo Kang, “A Field-Programmable Analog Array

（FPAA） Using Switched-Capacitor Techniques,” IEEE ISCAS, Vol. 4, pp. 41-44, May 1996.

[5] X. Quan, S.H.K. Embabi, and E. Sanchez-Sinencio, “A Current-Mode Base Field Programmable Analog Array Architecture for Signal Processing Applications,” IEEE Proceedings of Custom Integrated Circuits, pp. 277 -280, May 1998.

[6] D. Anderson, C. Marcjan, D. Bersch, H. Anderson, and P. Hu, “A Field Programmable Analog Array and Its Application,” IEEE Proceedings of Custom Integrated Circuits, pp. 555-558, May 1997.

[7] A. C. Carusone and D. A. Johns, “A 5^th Order Gm-C Filter in 0.25µm CMOS with Digitally Programmable Poles & Zeros,” IEEE ISCAS, Vol. 4, pp. 26-29, May 2002.

[8] C. Premont, R. Grisel, N. Abouchi, and J.-P. Chante, “Current-Conveyor

Based Field Programmable Analog Array,” IEEE ISCAS, Vol. 1, pp.

155-157, Aug. 1996.

[9] J. Silva-Martinez, J. Adut, J. M. Rocha-Perez, M. Robinson, and S.

Rokhsaz, “A 60-mW 200-MHz Continuous-Time Seventh-Order Linear Phase Filter with On-Chip Automatic Tuning System,” IEEE J.

Solid-State Circuits, Vol. 38, pp. 216-225, Feb. 2003.

[10] P. G. Gulak, “Filed Programmable Analog Arrays: Past, Present and Future Perspectives,” IEEE Region 10 International Conference on Microelectronics and VLSI, pp. 123-126, November 1995.

[11] F. Krummenacher and N. Joehl, “A 4-MHz CMOS Continuous-Time Filter with On-Chip Automatic Tuning,” IEEE J. Solid-State Circuits, Vol.

23, pp. 750-758, June 1988.

[12] T. Kwan and K. Martin, “An Adaptive Analog Continuous-Time CMOS Biquadratic Filter,” IEEE J. Solid-State Circuits, Vol. 26, pp. 859 -867, June 1991.

[13] D. A. Johns and Ken Martin, Analog Integrated Circuit Design, John Wiley & Sons, Inc., New York, 1997.

[14] E. K. F. Lee and P. G. Gulak, “Field Programmable Analogue Array Based on MOSFET Transconductors,” Electronics Letters, Vol. 28, pp. 28 -29, June 1992.

[15] B. Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill, Inc., New York, 2001.

[16] M. Padmanabhan and K. Martin, “A CMOS Analog Multi-Sinusoidal Phase-Locked-Loop,” IEEE J. Solid-State Circuits, Vol. 29, no. 9, pp.

1046-1057, Sep. 1994.

[17] Jun Cheng and Guican Chen, “A CMOS Bandgap Reference Circuit,”

IEEE Proceedings of ASIC, pp. 271-273, Oct. 2001.

[18] J. N. Babanezhad and R. Gregorian, “A Programmable Gain/Loss Circuit,” IEEE J. Solid-State Circuits, Vol. 22, no. 6, pp.1082-1090, Dec.

1987.

[19] G. S. Asmanis, “A Low Voltage OP-Amp with Constant-G_m Rail-to Rail Input and High Swing Self-Biasing Super Cascode Output Stage,” IEEE ISCAS, Vol. 1, pp. 444-447, June 1998.

[20] K. A. Kozma, D. A. Johns, and A. S. Sedra, “On The Tuning of Continuous-Time Integrated Filters, Including Parasitic Effects” IEEE ISCAS, Vol. 2, pp. 835-838, May 1992.

[21] M. Toki, “High Effective Q CMOS Crystal Oscillator Design,” IEEE International Symposium on Frequency Control, Vol. 1, pp. 366-369, Apr.

1999.

[22] Adel S. Sedra and Kenneth C. Smith, Microelectronic Circuits, Oxford University Press, New York, 1998.

[23] H. Khorramabadi, “A CMOS Line Driver with 80-dB Linearity for ISDN Applications,” IEEE J. Solid-State Circuits, Vol. 27, no. 4, pp. 539-544, Apr. 1992.

[24] Paul R. Gray and Paul J. Hurst, Analysis and Design of Analog Integrated Circuits, John Wiley & Sons, Inc., New York, 2001.

[25] J. Faura, I. Lacadena, A. Torralba, and J. M. Insenser, “Programmable Analog Hardware: A Case Study,” IEEE International Conference on Electronics, Circuits and Systems, Vol. 1, pp. 297-300, Sept. 1998.

[26] S. M. Sait and M. S. K. Tanvir, “VLSI Layout Generation of A Programmable CRC Chip,” IEEE Transactions on Consumer Electronics, Vol. 39, pp. 911-916, Nov. 1993.

[27] Dan Clein and Gregg Shimokura, CMOS IC Layout: Concepts, Methodologies, and Tools, Newnes, Boston, 2000.

[28] Alan Hastings, The Art of Analog Layout, Prentice Hall, New Jersey, 2001.

[29] S. Ganesan and R. Vemuri, “FAAR: A Router for Field Programmable Anaolg Arrays,” IEEE Proceedings of VLSI Designs, pp. 556-563, Jan.