可用於訊號處理之Gm-C可程式類比陣列晶片設計

全文

(1)國立交通大學電機與控制工程學系碩士論文可用於訊號處理之 Gm-C 可程式類比陣列晶片設計 The chip design of Gm-C based field programmable analog array for signal processing. 研究生：劉笠勳指導教授：張隆國博士. 中華民國九十三年六月.

(2) 可用於訊號處理之 Gm-C 可程式類比陣列晶片設計 The chip design of Gm-C based field programmable analog array for signal processing 學. 生：劉笠勳. Student : Li-Hsun Liu. 指導教授：張隆國博士. Advisor : Dr. Lon-Kou Chang. 國立交通大學電機與控制工程學系碩士論文 A Thesis Submitted to Institute of Electrical and Control Engineering College of Electrical Engineering and Computer Science National Chiao Tung University in Partial Fulfillment of the Requirements for the Degree of Master in Electrical and Control Engineering June 2004 Hsinchu, Taiwan, Republic of China. 中華民國九十三年六月.

(3) 可用於訊號處理之 Gm-C 可程式類比陣列晶片設計. 研究生：劉笠勳. 指導教授：張隆國. 國立交通大學電機與控制工程研究所. 摘要. 本論文旨在提出並分析了一種適用於工業控制用途的可程式類比陣列（FPAA）設計概念，大致上整體電路乃是經由可配置類比方塊（CAB）與連線網路兩要素所構成，所以 FPAA 能夠透過規劃以上兩項基本單元來建構出所需的類比函數，使得本系統的最大優點即在於可將類比電路設計提升至系統層次。為了增加 CAB 本身的工作頻率，採用了屬於電流傳遞模式的 Gm-C 技術來達成此目的，並以具可規劃性的轉導器與電容為其主要構成元件。另外文中也將會討論利用負迴授理論來改善轉導器線性度的有效策略，並配合能夠穩定轉導值與電容值比例的頻率校正電路，來共同有效地增進系統效能。最後，由於每個 CAB 都能用於實現擁有兩組輸入與一組輸出的一階濾波器並符合 TSMC 0.35µm Mixed-Signal 2P4M（3.3/5V）製程參數，所以只要將多組 CAB 相互結合後便能得到較為複雜的高階濾波器。. i.

(4) The chip design of Gm-C based field programmable analog array for signal processing Student：Li-Hsun Liu. Advisor：Dr. Lon-Kou Chang. Institute of Electrical and Control Engineering National Chiao Tung University. ABSTRACT. In this thesis, a field programmable analog array (FPAA) appliable for industrial control is presented and analyzed. The whole system is composed of configurable analog blocks (CABs) and interconnection network. Through programming the two circuit groups above, FPAA can be reconfigured to implement many desired analog functions along system level. Each CAB consists of three programmable operational transconductance amplifiers and capacitors. The current mode Gm-C technique is used to increase operating frequency. In this thesis, the strategy used to modify the linearity of tranconductor through negative feedback method is proposed to improve the linearity performace. In addition, a circuit based on frequency tunuing is also considered to obtain the precise ratio of transconductance and capacitance. The proposed CAB is designed to realize a first-order filter with two inputs and one output, so the combination of CABs can implement a more complex high-order filter. Finally, the entire procedure of design is set to match the parameters of TSMC 0.35µm Mixed-Signal 2P4M (3.3/5V) process. ii.

(5) 誌謝本論文能順利完成，首先要感謝指導教授張隆國博士的悉心照顧與教誨，不僅使我在研究生兩年生涯中得以成長茁壯，更有如黑暗中的燈塔般使我在茫茫學海中不致迷失方向。感謝老師的指導方使本論文得以順利完成，在此表示最誠摯的謝意。另外感謝口試委員李祖添博士與廖德誠博士給予本論文的斧正以及建議，使得本論文更加地完整以臻於盡善盡美。感謝實驗室陪我度過困難的朋友們，包括銘裕學長、晏銘學長、致暉學長、銘信學長、平修、偉仁、建仁、志偉、如璇、嘉偉、鵬宇與其他同窗好友，謝謝你們陪我度過這多采多姿的生活。最後要感謝一直在背後默默支持我的家人與女友，尤其是我所敬愛的雙親，來自於他們的愛護與關心使得每一天都成為美麗的奇蹟，並讓我能夠全心全意地專注於功課與研究工作上。願將此榮耀和喜悅與我的家人一起分享。謹將本論文獻給所有關心我的人！. 劉笠勳謹誌於交通大學 815 實驗室中華民國九十三年六月. iii.

(6) 目錄. 中文摘要................................................................................................................i 英文摘要...............................................................................................................ii 誌謝......................................................................................................................iii 目錄......................................................................................................................iv 圖例.....................................................................................................................vii 表格......................................................................................................................xi. 第一章. 緒論 .................................................................................................. 1. 1.1. 研究背景與動機 ..................................................................................1. 1.2. 研究目的 ..............................................................................................3. 1.3. 研究方法 ..............................................................................................4. 1.4. 論文架構 ..............................................................................................5. 第二章. 可程式類比陣列之回顧與探討 ......................................................7. 2.1. 前言 ......................................................................................................7. 2.2. Gm-C 之建構單元-轉導器...................................................................7 2.2.1 轉導器的原理與分析.................................................................8 2.2.2 動態源極退化轉導器.................................................................9 2.2.3 定偏壓電晶體轉導器...............................................................12. iv.

(7) 2.2.4 浮動電壓源轉導器...................................................................14 2.3. 以 Gm-C 技術為基礎之濾波器設計 .................................................16 2.3.1 轉導器模擬之電阻與電感.......................................................17 2.3.2 Gm-C 積分器.............................................................................19 2.3.3 Gm-C 一階及二階濾波器.........................................................20 2.3.4 高階濾波器之合成...................................................................22. 2.4. Gm-C 電路之可程式化策略 ..............................................................23 2.4.1 電流鏡陣列...............................................................................24 2.4.2 類比開關陣列...........................................................................25. 第三章. 可程式類比陣列之設計與模擬 ....................................................29. 3.1. 前言 ....................................................................................................29. 3.2. 整體電路系統架構 ............................................................................29. 3.3. 可配置類比方塊設計 ........................................................................31 3.3.1 電路架構...................................................................................31 3.3.2 轉導器設計...............................................................................33 3.3.3 米勒積分器設計.......................................................................40. 3.4. 能隙參考電壓與偏壓電路設計........................................................42 3.4.1 能隙參考電壓設計...................................................................43 3.4.2 偏壓電路設計...........................................................................46 3.4.3 定轉導放大器設計...................................................................49. 3.5. 頻率校正電路設計 ............................................................................50 3.5.1 主體校正電路設計...................................................................51 3.5.2 震盪器電路設計.......................................................................53. 3.6. 輸出級電路設計 ................................................................................56. 3.7. 開關控制電路設計 ............................................................................61 v.

(8) 第四章. 可程式類比陣列之應用規劃與佈局 ............................................66. 4.1. 前言 ....................................................................................................66. 4.2. 各式濾波器之實現 ............................................................................66 4.2.1 一階濾波器之規劃...................................................................67 4.2.2 二階濾波器之規劃...................................................................73. 4.3. 電路佈局結果 ....................................................................................75 4.3.1 元件佈局方式...........................................................................76 4.3.2 系統佈局結果...........................................................................78. 4.4. 人機介面控制軟體 ............................................................................79. 第五章. 結論與未來展望 ............................................................................81. 5.1. 結論 ....................................................................................................81. 5.2. 未來展望 ............................................................................................83. 參考文獻.............................................................................................................84. vi.

(9) 圖例. 圖 1.1. FPAA 數位控制訊號示意圖 ...............................................................2. 圖 2.1. 轉導器之等效電路符號 ......................................................................9. 圖 2.2. 傳統式轉導器電路圖（a）原型（b）改良型 ................................10. 圖 2.3. 定偏壓電晶體轉導器電路圖............................................................13. 圖 2.4. 多輸出端轉導器之簡化圖................................................................14. 圖 2.5. 浮動電壓源轉導器電路圖................................................................14. 圖 2.6. 使用源極隨耦器之浮動電壓源轉導器電路圖................................15. 圖 2.7. 數位類比製程之相互時程表............................................................18. 圖 2.8. 轉導器模擬被動元件圖（a）電阻（b）電感 ................................18. 圖 2.9. 全差動式 Gm-C 積分器電路圖（a）雙端浮接電容（b）單端浮接電容 ........................................................................................................20. 圖 2.10. 一階類比濾波器之訊號流程圖........................................................21. 圖 2.11. Gm-C 一階類比濾波器電路圖 ..........................................................21. 圖 2.12. 二階類比濾波器之訊號流程圖........................................................22. 圖 2.13 串接合成之高階濾波器.....................................................................22 圖 2.14. 電流鏡陣列 ........................................................................................24. 圖 2.15. CMOS 開關（a）電路圖（b）等效導通電阻................................26. 圖 2.16. 改變訊號極性之開關 ........................................................................27. 圖 2.17. 切換訊號路徑之開關 ........................................................................27. 圖 2.18. 電容陣列 ............................................................................................28. vii.

(10) 圖 3.1. FPAA 系統架構圖 .............................................................................30. 圖 3.2. 可配置類比方塊（CAB）電路圖....................................................32. 圖 3.3. 可配置類比方塊（CAB）之訊號流程圖........................................32. 圖 3.4. 非線性系統之輸出入特性曲線........................................................34. 圖 3.5. 二階非線性系統之負迴授模型........................................................34. 圖 3.6. 負迴授改良型轉導器電路圖............................................................36. 圖 3.7. 轉導器之小訊號半電路圖................................................................37. 圖 3.8. 改良前後之轉導值比較圖................................................................39. 圖 3.9. 經開關規劃後之四種不同轉導值....................................................40. 圖 3.10. 傳統米勒積分器電路圖（a）基本型（b）改良型 ........................41. 圖 3.11. 米勒積分器電路圖 ............................................................................41. 圖 3.12 米勒積分器之小訊號半電路圖 ........................................................42 圖 3.13. 能隙參考電路圖 ................................................................................44. 圖 3.14. 能隙參考電壓與溫度變化圖............................................................44. 圖 3.15. 能隙參考電壓與電源電壓變化圖....................................................45. 圖 3.16. 共模電壓電路圖 ................................................................................45. 圖 3.17. 共模電壓與溫度變化圖 ....................................................................46. 圖 3.18. 詳細偏壓電路圖 ................................................................................47. 圖 3.19. 電流源 In 與輸出電壓變化圖............................................................48. 圖 3.20. 遠距離電流源偏壓電路圖................................................................48. 圖 3.21. 定轉導放大器電路圖 ........................................................................49. 圖 3.22. 頻率校正電路圖 ................................................................................51. 圖 3.23. 積分器增益圖 ....................................................................................52. 圖 3.24. 不同參考頻率之校正電壓圖............................................................53. 圖 3.25. 震盪器電路圖 ....................................................................................53. 圖 3.26. 波形產生器之等效電路圖................................................................54 viii.

(11) 圖 3.27. 波形產生器之簡化電路圖................................................................54. 圖 3.28. 單端震盪訊號電壓圖 ........................................................................55. 圖 3.29. 雙端震盪訊號電壓圖 ........................................................................56. 圖 3.30. 互補式 AB 類輸出級電路圖 ............................................................56. 圖 3.31. 誤差放大器電路圖 ............................................................................57. 圖 3.32. 誤差放大器之頻率響應圖................................................................59. 圖 3.33. 整體輸出級之頻率響應圖................................................................60. 圖 3.34. 整體輸出級之步級響應圖................................................................60. 圖 3.35. 整體輸出級之總諧波失真曲線圖....................................................60. 圖 3.36. 輸出入差動電壓波形圖 ....................................................................61. 圖 3.37. 單一位元之正緣觸發 D 型正反器（a）邏輯電路圖（b）方塊圖 ... ............................................................................................................62. 圖 3.38. 多位元之位移暫存器 ........................................................................62. 圖 3.39. 3 級位移暫存器之波形模擬圖.........................................................63. 圖 3.40. CRC 等效電路表示圖 .......................................................................64. 圖 4.1. 一階濾波器電路圖 ............................................................................68. 圖 4.2. 一階濾波器增益圖（改變直流增益）............................................69. 圖 4.3. 一階濾波器相位圖（改變直流增益）............................................70. 圖 4.4. 一階濾波器增益圖（改變極點位置）............................................70. 圖 4.5. 一階濾波器相位圖（改變極點位置）............................................71. 圖 4.6. 比例控制器電路圖 ............................................................................71. 圖 4.7. 積分控制器電路圖 ............................................................................72. 圖 4.8. 比例控制器之波德圖 ........................................................................72. 圖 4.9. 積分控制器之波德圖 ........................................................................73. 圖 4.10. 二階濾波器電路圖 ............................................................................73 ix.

(12) 圖 4.11. 二階濾波器增益圖（改變ζ）........................................................75. 圖 4.12. 二階濾波器相位圖（改變ζ）........................................................75. 圖 4.13. 電阻佈局示意圖 ................................................................................76. 圖 4.14. BJT 佈局示意圖 ................................................................................77. 圖 4.15. 整體 FPAA 電路佈局圖....................................................................78. 圖 4.16. 人機介面控制軟體外觀 ....................................................................79. x.

(13) 表格. 表 2.1. SC 與 Gm-C 技術之比較表 .................................................................8. 表 2.2. 二進位碼與溫度計碼之對應關係....................................................25. 表 3.1. CRC 執行步驟 ...................................................................................65. xi.

(14) 第一章緒論. 1.1 研究背景與動機近年來隨著硬體電路與電子設計自動化（EDA）軟體的快速進步，數位可程式化元件的使用需求日趨頻繁，如 PLD、CPLD 與 FPGA 等所具有的可重複規劃性與功能多樣性之特點，使其成為電路中重要標準設計元件，並為邏輯電路帶來了革命性影響。此外由於半導體製程與系統規模持續地進步擴大，使得數位與類比電路整合至單一晶片上的製程限制不斷被突破[1]，也讓系統單晶片（SoC）技術逐漸萌芽成熟，加速了類比電路利用數位控制策略跨入可程式化領域的腳步，所以此概念便具體發展出可程式類比陣列（Field Programmable Analog Array, FPAA）的電路實體[2][3]。根據現有文獻，由於 FPAA 具有動態規劃與即時控制的優點，所以目前此系列技術主要應用於類比訊號處理與工業控制用途上，其中包含有類比數位訊號轉換器、濾波器與閉迴路控制器等方面，提供使用者輕易設計類比電路的機會與擁有規劃彈性的解決方案。一般而言，FPGA 內部是由許多的可配置邏輯方塊（Configurable Logic Block, CLB）所組成，再由使用者根據個別需求變更邏輯方塊所實現的函數和相互間之連線路徑，以達到修改輸出邏輯結果之目的。相似地，可配置類比方塊（Configurable Analog Block, CAB）亦是構成 FPAA 之基本元素，同時搭配互聯網路（Interconnection network）與輸出入方塊（I/O block）建構出整體系統的三大部分。不過由於類比電路用途與應用對象過於廣. -1-.

(15) 泛，單一類比方塊內無法滿足所有類比功能，因此應該針對不同應用方向修改 CAB 內部電路配置以符合需求。整體來說，FPAA 是在類比架構下利用數位訊號控制以達到編程規劃的功能，同時配合完善的介面程式以更改所需要的參數與連線，所以假如某應用系統是由 FPAA 所實現時，即具有以下幾點優勢可供利用： 1.. 即時並重複編程功能：由於 FPAA 內部控制電路是以 SRAM 所形成的移位暫存器（Shift register）為主，可經由串列（Series）傳輸模式與外界做資料溝通而使 FPAA“知道＂如何工作，因此使用者不需瞭解內部電路架構，只要透過適當人機介面程式便可快捷地完成類比電路設計。至於簡單的控制位元示意圖則如下圖 1.1 所示，分為控制可配置類比單元（CAB）與連線（Interconnection）兩方面。藉由控制訊號可隨意修改的彈性，賦予了 FPAA 活潑的設計生命力，不僅拉長該應用電路之使用週期，也提供了從另一角度切入類比電路設計的機會。. CAB Circuits. Bit Stream. Interconnection Circuits. Dn D1 D2 CAB Interconnection control word control word. 圖 1.1 FPAA 數位控制訊號示意圖 2.. 電路設計參數數位化：由於積體電路容易受到製程條件漂移而影響，導致相同電路亦會因佈局或製造方式相異而產生不同結果，尤其對於類比電路而言此效應更加明顯，所以 FPAA 就具有保持電路一致性的優點。另外由於控制電路之參數乃是以數位方式加以儲存，當硬體電路本身因內外在環境而產生誤差時，可重新修 -2-.

(16) 正內部電路參數值來加以補償而延長產品使用週期。同時參數值若經由編碼後再附加入檢測資料錯誤的機制，更可確保在通訊及數據儲存過程中的正確性與穩定性。因此善用電路參數數位化以達到硬體電路可攜化將是其主要競爭重點之一，更可避免受到元件漂移與佈局方式的影響。 3. 降低系統設計複雜度：FPAA 的優點即在於使用者可直接從系統觀點出發來規劃電路。例如設計一般濾波器時，不需再從一堆獨立的運算放大器、被動元件等基本零件中進行選擇，而改在友善的人機介面程式中利用圖形接線來完成模型配置與佈線，如此可減少多餘設計時間。另外隨著 DSP 理論的蓬勃發展，雖然使得類比訊號處理的問題可轉用 DSP 方法加以解決，但是額外的前後端 A/D、D/A 電路與先天解析度限制有時卻反而會增加問題複雜度，所以 FPAA 便具有直接對類比訊號作反應而簡化電路的優點。縱然具有以上優點，不過持平而論，FPAA 仍然隱含著些許瓶頸亟待突破，例如（1）連線規劃需要相當的類比專業技術，以避免開關及導線引起寄生效應。（2）屬於混合訊號式晶片的 FPAA 需要考量數位雜訊影響類比訊號的程度。（3）內部可配置類比方塊利用率的問題。綜合以上所述，雖然 FPAA 目前尚不屬於一般常見的產品，不過相關論文研究已如雨後春筍般相繼發表，並已提出多種有效的電路架構[4][5]，因此大量相關應用將是未來可以預見的。. 1.2 研究目的在瞭解 FPAA 本身優缺點後，就可以進一步奠定未來研究與突破方向。由於 FPAA 基本架構仍是由類比電路所組成，使得許多此領域下所常 -3-.

(17) 面臨的挑戰如頻寬（Bandwidth）、線性度（Linearity）、訊號/雜訊比（S/N ratio）與頻率響應（Frequency response）等都必須加以考量。另外，可程式化功能也隱含著類比方塊使用率的課題，因此如何在有限硬體資源下實現所要求的功能，是未來可深入探討的部分。而本論文將來所發展的研究重點目標可分為以下三點： 1.. 整合各基本單元至 CAB 方塊中：為了進一步確定可程式化範圍，必須將各電路單元整合成一小型系統後，定義出電路單元於 CAB 中的配置方式與位置，並規範控制訊號所需的位元數。因此這一步驟將會大大影響往後電路效能與可規劃能力，必須完善考慮。. 2.. 設計高效能之互聯網路：一般互聯網路皆是利用電晶體開關來完成訊號切換動作，但實際開關上所寄生的電阻、電容會大幅降低其性能，導致FPAA的互聯網路佈局比起FPGA更受限制，因此發展出高效率路徑結構與降低寄生效應敏感度將是這部分的主要貢獻與目的。. 3.. 建立可程式化之應用架構：首先將本論文所提出的FPAA應用對象設定於工業控制上，並搭配完成的CAB與互聯網路雛形提出基本可靠電路原型後，便可以此為基礎修改整體電路之電氣特性以符合規格需求。. 1.3 研究方法為求本論文具有相當之嚴謹性與完整性，在研究方法上必須有條不紊地遵循固定研究模式，如此一來不僅大幅減少研究方向錯誤的發生機率，亦可期望理論分析與模擬結果趨於一致，以達到兩者相互驗證、相輔相成. -4-.

(18) 之效果。即使最終結果有不合預期者，亦能以此科學方法為基礎，逐步釐清問題所在並加以解決、改進。在整個研究過程中所採用之方法步驟可分為以下幾點： 1.. 蒐集整理 FPAA 之相關論文與現有產品資料，以評估符合需要的系統架構與規格。. 2.. 首先將本系統中各子電路種類加以分類，並嘗試著建立理想情況下的數學模型，以求簡化整體系統設計複雜度，減少模擬發散問題。. 3.. 將數學模型與模擬所得到的實際情況互相比較，並修正所設計之電路單元與模型。在這過程中，由於非線性效應的影響，經常需要使用到試誤法以逐漸逼近理想設計參數值。. 4.. 結合各子電路後，完成整體系統前段模擬（Pre-simulation）以驗證系統效能，同時測試可程式化功能之限制，以訂出本系統的工作範圍。. 5.. 最後將其實現至矽晶片上，為確保 IC 成品能與模擬時一致，在佈局（Layout）結束後必須執行後段模擬（Post-simulation），以將佈局所伴隨的寄生效應列入考慮。. 1.4 論文架構本論文共分為五章：第一章先介紹整個論文研究的動機與目的，並對可程式化系統元件發展背景及應用概況加以介紹，並點出此類型系統所具有的特點，接著針對研究目標與所採取之研究方法與步驟做一說明。第二章回顧過去文獻研究實現 FPAA 所採行的方法，並以 Gm-C 技術為主要探. -5-.

(19) 討對象，同時介紹將其轉換為可程式化的策略。第三章則針對可程式類比陣列中的各子電路方塊加以詳細討論，並分析有效增進電路線性度所採行的方法。第四章著重於利用現有 FPAA 電路資源規劃出常見的一階及二階濾波器，展現出使用本設計擁有即時規劃各項參數的優點。最後第五章對研究成果做出總結，並提出未來的展望與建議。. -6-.

(20) 第二章可程式類比陣列之回顧與探討. 2.1 前言本章旨在於回顧過去文獻研究實現 FPAA 所採行的方法。綜觀國內外論文研究，已有許多發表成果針對此議題提出電路拓樸，並發展出增進電路效能與可規劃度之解決途徑。因此希望藉由本章建立起電路系統之整體概念，附帶提出完整設計步驟的指導方針，以對 FPAA 應用範圍與系統架構做一完善交代。第二節主要在分析並探討轉導器電路的工作原理及其可應用的範圍。由於轉導器（Transconductor）乃是 Gm-C 電路系統之基本方塊，為求對此元件架構有一初步認識，本節將會提出目前現有的轉導器實現方式。第三節則是以轉導器為基礎來實現一般常見的系統方塊。第四節簡介了如何將可程式化功能引入類比電路，以及各種可程式化策略彼此間相對的差異性，以便分析全類比式電路之缺點並尋求解決之道。. 2.2 Gm-C 之建構單元-轉導器綜觀 FPAA 論文所提出的理論及系統架構，若由訊號傳遞的方式來區別，可分為電壓與電流模式。前者大致以使用運算放大器為基本元件的開關電容技術（Switched Capacitor, SC）[6]為主流，而後者則出現較多的分支如轉導電容技術（Transconductance Capacitor, Gm-C）[7]與電流傳輸器技 -7-.

(21) 術（Current conveyor）[8]等。而在提昇動態範圍（Dynamic range）的前提下，以電流當作訊號媒介將會是較佳的選擇，另外為了滿足高速工作的特點，Gm-C 技術也已有論文發表出高達 200MHz 的頻寬[9]，所以本論文選擇 Gm-C 架構為主要研究主軸，以下也將只提出與此相關的文獻報告。表 2.1 則整理出 SC 與 Gm-C 技術各自的特點。表 2.1 SC 與 Gm-C 技術之比較表開關電容（SC）. 轉導電容（Gm-C）. 工作模式. 電壓. 電流. 工作頻寬. < 1MHz[10]. < 200MHz[9]. 運作方式. 訊號取樣（Sampled data）. 訊號連續. 型態分類. 半類比式. 全類比式. 規劃方式. 電容陣列. 轉導器陣列、電容陣列. 設計參數. 電容比值（C1/ C2）. 時間常數（C/Gm）. 2.2.1 轉導器的原理與分析由於轉導器乃是 Gm-C 技術中不可或缺的要素，因此不論在 Bipolar、 CMOS 或 BiCMOS 領域中都廣泛地被發表應用，其主要功能在於將輸入電壓轉換為輸出電流，因此可歸納為電壓控制電流源（Voltage Controlled Current Source, VCCS）的形式。一般典型的轉導值（輸出電流除以輸入電壓）大約位於數十至數百μ（A/V）範圍內，並且理想的轉導器應擁有以下幾點特性： 1.. 具備無窮大之輸出入阻抗：由於轉導器輸入端為電壓訊號，而輸出端為電流訊號，因此由戴維寧等效電路模型可知當輸出入阻抗 -8-.

(22) 越大時越能避免訊號衰減之缺點，並滿足阻抗匹配的要求。 2.. 具備無窮大之工作頻寬：在 Gm-C 技術中，所有訊號處理對象皆是經由轉導器的電流輸出所形成，使得轉導器成為不可避免的訊號路徑之一，因此為提昇整體系統頻寬應盡量避免此元件限制。. 3.. 具備良好的線性範圍：由於轉導值（Gm）乃是輸出入端小訊號之比值，為確保此關係不脫離線性相關，使得定義明確而穩定的轉導值與輸入電壓線性範圍大小成為不可忽視的因素。. 由以上幾點特性便可得到轉導器之等效電路符號如圖 2.1 所示。. + vi Rin→ ∞. + + Gm -. + v i Rin -. io. + io. Rout -. Rout →∞ 圖 2.1 轉導器之等效電路符號. 而上圖之等效轉導值 Gm 可列如下式 io = Gm vi. （2.1）. 此外為了簡化本論文所使用之製程技術，以及整合數位控制訊號於同一晶片上的目標，因此只將轉導器實現技術專注於 CMOS 混合訊號製程技術上，接著以下便提出幾篇較有優勢的實現方法。. 2.2.2 動態源極退化轉導器圖 2.2（a）所示乃是最基本的轉導器電路，只使用一組源極耦合差動. -9-.

(23) VDD. VDD. Itail /2. Itail /2 i o+. i o+ Vi -. M1. Itail /2. Itail /2. i o+. i o+ Vi -. M2. Ms1 M s2. Itail /2. Itail. （a）. Itail /2. （b）. 圖 2.2 傳統式轉導器電路圖（a）原型（b）改良型對 M1、M2 來實現電壓轉電流之功能，這樣的架構有利於提昇頻寬。當輸入電壓改變時會造成兩輸入電晶體之 Vgs 互不對稱，差動電流 io 便因此而產生，由輸入電壓迴路可得 Vi − V gs1 + V gs 2 = 0. （2.2）. 如果輸入電壓並未使 M1 與 M2 進入三極管區，則根據飽和區之汲極電流公式可分別得到兩電晶體的 Vgs 電壓如下. Vgs1 = Vtn +. 2I d1 2I 與 Vgs 2 = Vtn + ' d 2 k (W L )1 k n (W L )2 ' n. 其中. （2.3）. k n' = µ n C OX. 接著將上式帶入式（2.2）並假設兩電晶體相互匹配，經整理後得到. Vi =. I d1 − I d 2 k n' ⎛ W ⎞ ⎜ ⎟ 2 ⎝L⎠. -10-. （2.4）.

(24) 另外因為電晶體 M1 與 M2 皆是由 Itail 提供偏壓電流，因此由 KCL 可推出 I d 1 + I d 2 = I tail. （2.5）. 結合（2.4）、（2.5）兩式後便可解出各自之汲極電流 I tail ⎛ k n' W ⎞ 4I + ⎜⎜ Vi ⎟⎟ ' tail − Vi 2 2 ⎝ 4 L ⎠ k n (W L ). （2.6）. 4I I tail ⎛ k n' W ⎞ = − ⎜⎜ Vi ⎟⎟ ' tail − Vi 2 2 ⎝ 4 L ⎠ k n (W L ). （2.7）. I d1 =. Id2. 接著假設 M1 與 M2 汲極所接之 Itail/2 電流源為理想，同時輸入差動電壓足夠小以致可忽略二次效應，那麼式（2.6）、式（2.7）中額外的小訊號部分便形成轉導器之輸出差動電流。若定義小訊號電流流出端為正與流入端為負則可得到輸出電流訊號為 ⎛ k' W ⎞ V 4I io+ = io− = ⎜⎜ n Vi ⎟⎟ ' tail − Vi 2 ≈ i 2 ⎝ 4 L ⎠ k n (W L ). ⎛W ⎞ k n' ⎜ ⎟ I tail ⎝L⎠. （2.8）. 因此等效的轉導值可表示成 i+ Gm = o ≈ Vi. k n' (W L )I tail 2. （2.9）. 如此便可得到輸出電流與輸入電壓呈現線性相關的結果，但由於此關係是在式（2.8）中忽略 Vi 2 項時才會成立，為了瞭解在一般環境下此條件成立的情況，接著代入在 0.35 μ m 製程下常見的典型數值如 k n' = 100u 、. (W L ) = 50 與 I tail. = 50u 後，便可算出 Vi 2 必須在遠小於 0.04 的情況下才能加. 以忽略，也就意謂著此轉導器必須在 Vi 小於 0.2V 的條件下才能保持一定的. -11-.

(25) 線性度，使得本電路具有線性輸入電壓範圍不夠大的缺點。由以上轉導值的推演過程可以發現，對實際 MOS 電晶體而言，因為輸入閘極（Gate）電壓與輸出汲極（Drain）電流並非單純的線性關係，導致諧波失真（Harmonic distortion）影響加劇，將會進而犧牲訊噪比與工作效率。為了進一步改良上述缺點以及擴大線性範圍，所謂源極退化（Source degeneration）迴授補償結構逐漸受到重視。將兩輸入電晶體之源極經由電阻而相互耦合後，利用源極隨耦器之特性便可改善電路線性度，其中薄膜電阻或 MOS 電阻皆可當做源極退化元件。另外在此介紹一種動態迴授的新方法[11]如圖 2.2（b），將做為電阻之用的電晶體 Ms1、Ms2 閘極分別改接至差動輸入電壓而非固定電壓，如此將使 Ms1、Ms2 偏壓狀態隨著輸入電壓而調整，有助於大幅改善小訊號特性，不過缺點是 Ms1、Ms2 必須盡量匹配（Match）才能有效地消除非線性效應。. 2.2.3 定偏壓電晶體轉導器如圖 2.3 所示的定偏壓電晶體轉導器電路[12]，定電流源 I2 流進兩輸入電晶體內，使 M1、M2 產生固定之 Vgs 電壓以形成有效的源極隨耦器，其功能為將輸入差動訊號 Vi+、Vi-經過電壓平移（Level shift）後分別移轉至節點 1、2，並對電阻 R 產生有效跨壓。若假設 M1、M2 互相匹配同時也忽略本體效應等二次非線性，則所產生之電阻電流可寫為 io =. (V. i+. − V gs1 ) − (Vi − − V gs 2 ) R. =. Vi + − Vi − Vid = R R. （2.10）. 此訊號電流自然分別流入 M3、M4 中，再利用左半部 M1、M3 及右半部 M2、 M4 等電晶體所構成的負迴授路徑產生電流鏡效應，將 M3、M4 直流偏壓及訊號電流分別複製到第一組輸出 M5、M6 及第二組輸出 M7、M8 等輸出電. -12-.

(26) VDD. VDD. I1. I1. R. 1. Output1. M2 I1 -I2 +io1. Output2 I1 -I 2+io2. M3. I1 -I2 -io1. M1. I1 -I 2-io2. V i+. 2. M4. I2 M5. M7. M8. V i-. I2. M6. 圖 2.3 定偏壓電晶體轉導器電路圖晶體後，即可建構出具有多輸出端的定偏壓電晶體轉導器。使用此種拓樸結構以下具有幾項優點，可幫助穩定等效轉導值與簡化電路可程式化之過程： 1.. 使用 PMOS 作為輸入級可降低因本體效應所造成之失真。. 2.. 在正電源至負電源路徑上，只需跨過一個 Vsg 電壓量，因此可縮減所需之電源電壓範圍。. 3.. 電阻 R 一般採用工作於三極管區之 MOS 電晶體 MR 加以取代來達到轉導值可控的目標，至於 MR 等效的阻抗值則可由式（2.11）給定。但缺點是電晶體的 RdsR 會隨著輸入電壓改變而產生非線性變化，所以會進而干擾最後輸出電流的線性度。. RdsR. 4.. ⎡ ⎛W ⎞ = Req = ⎢ µ p C OX ⎜ ⎟(VsgR − | Vtp ⎝L⎠ ⎣. ⎤ |)⎥ ⎦. −1. （2.11）. 此電路架構具有多重輸出之優點，有助於簡化電路合成複雜度與減少系統內轉導器之功率消耗與使用面積，其多輸出端簡化圖如下所示。 -13-.

(27) +. Vi -. +. Gm1+ -. -. Io1 +. +. Vi. Gm1,2-. -. -. -. Io1 Io2. -. +. Gm2+. +. Io2. 圖 2.4 多輸出端轉導器之簡化圖. 2.2.4 浮動電壓源轉導器前兩節所提出的乃是使用三極管區 MOS 電晶體來實現轉導器，雖然該方式具有較佳線性度但卻無法滿足大多數的高速應用，因此便發展出採用工作於飽和區電晶體之電路架構。但對飽和區電晶體而言，平方定律模型（Square law model）並無法精確地描述出其工作模式，尤其在短通道效應的影響下，載子速率飽和（Carrier velocity saturation）以及移動率降低（Mobility degradation）都會使電路參數偏離設計值，導致此種電路不可避免地必須使用到增進線性度的技術加以改良。接著就開始介紹一種利用飽和區電晶體來實現轉導器的例子。. ID1. ID2. Vi+ + M1 Vgs1 -. M2. Vi+ - Vgs2. VX+Vtn VX+Vtn 圖 2.5 浮動電壓源轉導器電路圖 -14-.

(28) 如圖 2.5 所示，若利用兩浮動定電壓源 VX+Vtn 使 M1、M2 的 Vgs 電壓總和保持定值，則 ID1、ID2 兩組差動輸出電流將與差動輸入電壓訊號保持線性關係。由兩輸入端所構成的電壓迴路可得到 Vi + − V gs1 + V X + Vtn = Vi −. （2.12）. Vi − − V gs 2 + V X + Vtn = Vi +. （2.13）. 接著利用平方定律將 ID1、ID2 相減並經整理後得到下式 I D1 − I D 2 = k (V gs1 + V gs 2 − 2Vtn )(V gs1 − V gs 2 ) k=. 其中. µ n C OX ⎛ W ⎞. ⎜ ⎟ = ⎝ L ⎠1. 2. （2.14）. µ n C OX ⎛ W ⎞. ⎜ ⎟ ⎝ L ⎠2. 2. 然後結合（2.12）、（2.13）與（2.14）三式便可導出關係式如下 I D1 − I D 2= 4kV X (Vi + − Vi − ) = 4kV X (Vid ). （2.15）. 因此該電路等效轉導值便可表示如下 Gm =. 1 I D1 − I D 2 = 2kV X 2 Vid. （2.16）. V DD ID1. ID2. M1 Vi+. M2 M3. (W /L). V i-. M4. n(W /L ). n(W /L). (n+1)Is. (n+1)Is. (W /L). 圖 2.6 使用源極隨耦器之浮動電壓源轉導器電路圖. -15-.

(29) 至於圖 2.5 中的浮動電壓源則有許多方法可加以實現，其中最直覺的電路就是使用源極隨耦器提供電壓準位平移如圖 2.6，其好處在於浮動電壓源 VX+Vtn 的 VX 電壓量可經由改變隨耦器電晶體的長寬比而獲得控制，同時也就調整了轉導值的大小。例如若將隨耦器 M3、M4 長寬比設為輸入電晶體 M1、M2 的 n 倍，則等效的輸出入關係將變為下式 ⎛W ⎞ Gm = 2kV X = 2 kI s = 2k n' ⎜ ⎟ I s ⎝L⎠. 其中. （2.17）. k n' = µ n C OX. 由式（2.17）中可看出為了提高轉導值，可從增加 Is 電流或電晶體長寬比來著手，但缺點是所需的偏壓電流或佈局面積也會因此上升。至於常數 n 的用途則在於調整輸入電壓的線性範圍，同時當 n 越大時此轉導器可供給的輸出電流範圍也就越大，所以設計過程中可根據轉導值與電流源的比值（Gm/nIs）作為取捨的標準。. 2.3 以 Gm-C 技術為基礎之濾波器設計在早期單純的 Gm 技術中往往只使用了轉導器配合電阻元件以完成電路設計，但缺點是電阻不僅耗費過大面積，同時也無法具有可程式化功能。此外電路為克服如製程誤差、元件不理想性與溫度效應所造成之參數漂移，也必須引進額外校正電路加以微調。因此近年來設計上轉而使用轉導器與電容來共同完成濾波器設計，便逐漸形成 Gm-C 的設計概念。在此核心技術中利用電流傳遞訊號而可高速運作的特點，早已在影音即時處理與電腦磁碟前端濾波器等應用中佔有一席之地。另外若從電路積體化程度的觀點切入，轉導器本身易於模擬電阻與電感之優點，亦加速了 Gm-C 濾. -16-.

(30) 波器整合至晶片上的腳步，因此本節將對如何以 Gm-C 技術實現濾波器做個概要介紹。而在可程式化的前提下，Gm-C 也擁有以下特點可供利用：. 1.. 由於電流訊號適於加總的優點，使得電路中只需適當地控制訊號流向，便能實現 FPAA 所要求之可程式化運算功能。. 2.. 如同 FPGA，FPAA 亦需許多開關元件以提升規劃彈性，但與生俱來的開關導通電阻會使電壓訊號受到一定程度的衰減，因此使用電流模式便可巧妙地避免此缺點。. 3.. 顧名思義，Gm-C 技術理論上只需轉導器與電容即可完成複雜電路，所以可程式化的對象應該不只侷限於轉導器，更能進一步推廣至規劃等效電容值而形成所謂電容陣列的概念。. 2.3.1 轉導器模擬之電阻與電感在類比電路設計中，雖然電阻、電容與電感是最基本的被動元件，但在最新一代數位 CMOS 製程中卻無法立即支援標準佈局方式，縱然該製程之閘極寬度可縮至最小卻也只能提供 NMOS 與 PMOS 等主動元件。必須經過一段時間醞釀後，具有相同閘極寬度之類比電路製程才有能力引進被動元件模組，其相互時程關係可由圖 2.7 表示。所以類比電路為了能完全隨著製程提昇而進步，就希望能由主動元件來模擬被動元件之工作狀態，以達到完全積體化的目標。但是電路中仍然必須付出些許代價，例如隨著尺寸不斷被縮小，不可避免的製程誤差相對會造成較大誤差率，同時也易受功率消耗增大、電壓源雜訊等缺點影響，導致元件模擬與實際的行為有所偏差，因此設計者必須面對這些基本問題，以使模擬元件趨近理想被動元件之工作方式。. -17-.

(31) 第N+1代類比製程 ﹡最小閘極寬度（LMINA）= L1 ﹡含有高線性度被動元件. 第N代數位製程. 第N+1代數位製程. ﹡最小閘極寬度（LMIND）= L1 ﹡並未含有被動元件. ﹡最小閘極寬度（LMIND）< L1 ﹡並未含有被動元件時間. T1. T2 圖 2.7 數位類比製程之相互時程圖. I oR. -. + -. -. Gm. +. Vi -. I oR ZinR. I oL I oL. + -. Vi. +. + G m1 -. + G m2 -. + -. +. +. C Vx -. ZinL. （a）. （b）. 圖 2.8 轉導器模擬被動元件圖（a）電阻（b）電感，由於電阻必須符合歐姆定律，首先考慮模擬電阻的方式如圖 2.8（a）同時轉導器本身又具有電壓轉電流的特性，因此不需加入額外元件而只要稍加改變該輸出入端連線成為負迴授模式後，便可輕易得到等效的模擬電阻，就數學上來說因為轉導器具有下式特性 I oR = Vi × Gm. （2.18）. 再經過適當的整理後就可得到等效電阻值 ZinR 為 Req = Z inR = Vi I oR = 1 Gm. （2.19）. 至於模擬電感就必須使用到兩組轉導器（Gm1、Gm2）與一個電容（C）來完成。如圖 2.8（b）先將兩轉導器頭尾對接形成所謂的 Gyrator 後，再將電容跨接於相對輸入的另外一側，那麼 Gm1 因輸入電壓改變所產生的訊 -18-.

(32) 號電流便會經積分後轉為電容跨壓訊號 Vx 等於 V x = Vi × Gm1 × 1 sC. （2.20）. 此 Vx 電壓再產生回饋效應而改變 Gm2 的輸出電流，就能夠模擬電感元件因電壓改變所造成的電流變化，因此該電流 IoL 可表示為 I oL = V x × Gm 2. （2.21）. 接著將式（2.20）代入式（2.21），便得到等效阻抗值如下之等效電感. Z inL =. ⎛ Vi C = s⎜⎜ I oL ⎝ Gm1 × Gm 2. ⎞ ⎟⎟ = sL ⎠. （2.22）. 2.3.2 Gm-C 積分器積分器乃是類比濾波器中最重要的基本電路方塊，為了能夠消除該輸出訊號中所帶有的偶次諧波失真，以及抵抗由電壓源經寄生電容所耦合之雜訊，所以採用了全差動式電路架構來將其實現至晶片上，如此便可避免以上缺點而顯著提升電路效能。另外由於全差動式的雙端輸出比起傳統單端多出一個自由度，使得積分器在電容擺放位置上可以有兩種不同的選擇。如圖 2.9 所示，其中電路（a）使用雙端浮接電容而電路（b）則只需要接地之單端浮接電容，因此電容本身的寄生效應亦會因接地與否而不相同。雖然兩電路經過數學推導所得到的轉移函數完全一致，但若以晶片實現的角度來分析，仍有兩點必須注意. 1.. 電容值誤差：在積體電路製造上，電容主要是由兩片多晶矽夾著介電質所構成，造成上下極板看到的雜散電容並不一致，而電路中又以電容絕對值為設計參數，因此整體電路準確性易受影響。 -19-.

(33) 2.. 頻率響應誤差：由於轉導器輸出電阻實際上並非無窮大，使得等效小訊號模型上的積分電容將與輸出電阻相互並聯，並引起額外右半平面零點而在高頻處造成超額相位落後，因此限制住電路工作頻寬。. +. Vi -. I o1. +. Gm -. +. + -. +. C Vo. Vi. -. I o2. +. -. Gm -. + - I o2. I o1 Vo =. 2C +. Vo -. 2C. I o1 G m V i = sC sC. Vo =. （a）. G mV i 2 Io 2 = s (2C ) sC. （b）. 圖 2.9 全差動式 Gm-C 積分器電路圖（a）雙端浮接電容（b）單端浮接電容. 2.3.3 Gm-C 一階及二階濾波器為了簡化設計高階濾波器的困難，通常會使用訊號流程圖（SFG）來代表實體電路方塊，藉此概念化表示出系統中每一個元件的功能與訊號流向，可視為輸出入訊號關係的數學圖解法。基本上，利用積分器加上適當迴授路徑後即可分別產生一、二階的等效濾波器，因此前一節所介紹的. Gm-C 積分器便可在此派上用場。例如一階類比濾波器的訊號流程圖便可表示成圖 2.10，雖然圖中只以單端模式簡單表示出訊號傳遞的方向，不過使用者可以根據電路雜訊與面積要求將其轉換至全差動式電路，至於圖中所代表的轉移函數則如下式 H (s ) ≡. Vo (s ) α 1 s + α 0 = Vi (s ) s + ω0 -20-. （2.23）.

(34) -ω 0 α0. Vi(s). 1. Σ. α1s. s. Vo(s). 圖 2.10 一階類比濾波器之訊號流程圖. 2C 1. Vi -. 2C2 +. +. Gm 1+ -. G m2. -. -. + -. +. -. Vo +. 2C2 2C 1 圖 2.11 Gm-C 一階類比濾波器電路圖為了維持全差動式電路架構對稱性質，圖 2.11 畫出了一般的 Gm-C 電路接法，經過推導後可得到相對應的等效轉移函式為. Vo (s ) sC1 + Gm1 = Vi (s ) s (C1 + C 2 ) + Gm 2. ⎛ C1 ⎞ ⎛ Gm1 ⎟+⎜ s⎜⎜ C1 + C 2 ⎟⎠ ⎜⎝ C1 + C 2 ⎝ = ⎛ Gm 2 ⎞ ⎟⎟ s + ⎜⎜ ⎝ C1 + C 2 ⎠. ⎞ ⎟⎟ ⎠. （2.24）. 接著將式（2.23）與式（2.24）互相比較係數後得到結果 ⎛ α ⎞ C1 = ⎜⎜ 1 ⎟⎟C 2 ⎝ 1 − α1 ⎠. （2.25）. Gm1 = α 0 (C1 + C 2 ). （2.26）. Gm 2 = ω 0 (C1 + C 2 ). （2.27）. 所以設計者若能確定需要實現的轉移函數後，便可根據式（ 2.25 ）～式. -21-.

(35) （2.27）等三式輕易求得對應的元件值。至於實現二階濾波器的方法雖然較為複雜，不過基本上依照前述步驟就可實現，在此為了簡便起見，只提出相對應的訊號流程圖 2.12，由此圖可看出積分器仍然是主要的建構方塊，其轉移函數則表示如下 H (s ) =. Vo (s ) α s 2 + α1s + α 0 = 22 Vi (s ) s + (ω 0 Q )s + ω 02. （2.28）. -ω0 -ω0/Q α0/ω0. 1. Σ. Vi(s). ω0. s. 1. Σ. s. Vo(s). α1+α2s. 圖 2.12 二階類比濾波器之訊號流程圖. 2.3.4 高階濾波器之合成為了能夠合成更為高階的濾波器，可以利用之前所提到的基本電路方塊加以串接得到。如圖 2.13 所示，每組電路之轉移函數式 Ti(s)皆可表示為雙二次（Biquadratic）的形式 Ti (s ) = k i ⋅. a 2,i s 2 + a1,i s + a 0,i. s 2 + (ω 0,i Qi )s + ω 02,i. 其中. Vi. T 1(s). V o,1. T2(s). = k i ⋅ t i (s ). | t i (s ) |= 1. V o,2. T n(s). 圖 2.13 串接合成之高階濾波器. -22-. Vo. （2.29）.

(36) 所以整體的輸出入等效轉移函數便會等於 H (s ) =. n V o (s ) = T1 (s ) ⋅ T2 (s ) ⋅ T3 (s )L = ∏ k i ⋅ t i (s ) Vi (s ) i =1. （2.30）. 從式（2.30）中便能看出高階濾波器可以經由多個一階或二階濾波器串接而成，並且只要透過適當地控制 ti(s)中 s 平方項的係數，便可決定最後串接成的高階濾波器屬於奇數階或是偶數階。雖然此種串接方法就數學理論上是非常直覺且簡單的，不過在實際應用時必須注意到幾點原則. 1.. 極零點之配對方式：為了能使每組電路各自的頻率增益不至於變化過大，因此應該盡量地將相近的極點與零點配置在同一組電路中，來避免內部訊號過大或過小的缺點。. 2.. 子電路 Ti(s)之串接順序：由於類比電路會受到如頻寬或線性度等的限制，所以在子電路串接順序上要按照一定的方式安排。例如通常會在輸入部分放置等效於低通濾波器的子電路，藉此減輕迴轉率（Slew rate）的負擔。而在靠近輸出端的部分，則希望能以高通濾波器來降低直流偏壓影響。. 1.. 子電路增益之分配：應該盡量地讓每組子電路的增益提高，如此可增加各子電路輸出 Vo,i 的動態範圍。. 2.4 Gm-C 電路之可程式化策略為了賦予類比電路活潑的設計生命力，有效的可程式化策略決定了大部分規劃效率，根據現有基礎大致可分為兩組研究方向。第一點是加強. Gm-C 電路基本元件的可程式化範圍，例如對轉導值與電容值完成二進位訊號控制功能。第二點則著重於外部互聯網路的變化能力，以期提昇 FPAA. -23-.

(37) 在電路拓樸連線的彈性度。以上兩點在電路構思中應該同時被考慮到，若只單靠其一來完成設計，將無法滿足大部分應用，所以在本節中將會提出幾種實際的規劃方法，藉以有效提昇規劃能力並降低對主電路的影響。. 2.4.1 電流鏡陣列此種可程式化方式乃是根據圖 2.3 的轉導器推演而來，由於該種轉導器先天具有多組輸出端的優點，因此只需稍加改變其輸出電晶體的長寬比與接線後便可直接控制輸出電流大小與方向，至於電流開或關則由連至輸出電晶體閘極的開關所控制，所以此法類似於電流開關的工作原理。圖. 2.14 所示乃是其標準電路圖，其等效輸出電流 Io 為. (. ). I o = I REF × 2 0 ⋅ S 0 + 21 ⋅ S1 + 2 2 ⋅ S 2 + LL. （2.31）. 但是這種方法在實際高速運作下會受到突波效應的限制，主因是各數位控制訊號在切換時會受到不同的傳遞延遲，導致輸出電流無法平滑地從初始值變化至設定值。若只考慮圖 2.13 中的三位元控制訊號 S2～S0，假設控制訊號從 011 切換至 100 時，那麼可能發生突波的情形是 S0、S1 先變為 0 後. S2 才轉換為 1，如此便會發生輸出電流等於零的過渡變化，而明顯出現突波效應並進而干擾到類比電路的暫態表現。. IREF. 控制電壓 Vc. Io IREF. S0. S1. 2IREF S1. 4IREF S2. S2. S2. S2. 電流鏡主電路 x1. x2. x4. 圖 2.14 電流鏡陣列 -24-. GND.

(38) 為了解決此額外干擾現象，可從改善數位控制訊號方式來著手，主要解決方法是將控制策略由一般的二進位碼（Binary code）改為溫度計碼（Thermometer code）[13]。表 2.2 中列出了兩種編碼方式的相互對應關係，可看出溫度計碼使用了 2N-1 個位元來表示 2N 個不同數值，如此可確保單調遞增的特性與縮減突波雜訊大小。另外值得注意的是，乍看下雖然溫度計碼比起二進位碼多出許多控制位元，但其類比電路面積並未因此增加，原因是二進位碼控制下的第 n 位元電路面積同時也需放大 2n 倍以符合對應的權重關係，而溫度計碼控制則是將 2n 倍面積分別展開至 2n 個單位面積的電路中，以滿足同樣電路工作方式與目的，因此溫度計碼的概念常出現於一般 D/A 轉換器當中以提昇效能。表 2.2 二進位碼與溫度計碼之對應關係十進位. 二進位. 溫度計碼. B2 B1 B0 D6 D5 D4 D3 D2 D1 D0 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 1. 0. 0. 1. 0. 0. 0. 0. 0. 0. 1. 2. 0. 1. 0. 0. 0. 0. 0. 0. 1. 1. 3. 0. 1. 1. 0. 0. 0. 0. 1. 1. 1. 4. 1. 0. 0. 0. 0. 0. 1. 1. 1. 1. 5. 1. 0. 1. 0. 0. 1. 1. 1. 1. 1. 6. 1. 1. 0. 0. 1. 1. 1. 1. 1. 1. 7. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 2.4.2 類比開關陣列在 IC 電路中，通常開關皆是直接由 NMOS 或 PMOS 電晶體所單獨完成，但缺點是電晶體的臨界電壓（Vt）將影響導通電阻並限制輸出電壓振幅的大小，因此在大擺幅電壓的類比電路應用中，一般是採用互補式開關. -25-.

(39) Vctrl. Ron Ron,P Ron,N. Vi. Vo Ron,EQ Vt. （a）. VDD-Vt. Vi. （b）. 圖 2.15 CMOS 開關（a）電路圖（b）等效導通電阻來設計 CMOS 傳輸閘以避免訊號衰減。其電路圖與等效並聯導通電阻可如圖 2.15 所示，等效導通電阻則可推導出為式（2.32），因此使用者便可根據所需的導通電阻設計 NMOS 與 PMOS 之長寬比。 R on ,eq = R on . N // R on . P 1. =. =. ⎛W ⎞ ⎟ (V DD ⎝ L ⎠N. µ n C OX ⎜. //. ⎛W ⎞ ⎟ (V DD − Vi − | Vtp |) ⎝ L ⎠P 1 ⎡ ⎛W ⎞ ⎛W ⎞ ⎛W ⎞ ⎤ − V tn ) − ⎢ µ n C OX ⎜ ⎟ − µ p C OX ⎜ ⎟ ⎥Vi − µ P C OX ⎜ ⎟ | Vtp | ⎝ L ⎠P ⎝ L ⎠N ⎝ L ⎠P ⎦ ⎣. ⎛W ⎞ ⎟ (V DD − V i − Vtn ) ⎝ L ⎠N. µ n C OX ⎜. 1. µ P C OX ⎜. （2.32）. 當基本的開關元件建立之後，接著便可考量整體系統對於開關的需求與限制，大致上可分為兩點。一為導線與開關之特性設計與數量限制。二為開關元件與相連導線之佈局規劃。因此這方面設計必須兼顧規劃性與可實現性，否則將會嚴重影響使用面積與工作範圍。至於就內接連線的可規劃能力而言，在 FPAA 上主要有幾項功能[14]： 1.. 改變訊號極性：為了完成數學式正負係數符號，因此需要開關對傳送訊號作反相與非反相之運算。圖 2.16 中的 di 即可利用來改變輸出極性，當 di= 0 則 Vo=Vi 反之 di= 1 時 Vo= -Vi。另外為了擴展開關使用範圍，圖中使用了 CMOS 架構實現開關元件，因此需要反相器提供互補之控制訊號。 -26-.

(40) di +. di. +. Vi -. di di. Vo -. di. 圖 2.16 改變訊號極性之開關 2.. 切換訊號路徑：在系統可程式化的過程中，訊號常會在各電路方塊間相互傳遞，因此為了提高路徑規劃的彈性，不同訊號軌道間便需開關以供切換如圖 2.17，其中小圓圈表示了開關的電路符號，可當做水平與垂直軌道切換連接之用。. 圖 2.17 切換訊號路徑之開關 3.. 建立電容陣列：由於 FPAA 中的濾波器極零點頻率位置乃是由 Gm/C 所構成之頻率常數所控制，因此除了透過改變轉導值外，. 電容亦是可用來決定頻率參數值的變數。為了提昇電容規劃限制，可利用開關製造出如圖 2.18 之電容陣列，觀念近似於前節所提出的電流鏡陣列利用開關控制訊號流向的方法。其中為了降低匹配的問題，每一個電容皆是由基本電容單元 CREF 所構成，再由開關決定電容兩端導通與否而得到的等效電容可近似. -27-.

(41) 於下式 C EQ ≈ C REF × (d 0 + d1 + d 2 + d 3 + LL). （2.33）. 其中 d0～dN 是之前所提到的溫度計碼，目的在減緩電容變化時產生的突波效應。此外由於電容兩端具有許多雜散電容，因此這裡使用. CEQ. CRE F. 近似於的符號“ ≈ ＂以提醒設計者注意額外電容效應。. x1. x2. x4. d0. d1. d2. 圖 2.18 電容陣列. -28-.

(42) 第三章可程式類比陣列之設計與模擬. 3.1 前言本章將根據前兩章所建立起的理論基礎，針對可程式類比陣列各子電路方塊加以詳細討論，並依循完整的設計、分析與模擬等步驟來驗證理論正確性與適用範圍。基本上，本章主旨在於設計出可正常工作於晶片內之可程式類比陣列，同時改良其電路架構以符合規格需求，至於設計與模擬的製程參數則是採用 TSMC 0.35µm Mixed-Signal 2P4M（3.3/5V），並已在國家晶片實現中心（CIC）完成下線。第二節中將先對可程式類比陣列中各子電路功能做出簡要敘述，並藉由整體電路架構圖標示出各自所扮演的功能角色，以提供讀者對系統的初步概觀。第三節介紹本論文所使用的可配置類比方塊（Configurable Analog Block, CAB）實際設計，並將設計重點集中於改良轉導器線性度之方法。第四節則是利用能隙參考電路建立出整體系統所需要的穩定偏壓源。第五節重點放在使用頻率校正的方法補償因先天製程漂移或後天外在環境變化所產生的誤差。第六、七節分別考慮了設計輸出放大級與控制開關所使用的詳細電路，並討論各自的電路設計原理與注意事項。. 3.2 整體電路系統架構為了瞭解如何建構出 FPAA 整體電路系統，本節將以系統的觀點出發 -29-.

(43) Tuning circuit. Input pad. CAB1. Output stage. Routing path Bandgap reference. CAB2 Output pad. Series in. Shift register. 圖 3.1 FPAA 系統架構圖來說明使用到的電路方塊。如圖 3.1 的系統架構圖所示，FPAA 乃是由可配置類比方塊（CAB）、能隙參考電路（Bandgap reference）、自我校正電路（Tuning circuit）、輸出放大級（Output stage）、位移暫存器（Shift register）與連線路徑（Routing path）等部分所組成。其中 CAB 主要負責 FPAA 內部類比訊號運算的工作，可算是系統處理計算之核心電路。另外由於本論文將 CAB 本身電路簡化至只能實現一階以下的轉移函數，所以為了產生較為複雜的二階濾波器就必須預留兩組 CAB 方塊以供相互串接，如此將有助於合成工業控制器與濾波器等電路。能隙參考電路則是用於提供內部電晶體的適當偏壓區域，以確保系統能依所期望的工作模式加以運作。另外此參考電壓（流）源對外界環境變數的敏感度也必須加以考量，以免訊號傳遞時受到電源雜訊或溫度變化等干擾。自我校正電路則著重在修正系統因各種先後天製程因素所造成的誤差效應，例如因最小解析度限制所造成的匹配問題或寄生元件效應等。輸出放大級是當訊號由晶片內部送至外界時，為了驅動可能的電阻電容負載所使用的緩衝級，必須同時具有大電流輸出能力以滿足所需的功率轉移效果。位移暫存器則是負責儲存控制開關導通與否的數位訊號來決定類比訊號傳輸路徑，所以使用者可藉此來變動 FPAA 所實現的函數以達到可規劃 -30-.

(44) 目標。連線路徑提供了 CAB 與 CAB 間的可靠連接方式，並可隨意切換訊號軌道以提供進一步的規劃彈性，因此晶片內部可任意透過不同的輸出入接腳而與外界溝通。接著在之後的章節中會陸續地詳細介紹各方塊的設計方法及步驟，並圖示最後的模擬結果以供驗證。. 3.3 可配置類比方塊設計 3.3.1 電路架構為了完成類比電路的可程式化功能，首要之務即在於設計可控制的基本類比建構方塊。此方塊主要功能在於接收外來數位控制訊號，藉此控制開關決定類比訊號流向的工作機制，進而改變輸出入端的等效轉移函數。圖 3.2 乃是一個基本 CAB 方塊示意圖，可看出該電路具有兩組輸入與一組輸出端。與圖 2.11 的 Gm-C 一階濾波器不同的是本電路中除了轉導器之外還額外加入了放大器與電容所形成的米勒積分器，目的是將轉導器所傳來的電流轉為電壓輸出訊號，因此就功能上亦可稱之為轉阻放大器。並同時在轉導器輸出端利用電流易於相加的優點來形成有效的負迴授路徑，亦可收到降低電路複雜度的效果。接著將使用此種 Gm-C Opamp 架構的好處歸納於以下幾點，將有助於簡化設計困難度與避免寄生元件干擾訊號傳遞。 1.. 由於米勒積分器之放大器增益相當大，因此經由電容提供輸出入負迴授路徑後，便可保證米勒積分器之兩輸入端具有虛短路特性，使得轉導器輸出端之差動電壓擺動大幅縮小，有助於降低等效轉導值因輸出電壓變化所導致的非線性效應。同時米勒積分器透過負迴授後所具有的低輸入阻抗特性，亦可降低對理想轉導器無窮輸出阻抗的要求。 -31-.

(45) G m1 -. +. -. 2C + -. V in1. +. -. +. +. + -. V out -. 2C. -. -. G m2. -. V in2. + -. +. +. +. -. G m3 +. 圖 3.2 可配置類比方塊（CAB）電路圖. -G m3 V in1(s) V in2(s). Gm1 Gm2. ∑. 1. sC. V out (s). 圖 3.3 可配置類比方塊（CAB）之訊號流程圖 2.. 迴授電容將轉導器所送出的訊號電流做積分運算後，便可得到一輸出電壓 Vout，造成此電壓容易受到米勒積分器輸入端之雜散電容所影響，但是由於該端點的電壓變化不大，因此雜散電容上僅有少量的電流變動，使得積分誤差能夠顯著減少。. 3.. 若單就轉導器 Gm1 與米勒積分器而言，輸入 Vin 至輸出 Vout 間便構成基本的積分器電路，使得該直流增益變為轉導值 Gm1 與米勒積分器之直流增益（轉阻）相乘，如此可使得高增益積分元件易於實現以趨近理想積分器之特性。. 圖 3.3 則是圖 3.2 對應的訊號流程圖，經過簡單數學推導後可得到等效轉移函數如下式 ⎡G ⎤ G 1 Vout (s ) = ⎢ m1 Vin1 (s ) + m 2 Vin 2 (s )⎥ Gm3 ⎣ Gm3 ⎦ 1 + s ω3 -32-. （3.1）.

(46) 其中. ω 3 = Gm 3 C = ω pole. 由式（3.1）中可看出圖 3.2 的電路屬於一階低通濾波器的型態，使用者可直接藉由分別變更轉導值（Gm1～Gm3）來調整轉移函數的直流增益及極點位置，同時兩者可分別調整而不相互影響。除了轉導值之外，可程式化的電容值亦能加以利用，但是由於訊號電流直接流經電容而易受可變電容上相對較多的雜散電容所干擾，因此應以轉導值為優先規劃考量。另外若輸入訊號端不敷使用，設計者可在米勒積分器輸入電流限制下任意增減輸入端的轉導器數目以提高訊號輸入點個數，有助於提供整體電路更為彈性的可規劃範圍。. 3.3.2 轉導器設計為了實現圖 3.2 所定義的電路架構，可以先從使用較為頻繁的轉導器加以著手，因此本節將以 2.2.3 節所提出的定偏壓電晶體轉導器為基礎來設計所需的轉導器。另外由於整體電路的動態範圍（Dynamic range）會大幅受到轉導器的非線性效應所限制，因此首先會來分析如何利用負迴授效應改良並提高電路線性度[15]。當輸入訊號逐漸增大時，電路由於電晶體本身的不理想性或進入三極管區，使得輸出入間的轉換特性曲線無法維持一直線，如圖 3.4 所示，所以非線性行為可視做特性曲線斜率上之變動。首先將輸出訊號經泰勒展開為 ∞. Vout (t ) = b1Vin (t ) + b2Vin2 (t ) + L = ∑ bnVinn (t ). （3.2）. n =1. 由上式便可看出當輸入電壓 Vin 很小時，b1 即為系統的小訊號增益。但是只要 Vin 逐漸增大的話，b2 以後的高階項係數便會不可避免地干擾最後的輸出結果，所以使用負迴授理論的目的就是希望藉由外加的電路技巧來縮 -33-.

(47) 實際 Vout 理想 Vin. 圖 3.4 非線性系統之輸出入特性曲線 + V i(t). Σ. Vt(t). -. b1(V t ) + b 2(Vt )2. V o(t). β. 圖 3.5 二階非線性系統之負迴授模型小這些高階項的影響層面。接著就來分析一下負迴授效應是如何對線性度發揮調整的功能。首先由負迴授理論可知當開迴路增益（Open-loop gain）很大時，閉迴路增益（Closed-loop gain）將不易受到開迴路增益變化所影響，因此加入負迴授機制後有助於壓抑因原始電路非線性所造成的斜率變動，也就意味著整體閉迴路系統就能夠獲得較佳的線性度。為了盡量簡化分析複雜度，我們採用一個如圖 3.5 所示的二階非線性模型 Vo(t)=b1(Vt)+ b2(Vt)2 加以討論，假設如圖所示從外送入弦波訊號 Vi(t)=Vmcos(ωmt)，那麼輸出電壓波形中理論上就應該只包含了位於 ωm 的一、二次諧波成分，所以輸出可簡單表示為 Vo(t)=xcos(ωmt)+ycos(2ωmt)。而分析的目標就是比較加入迴授前後係數 x、 y 間的相互關係，所以最後的輸出可表示為 Vo (t ) = b1Vt (t ) + b2Vt 2 (t ). = b1 [Vm cos ω m t − β ( x cos ω m t + y cos 2ω m t )] + b2 [Vm cos ω m t − β ( x cos ω m t + y cos 2ω m t )]. 2. b ⎡ 2⎤ = [b1 (Vm − β x ) − b2 (Vm − β x )β y ]cos ω m t + ⎢− b1 βy + 2 (Vm − βx ) ⎥ cos 2ω m t + L 2 ⎦ ⎣. （3.3） -34-.

(48) 然後再將式（3.3）經過比較係數後便可分別求得係數 x 與 y 之表示式為 x = Vm. y=. b1 1 + β b1. Vm2 b2 2 (1 + β b1 )3. （3.4）（3.5）. 為了得到比較直接的結果，可將 y 除以 x 來檢查二次諧波效應對一次基本波的干擾程度，所以可得出比值等於 1 y Vm b2 = 2 b1 (1 + β b1 )2 x. （3.6）. 由式（3.6）的係數比值中可以發現不外加迴授（β = 0）與加入迴授（β≠0）後二次諧波成分的比重具有顯著的差異性，兩者所算出的比值可明顯相差至（1 + βb1）2 倍之多，所以能夠有效減少訊號分析時高階項所造成的失真。建立了負迴授效應對改善線性度的理論基礎後，接著便能開始著手設計實際的轉導器電路。為了滿足 FPAA 本身需求可先從兩個方面加以衡量轉導器之優劣： 1.. 轉導值（Gm）本身的可變範圍。. 2.. 轉導器所能提供的訊號動態範圍與線性程度。. 若考慮圖 2.3 所提出的定偏壓式轉導器架構，其多重輸出的優點雖然使得轉導值能在任意範圍內變化，但隨著輸入電壓增大時，輸入級電晶體會因自身的本體效應（Body effect）而降低訊號電流的線性度。為了改良此缺點本論文在輸入級部分引進之前所提及的負迴授效應如圖 3.6，主要目的在於藉由放大器 a 分別與輸入電晶體 M1、M2 所構成的負迴授路徑，將 M1、 M2 的源極電壓盡量趨近於輸入差動電壓，便可使得輸入電壓差直接降於偏. -35-.

(49) VDD. VDD. Is1. M5 V i+. Io+. Is2. M1 + -. M2. a. I s3. a +-. V tune. V iIo-. MR. M7 M9. M6. M3. M8 M4. I s4. M 10. 圖 3.6 負迴授改良型轉導器電路圖壓在三極管區電晶體 MR 的汲-源極兩端，藉以產生差動訊號電流 Io+,-。接著再代入各元件小訊號模型以計算本電路所產生的等效轉導值。圖 3.7 便是轉導器左半部的等效小訊號半電路模型，圖中 Rs1 與 Rs3 分別代表電流源 Is1 與 Is3 的輸出阻抗，gmi 則是各對應電晶體 Mi 的等效轉導。其中輸入電晶體 M1、M2 因為源極並未和本體極共同接地，因此必須考慮因本體效應所引起的額外轉導 gmbi，而此現象亦是整體電路線性度的主要干擾來源之一。至於 1/GR 則是工作於三極管區的 MR 等效電阻值，其值可由下式給定 −1. ⎞ ⎛ ∂I 1 1 = = RDS _ R ≡ ⎜ D _ R ⎟ ⎟ ⎜ GR ⎝ ∂VDS _ R ⎠V DS _ R = 0 µ nCOX (W L )R (VGS _ R − Vtn ). （3.7）. 接著若再假設放大器增益為 a，便設定完成分析時所需要的各電路參數。以下便開始推導等效轉導值的詳細數學分析，首先由圖 3.7 中放大器的輸出入關係可得到 a[(vid 2) − v s1 ] = v s1 + v gs1. 然後將上式重新整理後得到 vs1 電壓等於 -36-. （3.8）.

(50) GND. Rs1 +. v gs5 -. v id/2. + -. 1. a. +. g m1 vgs1. v gs1. io+. vs1. -. 2. r o9. +. vgs9 -. +. gm9 vgs9. gm3vgs 3. vgs3. Rs3. gmb1v sb1. = g mb1vs1. -. ro3. 1/2GR. GND. 圖 3.7 轉導器之小訊號半電路圖 v s1 =. a(vid 2) − v gs1. 1+ a. （3.9）. 為了進一步地簡化分析首先假設所有定電流源輸出阻抗相當大，則電阻 Rs1 與 Rs3 可直接視為開路，並在節點 1 利用 KCL 可得 v gs1 = ( g mb1 g m1 )v s1. （3.10）. 接著將式（3.10）帶入式（3.9）後移項整理出 v s1 =. vid a 2 1 + a + ( g mb1 g m1 ). （3.11）. 然後在節點 2 也同樣重複使用 KCL 定律來得到下式 v s1 [2G R + (1 ro 3 )] = − g m 3 v gs 3. （3.12）. 將式（3.11）帶入式（3.12）後，再由小訊號圖中看出 vgs3 等於 vgs9 而得到. vgs3= vgs9=(-io+/ gm9)，因此可進一步推導出輸入電壓與輸出電流之相互關係為. -37-.

(51) ⎛ vid ⎞⎛ g a 1 ⎞ ⎜⎜ ⎟⎟⎜⎜ 2G R + ⎟⎟ = io + m3 ro 3 ⎠ g m9 ⎝ 2 1 + a + ( g mb1 g m1 ) ⎠⎝. （3.13）. 接著再做移項整理後便可求得本電路之等效轉導值等於. g m _ all ≡. io + g m 9 = vid g m3. ⎛ ⎞⎛ 1 ⎞ a ⎜⎜ ⎟⎟⎜⎜ G R + ⎟ 2ro 3 ⎟⎠ ⎝ 1 + a + ( g mb1 g m1 ) ⎠⎝. （3.14）. 又因為 M3 與 M9 兩閘極端相接使得兩電晶體的 Vgs 相等，所以 gm9/gm3 的比值可以由各自電晶體長寬比所替換，使得式（3.14）進一步修改成. g m _ all =. (W L )9 ⎛⎜ a ⎜ (W L )3 ⎝ 1 + a + (g mb1. ⎞⎛ 1 ⎞ ⎟⎟⎜⎜ G R + ⎟ g m1 ) ⎠⎝ 2ro 3 ⎟⎠. （3.15）. 接著由上式可發現當放大器增益 a 趨近於無窮大時，便能得到一個較簡潔之式子如下 ⎛ 1 ⎞ ⎟ g m _ all = K ⎜⎜ G R + 2ro 3 ⎟⎠ ⎝. 其中. K=. (W L )9. a→∞. （3.16）. (W L )3. 至於本轉導器的輸出入阻抗值則可輕易由圖 3.7 中得到，分別列式如下 Rin ≈ ∞. （3.17）. Rout = ro 9. （3.18）. 所以原本的轉導器電路透過加入額外放大器後，便能夠在不增加轉導器本身偏壓電流或減小訊號程度的情形下，有效地減輕此定偏壓轉導器架構受到輸入電晶體本體效應（gmb1,2）的影響。而且因為放大器只純粹用於改善輸入電壓變化之線性表現，使得該放大器電路不需太過複雜，甚至只用單級放大方式便可達到預定修正效果。 -38-.

(52) 等效轉導值(V/A). 補償後補償前. 輸入差動電壓(V). 圖 3.8. 改良前後之轉導值比較圖. 圖 3.8 與 3.9 則是轉導器經過模擬後所得到的結果。首先圖 3.8 中比較了是否加入負迴授補償對轉導值線性度所產生的差異，可明顯看出當輸入差動電壓逐漸增加時，改良後的轉導值曲線變化率明顯向下縮小，經由模擬所得到的具體斜率變化數據則是從 0.32µA/V2 調整至 0.0027µA/V2，使得輸入電壓可容忍的線性範圍大幅增加。若假設轉導值所能承受的極限變化量大約為 2µA/V 時，可由圖 3.8 中歸納出轉導器在補償前所得到的有效差動輸入電壓範圍為 − 1.5V < Vid < 1.5V. （3.19）. 至於經過補償後的轉導器差動輸入電壓則可被擴增為 − 3V < Vid < 3V. （3.20）. 因此輸入電壓的範圍可被顯著地擴大。至於將本轉導器之等效轉導值轉為可程式化的方法則是將圖 3.6 的輸出電晶體 M9 與 M10 加以個別複製並控制其長寬比，然後再利用開關決定該閘極是否接至有效電壓，如此便可調整最後輸出電流的大小以獲得所需的轉導值。圖 3.9 則是利用上述方法所規劃得到的 4 種不同等效轉導值，能夠提供使用者透過可程式化功能設定所需的轉導值大小以滿足各系統中不同需求。 -39-.

(53) 等效轉導值(V/A). G m4 G m3 G m2 Gm1 輸入差動電壓(V). 圖 3.9. 經開關規劃後之四種不同轉導值. 3.3.3 米勒積分器設計經由前節的討論可以知道，圖 3.2 所用的放大器主要功能乃是接收轉導器因輸入電壓改變而產生的差動電流，並將此訊號電流經電容充電後轉為電壓形式，因此可將其稱為“轉阻＂放大器[16]。另外由於電容具有積分的效果，所以轉阻放大器與電容兩者便共同構成所謂的米勒積分器。為了瞭解米勒積分電路的基礎工作原理，以下將先從較簡單的電路加以著手，考慮圖 3.10（a）的傳統電路形式，只要使用 PMOS 共源極放大器結構搭配電容便能對輸入電流完成積分動作，不過缺點是輸出入端會經電容耦合產生右半平面零點 ZRHP 等於 Z RHP = g m (C i + C gd ) ≈ g m C i. （3.21）. 其中 gm 為電晶體等效小訊號轉導值，Ci 與 Cgd 則別為積分電容與電晶體閘 -汲端雜散電容。為了減少此零點對電路頻率響應所造成的影響，只需如圖 3.10（b）所示，在電容迴授路徑中加入額外緩衝器（Buffer）後便能阻斷輸出入耦合效應而消除該零點。通常此緩衝器只需由一個 NMOS 元件（Mn）接成共閘極型態即可實現，如此透過 Mn 將輸出入端隔離後便可避免不必要零點同時獲得增進積分線性度的效果。 -40-.

(54) V DD. V DD Mp. iin. vo. vo. Ci. V bias. Mn. iin Ci. （a）. （b）. 圖 3.10 傳統米勒積分器電路圖（a）基本型（b）改良型 VDD. VDD. Vcmfb MI1 Is1. MI2 Vcascp. Is2 MI4. MI3 MI7. MI8. Vbias MI5. MI6. v oI s3. v o+ Ci1. Ri1. +. i gm_out. -. igm_out. Ri2. Ci2. Is 4. 轉導器. 圖 3.11 米勒積分器電路圖接著將圖 3.10（b）的電路加以延伸後便可得到本論文所使用的全差動式米勒積分器詳細電路如圖 3.11。首先若純就放大器的放大方式來看，該電路乃是由共閘級與共源級兩級放大所構成，因此易於趨近理想上為無窮大的小訊號增益，而能具有之前所提到採用 Gm-C Opamp 架構的優點。接下來就開始著手分析本電路的小訊號特性，為簡化分析複雜度先忽略積分被動元件所產生的影響，可畫出等效小訊號半電路如圖 3.12，其中 Rsi 代表相對應電流源 Isi 的輸出電阻，roI7 則是 MI7 模擬通道長度調變效應的假想電阻，R1 是從 MI3 汲極所看入的等效輸出電阻。經使用 KCL 後便可求 -41-.