以埋藏式光波導在矽工作台上建構半導體雷射與單模光纖之光連接

全文

(1)♁ 國立中山大學光電工程研究所碩士論文. 以埋藏式光波導在矽工作台上建構半導體雷射與單模光纖之光連接 Interconnection of Laser Diode and Single Mode Fiber using Buried Waveguide Structure on the Si Bench. 研究生：潘群豪撰指導教授：朱安國博士. 中華民國九十三年六月.

(2) 感謝非常感謝我的指導教授朱安國博士，讓我在研究所兩年來在實驗室裡學習到非常多的知識，也對半導體製程有一定程度的了解，同時也培養認真負責誠實的工作態度。感謝邱逸仁博士、靖淵、榮位、奕任等學長及欲誌、斳倫、工研院電子所的蔡宏欣先生、化工所的田佩博士、中華電信研究所的佳儒學姊，以及聖峰、子弘、家欽、朝凱等學弟，感謝以上各位在實驗上的幫忙支援，還有兩年來總是為我打氣加油的心瑩，謝謝她這些日子來的支持。最後，僅將本篇論文獻給辛苦栽培我的父母。.

(3) 目錄第一章. 介紹. 1. 第二章. 結構設計. 4. 第三章. 製程設計及元件製作. 7. 3-1. 3-2. 平坦化雷射製程. 7. 3-1.1. 樑脊蝕刻. 3-1.2. 平坦化. 11. 3-1.3. 接面金屬蒸鍍. 14. 3-1.4. 覆晶封裝. 19. 3-1.5. 討論. 19. 波導結構及 V-groove 整合製程. 8. 22. 3-2.1. 覆層材料成長. 23. 3-2.2. 被動對準製程. 25. 3-2.3. V-groove 蝕刻. 29. 3-2.4. 光波導製作. 32. 3-2.5. U-groove 製作. 35. 3-2.6. 討論. 38.

(4) 第四章 4-1. 4-2. 第五章. 參考文獻. 特性量測平坦化雷射量測結果. 42 42. 4-1.1. 未覆晶封裝量測結果. 42. 4-1.2. 經覆晶封裝量測結果. 43. 4-1.3. 討論. 44. 波導及 V-groove 模組量測結果. 45. 4-2.1. 模組封裝. 45. 4-2.2. 光學量測系統架設. 46. 4-2.3. 模組量測結果. 48. 4-2.4. 討論. 49. 結論. 50. 52.

(5) 圖目錄第二章. 結構設計. 圖 2-1 結構設計示意圖. 4. 圖 2-2 平坦化半導體雷射結構示意圖. 4. 圖 2-3 平坦化雷射光場分布圖. 5. 圖 2-4. Sol-gel 埋藏式波導結構示意圖. 5. 圖 2-5. Sol-gel 波導光場分布圖. 6. 第三章. 製程設計及元件製作. 圖 3-1 平坦化半導體雷射試片完成後之 SEM 照片. 18. 圖 3-2.1 覆晶封裝側面圖. 19. 圖 3-2.2 覆晶封裝側面放大. 19. 圖 3-3 Die 受壓崩裂. 21. 圖 3-4 Stage 加熱 300℃. 21. 圖 3-5 Stage 加熱 280℃. 21. 圖 3-6 Stage 加熱 250℃. 22. 圖 3-7 Stage 加熱 230℃. 22. 圖 3-8 石英爐管成長 SiO2 示意圖. 24. 圖 3-9 Cr 蝕刻上視圖. 27.

(6) 圖 3-10 光阻清除上視圖. 27. 圖 3-11 SiON 乾蝕刻完成. 28. 圖 3-12 Cr 保護層移除. 28. 圖 3-13 槽溝蝕刻截面圖. 28. 圖 3-14 Ni/Cr (80/20) 濺鍍. 30. 圖 3-15 Mask2 顯影完成. 31. 圖 3-16 Ni/Cr 蝕刻完成. 31. 圖 3-17 光阻清除. 31. 圖 3-18 SiON/SiO2 乾蝕刻. 32. 圖 3-19 Ni/Cr 清除. 32. 圖 3-20 V-groove 濕蝕刻. 32. 圖 3-21 Sol-gel 波導完成. 35. 圖 3-22 Sol-gel 波導截面圖. 35. 圖 3-23 Ni/Cr (80/20)濺鍍. 36. 圖 3-24 U-groove 切割. 36. 圖 3-25 Ni/Cr 清除. 36. 圖 3-26 波導及 V-groove 整合完成 SEM 圖 1 (300X). 37. 圖 3-27 波導及 V-groove 整合完成 SEM 圖 2 (300X). 37. 圖 3-28 V-groove 定位示意圖. 39.

(7) 圖 3-29 切割試片橫截面. 40. 圖 3-30 一般刀具切割面. 40. 圖 3-31 進刀速率 0.05mm/s 切割面 SEM 圖(2500X). 41. 圖 3-32 進刀速率 0.1mm/s 切割面 SEM 圖(2500X). 41. 圖 3-33 進刀速率 0.2mm/s 切割面 SEM 圖(2500X). 41. 第四章. 特性量測. 圖 4-1 未覆晶封裝雷射二極體的電壓功率電流關係圖. 42. 圖 4-2 未覆晶封裝雷射二極體光場橢圓率量測圖. 43. 圖 4-3 經覆晶封裝雷射二極體的電壓功率電流關係圖. 43. 圖 4-4 經覆晶封裝雷射二極體光場橢圓率量測圖. 44. 圖 4-5 單模光纖封裝. 45. 圖 4-6 單模光纖封裝 SEM 圖(300X). 45. 圖 4-7 量測系統架構圖. 46. 圖 4-8 量測系統架構圖. 46. 圖 4-9 量測系統架構圖. 47.

(8) 表目錄第二章. 結構設計. 表 2-1 Sol-gel 波導各層結構參數. 第三章. 6. 元件製作. 表 3-1 平坦化半導體雷射製程流程表. 7. 表 3-2 BCB 加熱固化表. 12. 表 3-3 製程流程表. 22. 表 3-4 石英爐管加熱條件表. 24. 表 3-5 Sol-gel 軟烤條件表. 33. 表 3-6 Sol-gel 硬烤條件表. 34. 第四章. 特性量測. 表 4-1 不同對準方式所得之插入損耗表. 48.

(9) 摘要本論文的目的是以埋藏式光波導結構為基礎，建構半導體雷射及單模光纖之間的光連結，這種技術非常適合應用在光傳輸模組 (Transceiver) 及塞取多工器 (Add-and-Drop Multiplexer) 等多重輸入/ 輸出的模組中。其主要元件有三個主要部分：(1)平坦化半導體雷射 (Planarized Semiconductor Laser)、(2)埋藏式光波導 (Buried Waveguide)、(3)單模光纖 (Single Mode Fiber)，並且積體化整合 (Hybrid Integration) 至矽工作台 (Si Bench) 上。平坦化半導體雷射以脊樑式結構為基礎，利用高分子材料回蝕製程進行平坦化，並且覆晶封裝 (Flip-Chip) 於矽工作台上，此外，以玻璃陶瓷材料 (Sol-gel) 為導光層的埋藏式光波導採用 V 槽 (V-groove) 及 U 槽 (U-groove) 技術與單模光纖進行被動對準 (Passive Alignment)，經量測得對準誤差損耗在 1dB 以內。.

(10) Abstract The target of this work is to optically interconnect a semiconductor laser and a single mode fiber (SMF) through a simple Si bench technology using buried waveguide devices. This technology is suitable for applications such as optical transceivers and add-and-drop multiplexers. Three major components, namely, planarized laser diode, buried waveguide, and SMF are hybrid integrated on the Si bench. The ridge-type laser was planarized by BCB etch-back process, and was flip-chip mounted on the Si bench. On the other hand, the sol-gel buried waveguide was passively aligned to SMF using V-groove and U-groove techniques. Miss-alignment loss as low as 1 dB can be obtained..

(11) 第一章. 介紹. 隨著數位時代的來臨，人們對於數位通訊的需求量與日俱增，當今融入多媒體影音的資料串流，昔日的電纜傳輸已經不敷需求，人們需要更大量的資料傳輸方式，因此開始走入光通訊的時代，藉由光通訊的高頻寬優點克服今日的傳輸瓶頸。在光通訊的領域中，我們需要光傳輸模組，傳統的做法是直接以 LD 對準光纖直接將訊號輸入，但是這樣的做法在多通道的情形下將使得成本過高，並且隨著 FTTH (Fiber to the Home) [1]構想的提出，每個家庭都將會需要光傳輸模組，如何得以量產低成本的光傳輸模組，甚至可以容易達到多通道的需求？因此基於 PLC 的構想 [2]開始被提出，如果可以藉由微製程的技術來進行生產，那麼就具有量產以及成本壓低的可能，也因為基於 PLC 的技術，在模組的設計上我們可以融入不同的光波導結構以達到我們所需求的功能。目前市面上已經商品化的此類光傳輸模組只有 NEC 以及 NEL 兩家公司可以進行生產，但是在整個產品製成上採用的是昂貴的二氧化矽厚膜製程，這使得整個模組的成本提高，並不符合我們低成本的訴求，也因如此，我們希望可以將部份模組結構改由高分子材料代替，不僅簡化製程，也同時可以降低成本，然而高分子材料對於環境的抵. 1.

(12) 抗力較差，使得以高分子材料為基礎的波導結構容易在整個製程中因為其他製程的影響遭到破壞，使得整個製程的整合工作更難進行。但是以高分子材料為基礎的製程相較於厚膜二氧化矽製程便宜且容易得多，製程設備也較便宜，因此我們還是嘗試以高分子材料作為波導結構，整合開發此類模組的製程。現階段的目標，我們定位在完成光波導結構以及 V-groove 的製程整合，同時開發被動對準方式，以取代傳統主動對準方式，以提高量產可能及對準精確度。在輸入光源部份，我們選擇採用 1.31μm 的通訊用光源，這裡我們將採用本實驗室開發完成的平坦化半導體雷射做為輸入光源，並且嘗試利用工業用機台進行此平坦化雷射的覆晶封裝技術，以確定在未來我們可以採用此技術使平坦化半導體雷射達到積體化整合的可能。第二章為結構設計部分，我們選用適合的波導結構、半導體雷射、適合的波導材料，以達到製程整合的最大可行性。第三章為製程設計，主要分為製程與討論部分，製程部分，首先是平坦化半導體雷射的製程，包含最後覆晶封裝，再來會提到波導結構以及 V-groove 的整合製程；討論的部分，將會對製程中可能發生的問題進行討論，並尋求改善的方法。第四章為特性量測，分為兩個部分，第一部分是平坦化半導體雷射的的直流特性量測與分析，包含未經覆晶封裝以及覆晶封裝後的特. 2.

(13) 性，我們以四點探針法量測元件的輸入電流與電壓的關係，以及輸入電流與輸出功率的關係。第二部分是量測經過整合後的波導及 V-groove 模組，進行單模光纖封裝後的插入損耗值，同時比較以相同波導結構不經 V-groove 定位直接對準所得結果，藉以得知我們在製程上對於對準誤差的控制情形。第五章為結論。. 3.

(14) 第二章. 結構設計 Buried waveguide. Single mode fiber. Planar diode laser V-groove. 圖 2-1 結構設計示意圖如圖 2-1 所示，在光源部份，我們選擇使用本實驗室所開發的平坦化半導體雷射，相較於傳統的脊樑式半導體雷射，平坦化半導體雷射 [3,4]具有以下優點：較少光罩數、較為簡單的製程、更好的階梯覆蓋率 (Step Coverage)、較高的操作頻率、提高覆晶封裝 (Flip-Chip Packaging) [5]的良率。其結構示意圖 2-2 如所示、光場分布模擬圖如圖 2-3 所示，其等效折射係數 neff =3.22482、光場半高寬 FWHM (Full Width at Half Maxmum) [6] = 3.16μm × 0.8μm。 Ridge BCB. BCB. p- metal Active region. P-cladding. N-cladding n- metal 圖 2-2 平坦化半導體雷射結構示意圖 4.

(15) BCB. Ridge. BCB. 圖 2-3 平坦化雷射光場分布圖我們希望可以將波導結構以及 V-groove 同時建構在相同的矽工作台上，在這裡我們採用的是埋藏式波導結構 [7]，因為此結構具有以下優點：平坦化結構，易於整合、採高分子材料，成本較低、製程相對容易。在高分子材料的選擇上，我們選擇使用由工研院化工所所開發的 Sol-gel 材料 [8]，此材料的優點在於具有優異的回流特性，以及可以利用黃光製程使其固定於我們所要求的位置。其結構示意圖如圖 2-4 所示、光場分布模擬圖如圖 2-5 所示，光場侷限常數. Thickness. (Confinement factor) 為 94.8 %、對單模光纖的偶合損失為 1.53dB。 Sol-gel. SiON. Core Cladding. SiO2 Si substrate Index 圖 2-4 Sol-gel 埋藏式波導結構示意圖 5.

(16) Layer. Index. Thickness(μm). Sol-gel core. 1.518. 5. Bottom cladding（SiON）. 1.493. 5. Thermal oxide. 1.447. 6. 表 2-1 Sol-gel 波導各層結構參數. Cladding Core. 圖 2-5 Sol-gel 波導光場分布圖. 6.

(17) 第三章. 元件製作. 本章將詳細說明平坦化雷射製程以及波導與 V-groove 整合製程。 3-1 平坦化雷射製程以下將詳細說明平坦化半導體雷射製程，表 3-1 為平坦化半導體雷射製程的流程表：試片清洗、準備. SiO2 濕蝕刻. 光微影術 Mask1. 光微影術 Mask2. 樑脊蝕刻. p 型金屬蒸鍍. 光阻清除. 金屬剝離. SiO2 濺鍍. 研磨. BCB 塗鋪烘烤. n 型金屬蒸鍍. BCB 乾蝕刻. 退火. 表 3-1 平坦化半導體雷射製程流程表. 3-1.1 樑脊蝕刻本步驟是要在試片表面蝕刻出樑脊結構，採用的蝕刻方式為濕蝕. 7.

(18) 刻，詳細製程如下： ◆試片清洗 (1)將試片泡入丙酮 10 分鐘，並於泡入後的第 3 分鐘、第 5 分鐘、第 8 分鐘，置於超音波震盪機裡清洗。 (2)將試片泡入異丙醇 10 分鐘，並於泡入後的第 3 分鐘、第 5 分鐘、第 8 分鐘，置於超音波震盪機裡清洗。 (3)將試片泡入水中 10 分鐘，並於泡入後的第 3 分鐘、第 5 分鐘、第 8 分鐘，置於超音波震盪機裡清洗。 (4)重複步驟 (3)。 (5)以去離子水沖洗試片約 1 分半鍾，用氮氣吹乾後置於 120℃烤箱內烘烤 30 分鐘。. ◆光微影術 (6)以光阻塗鋪機在試片上鋪上 HMDS 作為光阻吸附劑，轉速 6000 轉，時間 40 秒。 (7)以光阻塗鋪機在試片上鋪上 AZ-4210 型號光阻，轉速 6000 轉，時間 40 秒。 (8)利用烤箱軟烤，溫度 90℃，時間 30 分鐘。 (9)曝光光源為 I-Line，時間 40 秒，光罩為 Mask1。 8.

(19) (10)顯影時間約為 25 秒，顯影液比例為 AZ-400K: H2O = 1 : 4。 (11)利用烤箱硬烤，溫度 100℃，時間 15 分鐘。 ◆樑脊蝕刻 (12)配置蝕刻液，我們採用兩種配方進行蝕刻製程，配方與比例如下: 配方 1 : to etch InGaAs and InP H2O : HCl : HBr : H2O2 = 50 : 10 : 10 : 1 調配方式 : H2O Ö HCl Ö HBr Ö H2O2 H2O/HCl 須放入冰水機冷卻至 15 oC 後再將 HBr 加入。 H2O/HCl/HBr 須放入冰水機冷卻至 15 oC 後再將 H2O2 加入。. 配方 2: to etch InP and stop at InGaAsP A = H2O : HCl = 1 : 4 (10 : 40) B = CH3COOH : HBr = 1 : 1 (25 :25) 靜置待冷卻至室溫後再將 B 加入 A. (13)配方 1 加入 H2O2 後第五分鐘，以鑷子夾住試片，置入配方 1 將 InGaAs 金屬接觸層蝕刻穿後直至 InP cladding layer 露出，再改用配方 2 蝕刻，蝕刻至 InGaAsP etch stop layer 時將會停住，樑脊高度約 2μm。 (14)將試片泡入 80 oC 丙酮 10 分鐘，將表面的光阻清洗乾淨。. 9.

(20) (15)將試片泡入 80 oC 異丙醇 10 分鐘 (16)將試片泡入 80 oC 水中 10 分鐘，而後以去離子水沖洗試片約 1 分半鍾，用氮氣吹乾以下為樑脊蝕刻之流程示意圖： ◆光阻塗鋪 PR InP. InGaAsP etching stop MQW. Substrate. ◆曝光 UV light. InP Substrate ◆顯影. InP Substrate 10.

(21) ◆蝕刻 Ridge. Substrate ◆光阻清除 3μm. 2μm Substrate. 3-1.2 平坦化樑脊蝕刻完成後，接下來要進行平坦化的製程，首先要在試片表面鍍上 SiO2，以達到表面保護與絕緣的效果，以及作為試片與 BCB 之間的吸附層。此處我們利用 BCB 高分子材料，將樑脊之間的試片表面高度填高，使整個試片表面平坦化，以降低整個試片表面的高度差，最後用乾蝕刻的方式進行回蝕，將樑脊上方的 BCB 去除，及濕蝕刻將樑脊表面 SiO2 清除，以便蒸鍍接面金屬。詳細製程如下：。 ◆SiO2 濺鍍. 11.

(22) (17)以磁式濺鍍機在試片表面鍍上約 2500 Å SiO2 當作保護與絕緣層。濺鍍的條件 : 功率 250 W 、操作氣壓 3 mtorr。 ◆BCB 塗鋪 (18)以光阻塗鋪機在試片表面鋪上厚約 7.5μm 的 BCB 高分子材料，然後放入高溫爐加熱固化，加熱過程如表 3-2：. N2 On (℃). N2 Off. 300. 150 70. 20. 28. 43. 表 3-2. 58. 118. (min). BCB 加熱固化表. ◆BCB 乾蝕刻 (19)以活性離子乾蝕刻(RIE)和電子環繞共振式蝕刻(ECR)，將樑脊上方的 BCB 清除，直到樑脊上方的 SiO2 完全顯露為止。蝕刻配方為：SF6:O2= 6 : 5 (S.C.C.M) 操作氣壓 10 mtorr，RIE 功率：70W，ECR 功率：200W。. 12.

(23) ◆SiO2 濕蝕刻 (20)接著利用 BOE 蝕刻液作樑脊表面 SiO2 的濕蝕刻，直至樑脊表面之 SiO2 完全清除時停止。 (21)以去離子水沖洗試片約 1 分半鍾，用氮氣吹乾下圖為平坦化之製程流程圖： ◆SiO2 濺鍍. Substrate. ◆BCB 塗鋪 ~3000Å. ~7.5μm. Substrate. ◆乾蝕刻. Substrate. 13.

(24) ◆濕蝕刻. Contact layer. Substrate. 3-1.3 接面金屬蒸鍍此部份的製程主要為蒸鍍金屬到試片表面，使金屬與試片表面形成歐姆接觸 (Ohmic contact)，由於覆晶封裝的需求，我們加厚 p 型接面金屬材料中的 Au/Sn 厚度，並且採用雙層金屬剝離法 (Two-layers lift-off) 來提升此製程的良率。所謂的雙層金屬剝離法是利用兩層不同的光阻，在進行光微影術之後所留下的圖形截面可以呈現倒梯形，使得蒸鍍金屬難以附著於光阻側面，使金屬剝離的製程更易於進行。詳細製程如下： ◆光微影術 (22)以光阻塗鋪機在試片上鋪上 OCG825 35CS 型號光阻，轉速 5000 轉，時間 40 秒。 (23)利用 Hot-Plate 軟烤，溫度 95℃，時間 50 秒。 (24)進行預先曝光，曝光光源為 I-Line，時間 8 秒，不需光罩。 (25)以光阻塗鋪機在試片上鋪上 AZ-4210 型號光阻，轉速 6000 轉， 14.

(25) 時間 40 秒。 (26)利用 Hot-Plate 軟烤，溫度 90℃，時間 60 秒。 (27)曝光光源為 I-Line，時間 23 秒，光罩為 Mask2。 (28)顯影時間約為 18 秒，顯影液比例為 AZ-400K：H2O = 1：4。 ◆ 氧化物清除 (29)利用 HCl 將樑脊表面氧化物清除以利金屬附著降低阻抗，配方比例為 HCl：H2O = 1：1，時間 30 秒。 ◆ p 型接面金屬蒸鍍 (30)以熱蒸鍍機在試片正面鍍上 p 型接面金屬 Cr，厚度約 420 Å，再鍍上 Au 防止 Cr 氧化，厚度約 500 Å，最後鍍上 Au/Sn(80/20)合金，厚度約 3000 Å。 ◆金屬剝離(Lift-off) (31)用丙酮沖洗試片表面，直到光阻完全清除乾淨，同時帶走其上方金屬。 (32)以異丙醇清洗試片表面。 (33)以去離子水清洗試片表面並用氮氣吹乾。 ◆研磨(Lapping) (34)以研磨機對試片背面進行研磨，使試片厚度縮小為 100μm，並進行拋光。 15.

(26) ◆氧化物清除 (35)利用 HCl 將樑脊表面氧化物清除以利金屬附著降低阻抗，配方比例為 HCl：H2O = 1：1，時間 30 秒。 ◆n 型接面金屬蒸鍍 (36)以熱蒸鍍機在試片正面鍍上 n 型接面金屬 Au/Ge 合金，厚度約 500 Å，再鍍上 Au 防止 Au/Ge 氧化，厚度約 3500 Å 滿足打線需求。 ◆退火(Anneal) (37)將試片置於高溫爐加熱，使降低金屬與半導體接觸時的位障以達到歐姆接觸。條件為溫度 390℃時間，2 分鐘，並通入 N2。以下為接面金屬蒸鍍流程圖： ◆OCG825 35CS 型號光阻塗鋪. ◆預先曝光. Ridge UV light. Ridge 16.

(27) ◆AZ-4210 型號光阻塗鋪. ◆曝光. UV light Mask. ◆顯影. ◆p 型金屬蒸鍍. 17.

(28) ◆金屬剝離. ◆研磨. ◆n 型金屬蒸鍍. p-metal. n-metal Ridge. Metal. Ridge. BCB. 圖 3-1 平坦化半導體雷射試片完成後之 SEM 照片 18.

(29) 3-1.4 覆晶封裝 ◆Mointing (38)雷射製作完成後，將其切成長×寬為 250μm × 250μm 之單一雷射二極體。 (39)使用 SEC860 OE-Bonder 將雷射二極體 Mount 至鍍有 4000 Å 厚 Au/Sn (80/20) 之 Si submount 上。溫度設定為 Tip = 120℃、Stage = 230℃ 設定感測壓力為 1 單位，當 Tip 碰觸 Die 壓力達 1 單位時停止，上升 400 單位高度時加熱焊接，加熱時間 1 分鐘。 P 極與 Si submount 相接，為覆晶封裝。 Die Ridge BCB Die Au/Sn. Ridge Si submount. Si submount. 圖 3.2-1 覆晶封裝側面圖. 圖 3.2-2 覆晶封裝側面放大. 3-1.5 討論以上為平坦化半導體雷射的製程，相較於傳統的樑脊式半導體雷射製程，平坦化半導體雷射的製程只需要兩道光罩，製程上比樑脊式雷射減少一道光罩的使用，因此也可減少在製程上光罩在對準時所造 19.

(30) 成的對準誤差，平坦化的優點還有能夠對於雷射樑脊的側邊有很好的保護，在製作金屬電極時，平坦化的結構可以帶來更好的階梯覆蓋率，金屬可以很容易的覆蓋過整個雷射結構，因此金屬不需要鍍得很 ρL. 厚即可以將整個雷射結構覆蓋的很好，由 R =. 可以知道我們 A. 將可以將雷射的總阻抗給降低，非常適合用來製作高速、高功率之 Ridge-type LD。再者，由於平坦化的結構，使得我們可以在覆晶封裝的製程上有較高的良率，這使得其更適合與其他被動元件進行積體化的整合，這在我們目前所欲整合的製程上，在未來更有機會能夠成功的整合入整個模組的製程中，因此我們選擇採用平坦化半導體雷射作為光源。在覆晶封裝方面，這一次我們採用工業用機台進行覆晶封裝，採用的機型為 SEC860 OE-Bonder，覆晶封裝的優點在於雷射操作時，其所散發出的熱能可以直接經由 Ridge 與基板貼合的接觸面直接傳導散熱，不必經過較厚的基材，而在機體化的整合上我們可以精確的控制光場中心點的位置，以降低對準誤差。 SEC860 OE-Bonder 在操作的過程中有些缺點，它是利用壓力感測來得知是否 Die 已經和 Si submount 接觸，並且 Tip 與 Stage 此時會停在固定的相對位置，但是當我們對 Tip 與 Stage 進行加熱時， Tip 與 Stage 還有 Die 會開始熱膨脹，但是 Tip 與 Stage 的相對位置不變，這使得 Die 所承受的壓力. 20.

(31) 不斷提高，最後崩裂，如圖 3-3 所示。為了改善此一現象，我們在偵測接觸後必須將 Tip 位置上升 400 單位，以降低加熱時熱膨脹的影響。 Tip 壓痕. Die 崩裂痕跡. 圖 3-3 Die 受壓崩裂在加熱溫度選擇方面，主要是對 Stage 進行加熱，Tip 同時加熱是為了不希望 Die 兩面溫差過大。我們嘗試過使用 300℃、280℃、 250℃、230℃進行加熱，如圖 3-4~3-7 所示，在使用 300℃、280℃、 250℃進行加熱時，Au/Sn 會幾乎呈熔融狀態並出現皺折，由於我們的 Die 並未進行表面鍍膜處理，此時的 Au/Sn 極容易沾上 Ridge 側邊而造成短路，因此我們採用 230℃進行加熱，此時的 Au/Sn 呈現半熔融狀態，剛好可以將 Die 黏著在 Si submount 上。. Die. Die. Au/Sn. Au/Sn. 圖 3-4 Stage 加熱 300℃. 圖 3-5 Stage 加熱 280℃ 21.

(32) Die Au/Sn Die Au/Sn 圖 3-6 Stage 加熱 250℃. 圖 3-7 Stage 加熱 230℃. 3-2 波導結構及 V-groove 整合製程以下將詳細說明波導結構及 V-groove 整合製程，表 3-3 為其製程的流程表：試片清洗、準備. 光微影術 Mask2. 成長 SiO2 (Thermal). SiON/SiO2 乾蝕刻. 成長 SiON(PECVD). V-groove 濕蝕刻. Cr 蒸鍍. 光微影術 Mask3 (Waveguide 製作). 光微影術 Mask1 (被動對準定位). Ni/Cr 濺鍍. SiON 乾蝕刻. U-groove 製作. Ni/Cr 濺鍍. 光纖封裝表 3-3 製程流程表 22.

(33) 3-2.1 覆層材料成長本步驟是要在矽晶片表面成長 SiO2 及 SiON 兩層材料作為披覆層，其中 SiO2 作為緩衝層，可以減小 SiON 對於晶片表面的應力，詳細製程如下： ◆晶片清洗 (1)將晶片泡入丙酮，置於超音波震盪機裡加熱至熱 80 oC，清洗 10 分鐘。 (2)將晶片泡入異丙醇，置於超音波震盪機裡加熱至熱 80 oC，清洗 10 分鐘。 (3)將晶片泡入水中，置於超音波震盪機裡加熱至熱 80 oC，清洗 10 分鐘。 (4)以去離子水沖洗晶片約 1 分半鍾，用氮氣吹乾後置於 120℃烤箱內烘烤 30 分鐘。 ◆成長 SiO2 (5)將洗淨的矽晶片至於石英爐管中，加熱至 1000℃，通入濕氧，成長時間 150 小時，生成厚約 6μm 的 SiO2，加熱過程如表 3-4：. 23.

(34) O2 On. O2 Off. (℃) 1000 800. 400. 25 25. 30. 120. 150(hrs). 表 3-4. 120. (min). 30. 石英爐管加熱條件表. ◆成長 SiON (6)使用 PECVD 成長一層厚約 11μm 的 SiON 以下為覆層材料成長之流程示意圖： ◆成長 SiO2. SiO2 Si Si wafer. H 2O Dry O 2. Gas. Wet O 2. 1000℃. 90℃H 2O. 圖 3-8 石英爐管成長 SiO2 示意圖 24. Quartz tube.

(35) ◆成長 SiON. SiON SiO2 Si. 3-2.2 被動對準製程 ◆成長 Cr (7)以熱蒸鍍機在晶片上鍍上厚約 3000 Å 的 Cr，作為保護層。 ◆光微影術 Mask1(被動對準定位) (8)以光阻塗鋪機在晶片上鋪上 AZ-701 型號光阻。第一段轉速 500 轉，時間 10 秒第二段轉速 5500 轉，時間 40 秒 (9)利用 Hot-Plate 軟烤，溫度 90℃，時間 60 秒。 (10)曝光光源為 I-Line，時間 8.7 秒。 (11)利用 Hot-Plate 定影烘烤，溫度 110℃，時間 60 秒。 (12)顯影時間約為 48 秒，顯影液為 AZ-300K 原液不稀釋。 (13)利用 Hot-Plate 硬烤，溫度 120℃，時間 120 秒。 (14)進行 Cr 保護層蝕刻，蝕刻液為 Cr7，時間約 55 秒。. 25.

(36) (15)將晶片泡入 80 oC 丙酮 30 分鐘，將表面的光阻清洗乾淨。 ◆SiON 乾蝕刻 (16)以活性離子乾蝕刻 (RIE) 和電子環繞共振式蝕刻 (ECR)，將 Cr 保護層無遮蓋的地方進行蝕刻，蝕刻深度 5μm。蝕刻配方為：SF6 = 6 S.C.C.M 操作氣壓 8 mtorr，RIE 功率：100W，ECR 功率：230W 蝕刻速率約為 470Å/min (17)進行 Cr 保護層移除，蝕刻液為 Cr7，時間約 20 分鐘。以下為被動對準製程之流程示意圖： ◆成長 Cr Cr SiON SiO2 Si. ◆光阻塗鋪 PR. Si. 26.

(37) ◆曝光. UV. Mask. Si ◆顯影 PR. Si ◆蝕刻 Waveguide 位置. PR Cr. 切割線. Si. V-groove 位置. 圖 3-9 Cr 蝕刻上視圖 ◆光阻清除. Cr. Si 圖 3-10 光阻清除上視圖 27.

(38) ◆SiON 乾蝕刻. SiON SiO2 Si 圖 3-11 SiON 乾蝕刻完成 ◆Cr 清除. Si 圖 3-12 Cr 保護層移除. 圖 3-13 槽溝蝕刻截面圖. 28.

(39) 3-2.3 V-groove 蝕刻 ◆Ni/Cr (80/20) 濺鍍 (18)以磁式濺鍍機在晶片表面鍍上約 8000 Å 的 Ni/Cr 當作保護層。濺鍍的條件 : 功率 100 W 、操作氣壓 3 mtorr。 ◆光微影術 Mask2 (19)以光阻塗鋪機在晶片上鋪上 AZ-4210 型號光阻。第一段轉速 500 轉，時間 10 秒第二段轉速 4000 轉，時間 40 秒 (20)利用 Hot-Plate 軟烤，溫度 100℃，時間 90 秒。 (21)曝光光源為 I-Line，時間 60 秒。 (22)顯影時間約為 60 秒，顯影液比例為 AZ-400K：H2O = 1：4。 (23)進行 Ni/Cr 保護層蝕刻，蝕刻液為 Cr7，時間約 1 分 50 秒。 (24)將晶片泡入 80 oC 丙酮 30 分鐘，後用異丙醇及去離子水沖洗，將表面的光阻清洗乾淨。 ◆SiON/SiO2 乾蝕刻 (25)以活性離子乾蝕刻 (RIE)，將 Ni/Cr 保護層無遮蓋的地方進行蝕刻，蝕刻至底部矽基材露出為止。蝕刻配方為：Ar：CHF3 = 1：1 S.C.C.M. 29.

(40) 操作氣壓 8 mtorr，RIE 功率：200W 蝕刻速率約為 190Å/min (26)進行 Ni/Cr 保護層移除，蝕刻液為 Cr7，時間約 20 分鐘。 ◆V-groove 濕蝕刻 (27)將晶片置入 EDP 溶液進行濕蝕刻蝕刻配方：PC：H2O：EDA=3：8：17 蝕刻溫度：120oC 蝕刻速率：約 1.1μm/min. 以下為 V-groove 蝕刻之流程示意圖：. ◆Ni/Cr (80/20) 濺鍍. NiCr. Si 圖 3-14 Ni/Cr(80/20) 濺鍍. ◆光阻塗鋪. Si. 30.

(41) ◆曝光 UV Mask. Si ◆顯影. Si 圖 3-15 Mask2 顯影完成 ◆蝕刻. Si 圖 3-16 Ni/Cr 蝕刻完成 ◆光阻清除. Si 圖 3-17 光阻清除 31.

(42) ◆SiON/ SiO2 乾蝕刻. Si 圖 3-18 SiON/ SiO2 乾蝕刻 ◆Ni/Cr 清除. Si. Si. 圖 3-19 Ni/Cr 清除 ◆V-groove 濕蝕刻. 圖 3-20 V-groove 濕蝕刻 3-2.4 光波導製作 ◆Sol-gel 材料塗鋪 (28)以光阻塗鋪機在晶片上鋪上 Sol-gel 材料。第一段轉速 500 轉，時間 10 秒第二段轉速 6100 轉，時間 30 秒. 32.

(43) 靜置 2 分鐘 (29)使用烤箱進行軟烤，烘烤條件如表 3-5： (℃) 80. 40 30. 24. 24. 54. (min). 表 3-5 Sol-gel 軟烤條件表 ◆光微影術 Mask3 (Waveguide 製作) (30)曝光光源為 I-Line，power > 1800mJ，時間 60 秒。 (31)試片放進甲苯（Toluene）60 c.c.與（PGMEA）60c.c.的混合溶液中，經過大約 15 秒便能將未曝光部分的 Sol-gel 材料去除。 (32)試片放進甲醇（Methanol）溶液中定影，時間 10 秒。 (33)試片放進去離子水清除殘餘甲醇，最後以氮氣槍吹乾。 (34) 試片放日烤箱進行硬烤，烘烤條件如表 3-6：. 33.

(44) (℃) 150 120. 40 30. 24. 44. 74. 89. 表 3-6 Sol-gel 硬烤條件表以下為 V-groove 蝕刻之流程示意圖： ◆Sol-gel 材料塗鋪. ◆曝光. UV. Mask. 34. 119. (min).

(45) Sol-gel waveguide. ◆顯影&烘烤固化. 圖 3-21 Sol-gel 波導完成. 圖 3-22 Sol-gel 波導截面圖 3-2.5 U-groove 製作 ◆Ni/Cr (80/20)濺鍍 (35)以磁式濺鍍機在晶片表面鍍上約 1μm 的 Ni/Cr 當作保護層。濺鍍的條件 : 功率 100 W 、操作氣壓 3 mtorr。 ◆U-groove 切割 (36)使用晶圓切割機切出 U-groove 進刀速率：0.1mm/s 35.

(46) 切割深度：約 80μm (37)進行 Ni/Cr 保護層移除，蝕刻液為 Cr7，時間約 20 分鐘。以下為 U-groove 製作之流程示意圖： ◆Ni/Cr (80/20)濺鍍. 圖 3-23 Ni/Cr (80/20)濺鍍 ◆U-groove 切割. 圖 3-24 U-groove 切割 ◆Ni/Cr 清除. 圖 3-25 Ni/Cr 清除. 36.

(47) Waveguide. U-groove. V-groove. 圖 3-26 波導及 V-groove 整合完成 SEM 圖 1 (300X). V-groove. U-groove. Waveguide. 圖 3-27 波導及 V-groove 整合完成 SEM 圖 2 (300X). 37.

(48) 3-2.6 討論以上為光波導以及 V-groove 的整合製程，整個製程需要三道光罩，在這個製程中我們成功的採用被動對準 (Passive Alignment) [9] 的方式取代主動對準 (Active Alignment) 方式。在整個製程的整合上，最常遇到的是應力的問題，因為我們採用的是採用高分子材料的波導核心，優點在於較簡單的製程以及較低的製程成本，然而高分子材料的採用卻提高了整個製程的整合難度，因為應力的問題將會使得波導上方不容易成長緻密堅固的保護層，這使得在 V-groove 的製程上將使波導結構受到破壞。在嘗試過三種高分子材料後，我們決定採用工研院化工所所提供的 Sol-gel 材料作為波導核心材料，因為它可以藉由黃光製程進行定影，又具有優異的回流特性，這讓我們有機會可以先將 V-groove 的製程完成，再進行光波導的製程，同時可以輕易的融入被動對準技術，大大的提高對準精確度。在第一道光罩的製程中，我們同時定位出光波導及 V-groove 的位置，在完成埋藏波導凹槽的蝕刻同時 V-groove 位置上方的 SiON 也會進行同深度的蝕刻。在水平方向上，光波導的中心位置會幾乎無誤差的對準 V-groove 的中心位置，在垂直方向上，因為我們已得知光場在光波導中的中心位置，因此可以藉由設計 V-groove 上方的開口大小以控制未來蝕刻 V-groove 所造成的深度，並且同時考量修正蝕. 38.

(49) 刻 V-groove 時出現 undercut 的情形。在第二道光罩我們移除 V-groove 位置上方的保護層，繼續往下蝕刻直到矽晶片表面露出為止，在光罩的設計上我們讓第二道光罩在 V-groove 位置上方的開口略大於第一道光罩在 V-groove 位置上方的開口，藉此提高光罩對準誤差容忍度，但又完全不會影響到整個製程的精確度，如圖 3-28 所示即可了解。 Mask2 開口 Mask1 開口 SiON SiO2 V-groove 位置. 蝕刻到矽晶片表面露出. 仍然是 Mask1 所定義的大小圖 3-28 V-groove 定位示意圖在第三道光罩中，我們才將光波導完成，在此之前 V-groove 的蝕刻已經結束，因此不會有波導結構受到破壞的疑慮。接下來是進行 U-groove 的切割動作，切割之前在試片表面成長一層金屬，用意是為了減小切割時所造成的 chipping，如圖 3-29 所示：. 39.

(50) Chipping. SiON SiO2. 圖 3-29 切割試片橫截面因為 U-groove 的切割面無法研磨，同時一邊又是光波導的出光面，因此在刀具的選擇上就變得格外重要，如果採用一般刀具直接進行切割，那麼切割面就會如圖 3-30 所示，非常不理想，更遑論讓光傳導通過。 NiCr SiON Si. 圖 3-30 一般刀具切割面選定刀具後以不同速度進行切割測試，藉以得知哪種切割速度對於截面的品質最好，如圖 3-31~33 所示，因此我們採用 0.1mm/s 的進刀速度。. 40.

(51) Chipping SiON 10μm. 圖 3-31 進刀速率 0.05mm/s 切割面 SEM 圖 (2500X). SiON 10μm. 圖 3-32 進刀速率 0.1mm/s 切割面 SEM 圖 (2500X). SiON 10μm. 圖 3-33 進刀速率 0.2mm/s 切割面 SEM 圖 (2500X) 41.

(52) 第四章. 特性量測. 4-1 平坦化雷射量測結果我們在同一試片上取下兩顆 250μm × 250μm 大小的 dies，一顆進行覆晶封裝，另一則未進行覆晶封裝，以下為其量測結果。 4-1.1 未覆晶封裝量測結果. Laser voltage (V). 2.5. 10 9 8 7 6 5 4 3 2 1 0. I-V curve I-P curve. 2 1.5 1 0.5 0 0. 5. 10. 15. 20. 25. 30. 35. 40. 45. Power(mW)/Facet. ◆I-V 及 I-P 量測. 50. Laser current (mA) 圖 4-1 未覆晶封裝雷射二極體的電壓功率電流關係圖我們以四點探針法量測雷射的輸入電流電壓關係，由圖 4-1 的斜率得到未覆晶封裝平坦化雷射的總阻抗為 11.5Ω，起始電壓為 1.75V，同時我們得到輸入電流與光輸出功率關係，由圖可知啟動電流約為 16.5mA，微分量子效率 (Differential Quantum Efficiency) [10] 為 50.47﹪。 42.

(53) ◆發散角. Normalized Intensity. 1 vertical horizontal. 0.5. 0 -30. -20. -10. 0 10 Angle (degree). 20. 30. 圖 4–2 未覆晶封裝雷射二極體光場橢圓率量測圖藉由 FWHM，可得知：水平發散角為 26.34°，垂直發散角為 35. 54°； 4-1.2 經覆晶封裝量測結果 ◆I-V 及 I-P 量測. 2.5 2. I-V curve. 5. L-I curve. 4 3. 1.5 1. 2. 0.5. 1. 0. 0 0. 10. 20 30 Laser current (mA). 40. 圖 4-3 經覆晶封裝雷射二極體的電壓功率電流關係圖 43. Power(mW)/Facet. Laser voltage (V). 3.

(54) 由圖 4-3 的斜率得到經覆晶封裝平坦化雷射的總阻抗為 12.5Ω，起始電壓為 1.87V，同時我們得到輸入電流與光輸出功率關係，由圖可知啟動電流約為 22mA，微分量子效率 (Differential Quantum Efficiency)為 42.25﹪ ◆發散角. Normalized Intensity.. 1 vertical 橢圓率 horizontal 0.5. 0 -20. -10. 0 Angle (degree). 10. 20. 圖 4–4 經覆晶封裝雷射二極體光場橢圓率量測圖藉由 FWHM，可得知：水平發散角為 21.51°，垂直發散角為 34.02° 4-1.3 討論這裡我們嘗試採用工業用技術進行覆晶封裝的製程，以上兩顆雷射二極體皆取自同一片試片，比較其特性可發現經過覆晶封裝的製程後並不會明顯改變雷射的特性，也證明平坦化半導體雷射的確可適用於覆晶封裝技術。. 44.

(55) 4-2 波導及 V-groove 模組量測結果 4-2.1 模組封裝置入單模光纖，點入 UV 膠，使用 UV 光源進行烘烤硬化。. 圖 4–5 單模光纖封裝. 圖 4–6 單模光纖封裝 SEM 圖 (300X). 45.

(56) 4-2.2 光學量測系統架設架設光學系統以量測完成的模組特性，架構如圖 4-7 ~ 9 所示： SMF/V-groove SMF. SMF Sample. 1310nm LD. Waveguide. U-groove. -xx dBm. Polarization controller JDSU Backreflection meter 圖 4-7 量測系統架構圖. SMF. SMF Sample. 1310nm LD. Waveguide. -xx dBm. Polarization controller JDSU Backreflection meter 圖 4-8 量測系統架構圖. 46.

(57) SMF. MMF Sample. 1310nm LD. Waveguide. -xx dBm. Polarization controller JDSU Backreflection meter 圖 4-9 量測系統架構圖. 在圖 4-7 的量測系統中，採用的是 1310nm 的通訊用光源，光訊號經由單模光纖接到極化控制器 (Polarization controller) 作為 TE/TM 光源的選擇輸出，再接到試片上的波導輸入端，藉由 V-groove 進行單模光纖以及波導間的對準，使光訊號經由試片上的波導傳輸至單模光纖端，終端利用能量探測儀進行量測，而後我們將不經試片的光訊號強度與經過試片的光訊號強度做比較，就可以得知經過試片的光訊號衰減值。而在圖 4-8 的量測系統中，我們將試片上的 V-groove 崩除，直接採用單模光纖進行對準，所得結果與圖 4-7 系統所得結果進行比較，藉以得知因 V-groove 對準誤差所造成的能量散失值。在圖 4-9 的量測系統中，與圖 4-8 的系統差異在於將收光端的單. 47.

(58) 模光纖換成多模光纖，藉以比較得知波導輸出至單模光纖端的偶合損失可能造成的影響。 4-2.3 模組量測結果經過量測結果 TE 模態光源有 7.78dB 的插入損耗 (Insertion Loss)，TM 模態光源有 8.97dB 的插入損耗；如果將 V-groove 去除，直接以單模光纖進行對光，我們會得到 TE 模態光源有 7.14dB 的插入損耗，TM 模態光源有 8.93dB 的插入損耗；如果換成多模光纖，則 TE 為 6.78dB，TM 為 8.59dB，整理如表 4-1 所示：對光方式. V-groove/SMF. SMF. MMF. TE. 7.78. 7.14. 6.78. TM. 8.97. 8.93. 8.59. 插入損耗(dB). 表 4-1 不同對準方式所得之插入損耗表由不同對準方式進行比較，可以推斷對準誤差可能造成的損耗差異在 1dB 以內，因此以我們所設計的被動對準方式的確可以將對準誤差控制在極小的範圍內。其中發現 TM 模態的損耗大於 TE 模態的損耗，經比較第二組值以及第三組值可以發現因波導至光纖端可能造成的偶合損失影響有限，因此推測波導傳輸損耗可能是造成此現象的原因之一。. 48.

(59) 4-2.4 討論我們已經成功的將光波導以及 V-groove 的製程整合在一起，使用的波導核心為 Sol-gel 材料，並且利用被動對準技術達到精密對準。整個模組的插入損耗為 7.78dB (TE mode)，我們還有幾方面可以改進以縮小其插入損耗：(1)在 U-groove 切割刀具上可能還有更適合的選擇，使 U-groove 的切割面更加光滑。(2)縮短波導端面至單模光纖間的距離。(3)修正光罩，使得 V-groove 在垂直高度的控制上更精確。(4)波導加上上方披覆層，降低傳輸損耗。. 49.

(60) 第五章結論在平坦化半導體雷射方面，我們已經將 die size 縮小為 250μm × 250μm 大小，分別取自同試片上的兩顆 dies，一顆未進行覆經封裝，另一顆進行覆經封裝，經過量測，未經覆晶封裝平坦化雷射的總阻抗為 11.5Ω，起始電壓為 1.75V，啟動電流約為 16.5mA，微分量子效率 (Differential Quantum Efficiency) 為 50.47﹪，水平發散角為 26.34°，垂直發散角為 35. 54°；經覆晶封裝平坦化雷射的總阻抗為 12.5Ω，起始電壓為 1.87V，啟動電流約為 22mA，微分量子效率為 42.25﹪，水平發散角為 21.51°，垂直發散角為 34.02°，由於縮短了共振腔長度，使得雷射的量子效率降低 [11]，又因減小樑脊寬度造成阻抗增加 [12]。這裡我們所使用的是 SEC860 OE-Bonder 進行覆晶封裝，由於封裝後的雷射特性與未封裝的雷射特性比較並無特別明顯的改變，因此證明我們所製造的平坦化半導體雷射可適用於工業用機台進行覆晶封裝。在高分子埋藏式波導及 V-groove 的整合製程方面，我們已經成功的將兩個元件的製程整合在一起，並且在製程中採用被動對準技術，經量測結果，整個模組的插入損耗 TE 極化為 7.78dB、TM 極化為 8.97dB，與最佳對準插入損耗的差值在 1dB 內，如果再對光罩進. 50.

(61) 行修正，則我們可以再縮小此對準誤差值。整個製程只需要三道光罩，並且因為被動對準技術的採用，只有第一道光罩的製程需要精密對準，在第二及第三道光罩的對準上並不會對 Waveguide 及 SMF 的對準造成影響，整個製程中並不需要採用貴重金屬作為保護層材料，同時符合簡化及降低成本的需求。. 51.

(62) 參考文獻 1. Hiroaki Okano, Akihiro Hiruta, Haruyasu Komano, “Hybrid Integrated Optical WDM Transceiver Module for FTTH Systems”, U.D.C. 621.372.88.029.72.049.776 2. Takashi YAMADA, Toshikazu HASHIMOTO, Takaharu OHYAMA, “New Planar Lightwave Circuit (PLC) Platform Eliminating Si Terraces and Its Application to Opto-Electronic Hybrid Integrated Modules”, IEICE TRANS. Electron., Vol. E84-C, No. 5 May. 3. 龔建福, “Fabrication and Characterization of Planar 1.3µm InGaAsP Diode Lasers”, 國立中山大學光電工程研究所碩士論文, 2002. 4. 陳奕任, “Planarized InGaAsP Semiconductor Lasers for Giga-bit Applications”, 國立中山大學光電工程研究所碩士論文, 2003. 5. Stefan Lindgren, Henrik Ahlfeldt, Lennart B acklin, “24-GHz Modulation Bandwidth and Passive Alignment of Flip-Chip Mounted DFB Laser Diodes”, IEEE Photonics Technology Letters, VOL. 9, NO. 3, MARCH 1997. 6. Haiyin Sun, “Measurement of laser diode astigmatism,” Optical Engineering, Vol.36, No.4, pp.1082-1087, 1997. 7. 吳銘仁, “Single Mode Bruied Waveguides on Silicon Substrate”, 國. 立中山大學光電工程研究所碩士論文, 2003. 8. S. Iraj Najafi, Member, IEEE,Member, OSA, “Sol-Gel Glass Waveguide and Grating on Silicon”, Journal of Lightwave Technology, Vol. 16, No. 9, September. 52.

(63) 9. R. Moosburger, R. Hauffe, U. Siebel,” Passive Alignment of Single-Mode Fibers to Integrated Polymer Waveguide Structures Utilizing a Single Mask Process”, IEEE Photonics Technology Letters, Vol. 11, No. 7, Juy 1999. 10. P. Unger, P. Roentgin, G. L. Bona, “Junction-side up Operation of AlGaInP laser with very low threshold currents,” Electron. Lett., Vol.28, pp.1531-1532, 1992. 11. Govind P. Agrawal, and Niloy K. Dutta, “Semiconductor lasers,” Van Nostrand Reinhold, 1993. (Book) 12. 陳柏君, “Fabrication and Characterization of a Planar 0.67 µm Diode laser with Facet Coating,” 國立中山大學光電工程研究所碩士論文, 1999.. 53.

(64)