行政院國家科學委員會專題研究計畫 成果報告
子計畫二：數位電視射頻調諧器之研製與單晶片封裝系統技
術之實現
計畫類別： 整合型計畫 計畫編號： NSC91-2218-E-110-003-執行期間： 91 年 08 月 01 日至 92 年 07 月 31 日 執行單位： 國立中山大學電機工程學系(所) 計畫主持人： 洪子聖 計畫參與人員： 吳建銘 黃建祥 韓府義 李勝豐 報告類型： 完整報告 處理方式： 本計畫可公開查詢中
華
民
國 92 年 8 月 4 日
行政院國家科學委員會計畫研究計畫成果報告
數位電視射頻調諧器之研製與單晶片封裝系統技術之實現
Development of RF Tuner s and SiP Technology for Digital TV
Applications
計畫編號：NSC 91-2218-E-110-003
執行期限：91 年 8 月 1 日至 92 年 7 月 31 日
主持人：洪子聖 國立中山大學電機系
計畫參與人員：吳建銘、黃建祥、韓府義、李勝豐 國立中山大學電
機系
一、中文摘要 本 計 畫 從 研 讀 陸 地 數 位 電 視 廣 播 (DVB-T)系統的射頻規範開始，經過嚴謹的 頻率轉換規劃與鏈路預算分析，提出 DVB-T 系統射頻調諧器之設計架構與元件規格。在 單封裝系統(SiP)上，已完整評估國內製程能 力，具體提出建立封裝互連線及被動元件的 模型化方法。以上規劃在提供後續國科會計 畫中利用單封裝系統技術完成 DVB-T 數位 電視射頻調諧器之設計與實作藍圖。 關鍵詞：陸地數位電視廣播、射頻調諧器、 單封裝系統 Abstr actIn this project, we proposed a good RF tuner architecture for DVB-T system after studying its RF specifications carefully and analyzing the frequency conversion and link budget rigorously. We also proposed robust and efficient design and modeling techniques for package interconnects and passive components after a complete evaluation of the current domestic fabrication technology on SiP. These planned issues are used as a blueprint for future design and implementation of DVB-T RF tuners using SiP technology in the continuous projects supported by the National Science Council.
Keywor ds: DVB-T (Digital Video
Broadcast-ing – Terrestrial), RF Tuners, SiP (System in Package) 二、前言與文獻探討 應用於數位電視廣播射頻調諧器需要面 臨相當嚴苛的規格要求，工作頻段需橫跨 VHF/UHF頻帶涵蓋從50至860 MHz如此寬廣 的頻率範圍，其對應的無線環境乃相當惡劣 ，訊號於接收時容易因幾種時變因素的影響 而衰頹，這包括了多重路徑效應、頻段內諸 多干擾訊號源、接收訊號強弱受環境及氣候 影響經常不穩定、過渡期間與傳統類比電視 廣播共存時彼此所衍生的嚴重干擾問題等。 在 研 讀 有 關 於 DVB-T 系 統 時 之 相 關 規 範 [1]-[3]時，發現系統對射頻規範亦有相當嚴格 之規劃。其中系統會依不同接收模態而對接 收機設計要求從2 dB至26 dB之載波雜訊比 值(C/N)。根據[2]之規劃建議，在所有操作頻 帶上，取五個不同C/N值，分別為2 dB, 8 dB, 14 dB, 20 dB及26 dB，在建議接收機雜訊指 數為5 dB的條件下，接收機最小輸入訊號功 率(即俗稱之靈敏度)以及在75歐姆阻抗系統 下所對應之最小輸入訊號電壓如表1所示。由 表可知，5 dB之雜訊指數建議值以及相對於 C/N值從2 dB至26 dB條件下所要求-128.2 dBW(-98.2 dBm)至-104.2 dBW(-74.2 dBm)之 最小輸入訊號功率，對接收機而言是相當嚴 苛的設計條件，需要嚴格管制接收機各級射 頻元件之雜訊始能達成。 另外，由於 DVB-T 數位電視系統與傳統 之類比電視系統(PAL-I)將共度一段時期，接 收機在設計上必須有抵抗 PAL-I 訊號干擾之 能力，故[2]中有保護比例(Protection ratio)之 規劃。所謂保護比例即 DVB-T 訊號準位與
PAL-I 干擾訊號準位之比值，[2]所列之建議 值如表 2 所示。由表可知 DVB-T 接收機必須 承受來自鄰近通道之 PAL-I 干擾訊號準位大 於自身通道所接收 DVB-T 訊號準位 30 dB 以 上之能力，以及同樣落於自身通道上之 PAL-I 干擾訊號準位比 DVB-T 接收訊號準位大 10 dB 再減去所對應 C/N 之 dB 值。規範亦有針 對 DVB-T 接收訊號受同樣是 DVB-T 訊號干 擾，以及 PAL-I 接收訊號受 DVB-T 訊號干擾 等情形規劃適當保護比例。由這些保護比例 規劃值可知 DVB-T 系統要求接收機設計時 需具備極優異之選擇度與線性度，需要嚴格 執行頻率規劃與管制接收機各級射頻元件之 交互調變失真始能達成。 DVB-T系 統 採 用 的 編碼 正 交 多頻 分 工 (COFDM)方式需要通道頻寬介於6至8 MHz 之間，傳輸模態高達120種可使資料傳輸率範 圍從4.98至31.67 Mb/s，具有優越對抗窄頻干 擾訊號及延遲擴散(delay spread)之能力，所提 供之參考引導(pilot)載波訊號在通道校正上 也有顯著的效果[1]。然而COFDM具有高功 率峰值對平均比(PAPR)之特性也會大幅增加 對射頻調諧器之線性度要求。舉例來說，若 要設計DVB-T系統中相當適合移動接收之 2k-16QAM-1/2模態之接收機，可從[2]中查閱 該模態在1/2 code rate及1/4 guard interval條 件下所規劃之資料傳輸率為9.95 Mbps，如表 3所示，以及在考慮Rayleigh通道效應下所需 之C/N值約11 dB。加上規範中所建議之解調 端實現損耗為3 dB後，最後所對應射頻調諧 器輸出端最小C/N值為14 dB。再查表1可知在 C/N值為14 dB條件下最小接收訊號準位為 -86.2 dBm，此外雜訊指數以及保護比例則如 表1及2所規劃之5 dB及-30 dB。參考DVB Project Office所作之實場測試結果[3]，在移 動速度100 km/hr時所需達到準無錯(QEF)狀 態，即相對誤碼率(BER)約2×10-4的情況下， 所需的訊雜比(C/N)約15 dB，此時接收機之 動態範圍從-82 dBm至-50 dBm。以上規格數 據整理如表4。 國內外DVB-T系統射頻調諧器架構之研 究發展狀況方面，傳統的類比電視調諧器架 構通常是採用單次轉頻(Single Conversion)架 構[4]-[6]，如圖1所示，將頻率範圍50-860 MHz之射頻接收訊號經一次降頻過程至頻率 為36 MHz之中頻端，然後藉由SAW濾波器做 通道選擇後進入解調器。本質上的主要缺失 為影像通道落於接收頻帶內因而需要高額度 的影像拒絕能力，一般是藉由多組追蹤濾波 器消除影像並可部分濾除其他通道之干擾訊 號。優點是RFIC之相關主動元件規格寬鬆容 易設計，雖然所使用的被動元件數量眾多， 但仍可以hybrid方式製作在量產規模下達到 低成本的訴求。然而追蹤濾波器的使用卻衍 生其他問題包括：在生產過程中需要調整通 帶頻率因而費時費力；通帶內之群延遲及損 耗特性會造成訊號失真以及影響中頻端頻率 響應之平坦性，對DVB-T訊號而言會造成相 當程度的傷害；追蹤濾波器無法做到完全積 體電路化使得調諧器體積難以縮小，不易達 成行動端所要求的輕薄短小之目標。此外， 單一本地振盪源設計在頻率調整範圍上無法 涵蓋整個接收頻帶，調諧器通常因而須區分 VHF及UHF兩個工作頻段，且本地振盪源自 身之輻射也會形成接收頻帶內之干擾源。 圖 2 所示為雙次轉頻(Dual Conversion) 架構[7]-[11]，特色是先升頻至 1 GHz 以上之 第一中頻然後才降至 36 MHz 之第二中頻。 相較於單次轉頻架構，優點是影像通道落於 接收頻帶之外因而不需要高額度的影像拒絕 能力，通常會選擇在射頻端利用低通濾波器 將位於接收頻帶上方之所有影像通道予以濾 除，在第一中頻端則需要帶通濾波器預先濾 除第二次降頻所對應之影像通道，順便也過 濾掉些第一次降頻過程中所產生的贅餘訊 號。兩者濾波器為固定頻率設計，相對於不 能固定頻率之追蹤濾波器在性能上具有較佳 的選擇度與通帶特性，可以達到更好的影像 拒絕效果並且對 DVB-T 訊號而言失真相對 輕微。此外，單一本地振盪源之頻率調整範 圍可以支持所需要的工作頻段並且是落在接 收頻帶外，因此調諧器不需要分成多個工作 頻段操作而且本地振盪源自身之輻射亦不會 形成接收頻帶內之干擾源。由於不需要射頻 端之追蹤濾波器，在第一中頻端為影像拒絕 而使用的帶通濾波器也可藉由降頻過程中實 現 一 具 有 影 像 拒 絕 功 能 之 混 波 器 所 取 代 [8],[9]，故雙次轉頻架構可以享有較高之積體 化程度。缺點是少了追蹤濾波器便失去了在 射頻端對通道外之干擾訊號預先做部分濾除
的功能，在干擾訊號相對於欲接收之訊號有 可能強弱差別懸殊的環境下，射頻調諧器之 線性度需嚴格要求以避免產生交互調變現 象，最常付出的代價就是消耗較多的直流功 率來換取較大的動態範圍，另外，最前端之 低雜訊放大器若能有可變增益控制亦對增大 動態範圍有所幫助。 無論是單次或雙次轉頻架構，在調諧器 的中頻輸出端都需要藉由 SAW 濾波器來做 通道選擇的工作，但是 SAW 濾波器無法做到 積體電路化，於是如何省略 SAW 濾波器成為 現今許多射頻架構研究之重要課題。其中較 為人所熟知的是直接轉頻(Direct Conversion) 之零中頻(zero IF)架構[12]-[14]，如圖 3 所 示，射頻訊號直接經由 Quadrature 混波降頻 至基頻並且分成 I 與 Q 兩路訊號。本質上的 優點為無影像通道，故不需要影像拒絕濾波 器，通道選擇工作則可藉由基頻端利用完全 積體電路化而且可程式化調整通帶範圍之低 通濾波器來完成，相較於其他射頻架構，直 接轉頻之零中頻方式最為簡單，相對上所需 要的被動元件數目最少，積體化程度也最 高。但是此架構之缺失亦不少，包括不易設 計出涵蓋整個接收頻帶之本地振盪源而致使 調諧器須區分兩個以上之工作頻段，本地振 盪源之輻射形成接收頻帶內之干擾源，且經 反射及重新接收後再由調諧器將其降至基頻 時即形成具有時變特性的直流位移，會對所 接收訊號之直流附近成分造成嚴重干擾，且 直流位移準位經常遠大於接收訊號準位而迫 使在做基頻訊號處理時經常發生飽和現象。 此外對 DVB-T 訊號而言，在 Quadrature 混波 降頻過程需嚴格要求 I 及 Q 通道之間的平衡 性，這要實現在如此寬廣的接收頻帶上就技 術而言有相當的困難性。 為了減緩直流位移的影響，仍採取直接 轉頻方式之低中頻(low IF)架構是將射頻訊 號經 Quadrature 混波降頻後分成中間頻率介 於 1/2 至 1 通道頻寬之間的 I 與 Q 兩路訊號， 然後藉由序列非對稱多相濾波器(sequence asymmetric polyphase filter) 將 影 像 成 分 濾 除，然而由於此架構其影像頻率就落在鄰近 通道上，從表 1 所示可知 DVB-T 規範中要求 能夠直接承受鄰近通道干擾訊號比欲接收之 通道訊號大 30 dB 以上之強度，估算此架構 至少需要有 60 至 70 dB 之高額度影像拒絕能 力，在相關 RFIC 設計上將甚為困難，目前 文獻中[15],[16]以雙次 Quadrature 混波降頻 方式能表現出較好的影像拒絕能力，但是在 polyphase 濾波器設計上卻是十分繁複，並且 相關元件參數容易受半導體製程的影響，控 制上並不容易。 另外一個甚有發展潛力的零中頻方案為 雙次轉頻第二零中頻(Double Conversion with
Zero 2nd IF)架構[17]，如圖 4 所示，其融合了 雙次轉頻與零中頻架構的優點，升頻至 1 GHz 以上第一中頻的規劃可享有優越的影像 拒絕效果，調諧器勿須區分工作頻段以及輻 射不會造成接收頻帶內之干擾源。緊接著再 直接降至基頻(第二零中頻)的作法可以免除 第二次降頻之影像通道問題，第一中頻端所 使用之帶通濾波器只保留做簡單的贅餘訊號 濾除或可加以省略，此外，通道選擇工作得 以在基頻端完成，不需用到 SAW 濾波器，因 此積體化程度頗高，接近於直接轉頻架構。 雖然從第一中頻經由 Quadrature 混波降頻至 基頻時，仍然有直流位移以及 IQ 通道不平衡 的 問 題 ， 但 直 流 位 移 的 成 因 主 要 是 在 Quadrature 降頻之混波器電路中本地振盪源 洩漏導致於與自身混波而產生，排除經由本 地振盪源自身輻射然後反射再重新接收之可 能性，故時變特性較為輕微。另外由於第一 中頻乃固定頻率，在 Quadrature 混波降頻至 基頻過程中處理其 IQ 通道之不平衡性問題 上也較為容易。 由 DVB-T 系統射頻相關規範可知射頻 調諧器需要兼具極低之靈敏度與極高之抗干 擾能力，這使得配合主動式射頻 IC 之被動式 元件與封裝設計極為重要，不但因為性能要 求而須具備較小的容忍度，而且為了滿足接 收機移動性的訴求而要求較小之體積。本計 畫所採用之射頻單封裝系統架構即是相當具 有前瞻性之解決方案。單封裝系統(SiP)意謂 將一系統所需之主被動元件以晶片組及離散 元件方式組合於單一封裝中。其特色[18],[19] 有(a)封裝中包含晶片與封裝間之互連，如覆 晶、鎊線、捲帶自動鍵合(TAB)等方式；(b) 封裝中包含內埋式或表面粘著式之被動式元
件；(c)封裝中包含多晶片模組(MCM)並有晶 片間之互連線設計；(d)封裝中可引入散熱 片、電磁輻射防禦、蓋、接頭、天線、電池 等設計；(e)通常其物理尺寸接近於單晶片系 統(SOC)或甚至可以比 SOC 更小。 相較於 SOC 所注重的單晶圓製程，SiP 強調可以容許以不同的半導體製程製作各式 不同功能的 IC，優點有(a)物理尺寸更小：SiP 可以整合被動式元件，且多晶片模組間可以 採取垂直堆疊的方式，可比 SOC 方式做的更 小；(b)進入市場時間(time to market)更短： SOC 由於在半導體製程及所需光罩之複雜度 極高，自然在系統研發過程中需要甚長的時 間做調整、除錯以及重新設計的工作，相較 於 SiP 利用現有的 IC 製造技術做多晶片模組 式之封裝，SOC 顯然需要花更多的時間；(c) 所需 mother board 之設計技術層次更低：SiP 強調將 mother board 上重要之繞線技術，尤 其針對高速及高頻線路，予以具體實現在封 裝中，可更簡化 mother board 之設計要求； (d)性能更好：SiP 採用多晶片模組的方式可 在晶片間對彼此干擾之防護上做的比 SOC 更好，且高速或高頻的 IC 可自由選擇電性效 果更佳的半導體製程，如 GaAs、InP 等，故 在性能上可更為優越；(e)可以即插即玩(plug and play)：SiP 可以擁有蓋與接頭之設計，可 以與其他系統(或次系統)之 SiP 解決方案相 連結，著名的例子如影像感測器 SiP 在插入 藍牙系統 SiP 後即可達到無線影像傳輸之功 能；(f)更低的系統成本：SiP 包含多晶片模組 及被動式元件，故在系統功能方塊圖上可依 成本考量在實現時做最佳化的 IC 分割，故成 本可以比 SOC 更低。 三、研究方法 1. 射頻架構之規劃 在此一計畫中，主要的研究目標在針對 DVB-T 系統射頻調諧器所規劃之雙次轉頻架 構進行頻率規劃與鏈路預算等分析工作，以 擬定射頻元件規格並以 RFIC 或 Hybrid 方式 進行後續計畫[20]設計與實作。射頻架構將以 雙次轉頻架構為主，如圖 2 所示，相較於傳 統類比式電視調諧器所使用單次轉頻架構 (圖 1)，能更有效增強選擇度以及影像拒絕能 力，並改善中頻端響應之平坦度以及杜絕因 本地振盪源輻射所造成的頻帶內干擾現象。 參考[7]之方法並根據圖 3 之架構重新所做的 頻率規劃則如圖 5 所示，射頻前端使用一截 止頻率等於第一中頻頻率之低通濾波器做頻 帶選擇的條件下，假設射頻干擾頻率為 Rfi， 第一本地振盪源頻率為 LO，經混波後所產生 的 mLO±nRFi 贅餘訊號可能落於第一中頻頻 率之數目，即所謂的同中頻干擾數，其最高 數目相對於(m+n)數值建如表 5 所示。由表可 知，對於 DVB-T 系統如此寬廣的接收頻帶 下，在 m+n≦6 的情況下最高同中頻干擾數 總 和 僅 為 12， 且 最重 要 的影 像通 道 訊 號 (LO+Rfi)已落在低通濾波器頻帶外，故綜合 而言其抗干擾能力算是相當優越。此外，置 於第一中頻端帶通濾波器的主要考量為預先 過濾第二次降頻混波過程中之影像頻率，其 次為過濾第一次升頻混波過程中所產生的贅 餘訊號，若降頻混波器設計有影像拒絕功 能，對第一中頻帶通濾波器在規格放寬或甚 至予以省略上有極大幫助。第二中頻端則接 SAW 濾波器做通道選擇後進入解調器。 在參考[7],[8],[21]-[26]有關於射頻調諧 器各元件之設計規格後，以同樣是 DVB-T 系 統之 2k-16QAM-1/2 傳輸模態為例，本計畫 中嘗試根據圖 3 之架構做鏈路分析以檢查預 先所擬之射頻元件規格在組合成調諧器後是 否符合表 4 之規範，鏈路預算估測方法則是 參考[27],[28]。表 6 描述各級射頻參數，包括 功率增益(PG)、雜訊指數(NF)、三次截斷點 (OIP3)以及串級(Cascade)後之結果，由表可 知 所 規 劃 之 調 諧 器 其 可 調 增 益 範 圍 為 25.1~75.1 dB，在最大增益條件下雜訊指數為 5 dB，此時可如表 1 及 4 計算出最小輸入訊 號功率為-86.2 dBm [2]，參考實際場測結果[3] 則為-82 dBm。在最小增益條件下輸入端之三 次截斷點約 2.1 dBm，參考實際場測結果[3] 最大輸入訊號功率約為-50 dBm 時，此時鄰 近通道有干擾訊號其功率等於輸入訊號功率 減去保護比例，即為-20 dBm，再加上發射訊 號之雜訊底為-33 dBc，混波器引入之雜訊為 -75 dBc 等條件下，所作之雙調(two tone)去敏 化(desensitization)分析如表 7 所示。由表可知 調諧器在輸出端 C/N 值經計算約為 13.76
dB，與表 4 所列之 14 dB 接近，但仍略小於 實際場測值 15 dB，改善關鍵在於不惡化雜訊 指數的前提下提高可變增益低雜訊放大器面 對大訊號時之衰減量或三次截斷點。 2. 單封裝系統之規劃 在單封裝系統上主要在評估適合射頻調 諧器 RFIC 的封裝及其效應之探討，並且能 在封裝基板中內埋被動元件。在設計上首要 建立封裝互連線與被動元件之寬頻集總式等 效電路模型，以方便與 RFIC 做整合性設計。 在封裝效應研究方面，以選擇比現有射頻調 諧器產品普遍所用的 TSSOP 及 TQFP 系列更 為先進且完全由國內自製的釘架式晶片尺寸 封裝(leadframe CSP)，如圖 6 所示之 BCC、 QFN 等系列。封裝面積可比同腳數 TSSOP 及 TQFP 減少一半以上，故預估封裝對 RFIC 所造成的影響也較輕微。精確評估封裝效應 可參考[29]-[34]，藉由三維電磁場模擬 (圖 7)或量測的方式建立封裝之等效電路，如圖 8 所示。從中 RFIC 考慮封裝效應後之散射參 數( RFPKG S] [ )其數學式可推導如下： { } (1) ) ( ) ( ) ] [ ] [ ( ) ] [ ] [ ( ] [ 2 1 1 2 2 2 2 2 1 1 1 1 1 1 0 + − + − + + + + + + + + + + + − = − − m s m m m s g s p p s s g m g m g s p p s s RFIC RFIC RFPKG C C j C j C j C C j Z L j R R L j R Z L j Z L j Z L j R R L j R S U S U Z Y ω ω ω ω ω ω ω ω ω ω (2) ) ] [ ] [ ( ) ] [ ] [ ( ] [SRFPKG= Z0−1U + YRFPKG−1 Z0−1U −YRFPKG 其中 1 ) ( // // − + = m g g g g R R j L j C Z ω ω ，根據數 學式計算結果封裝對 RFIC 影響可用四種物 理現象歸納之： 1. 頻率相關損耗：主要為訊號通過鎊線所造 成之金屬與介質損耗，會使 RFIC 之增益降 低或植入損耗增加，且損耗會隨頻率上升而 增加，要減少此類損耗的方法在於縮減鎊線 的長度。 2. 間接性耦合：主要為封裝腳墊間的互容性 耦合以及鎊線間之互感性耦合，其耦合量會 隨著輸入與輸出之射頻訊號腳位之相對距離 增加而遞減，故要減少此類耦合的方法在避 免兩 RFIC 射頻訊號之腳位安排太過接近。 對主動元件而言間接性耦合會造成一並聯回 朔效應，正回朔效應有可能引發振盪，負回 朔如 Miller 效應則會降低增益。 3. 共地性耦合：主要為晶片之接地環所形成 之諧振器效應，在諧振頻率時會發生大幅度 的共地耦合量，減輕此類效應的方法可在晶 片上增加連通柱以及背面鍍金屬程序。封裝 時增加接地用之鎊線數目也能降低接地電感 值，接地環之面積不宜過大以免諧振頻率點 過低而影響到 RFIC 的性能。對主動元件而 言共地性耦合會造成一串聯回朔效應而使增 益降低，即所謂源極電感性退化效應。 4. 低通濾波：主要為封裝腳墊之電容、鎊線 之電感、以及晶片 bond pad 之電容對 RFIC 所形成之高階低通濾波器效應，會產生陡峭 之截止現象，故此低通濾波效應之截止頻率 也可視為封裝頻寬之上限。此種低通濾波現 象亦可用阻抗不匹配的觀點來解釋，因為 RFIC 內部線路設計通常阻抗匹配至 50Ω， 封裝後焊著於 PC 板上之線路設計亦是匹配 至 50Ω，封裝體內部之線路由於鎊線的關係 可視為遠高於 50Ω之高阻抗線，故從輸入至 輸出線阻抗變化呈現低高低高低之變化，即 構成低通濾波效應，且截止頻率會隨著中間 段即 RFIC 的電長度增加而降低。改善之方 法在於主動元件設計時射頻輸入與輸出端接 至 bond pad 之金屬線長度儘量縮短並且做好 阻抗匹配與盡量提高其逆向隔離度，皆有助 於提高截止頻率。此外輸入與輸出端阻抗匹 配時能結合 RFIC 與封裝等效電路模型做整 體性考量亦能有相當的助益。 本計畫中也同時發展多層封裝基板結構 中內埋三維結構被動式元件之電磁模擬設計 與模型化方法。目前在內埋式電感及電容器 的設計趨勢上皆朝向多層設計方式以有效減 少元件面積，並同時能提升元件 Q 值與自我 諧振頻率[18]。在模型化之研究上則以π或 T 型等效電路模型為主，但模型有效頻寬通常 僅止於元件之自我諧振頻率。利用分配式等 效電路的觀念雖可將模型有效頻寬超越自我 諧振頻率，但是當所設計被動元件採用較為 複雜之多層結構時，其分配式電路模型將不 易被建立。為了改善傳統模型化方法的缺 失，本計畫中將應用全波模擬軟體設計內埋 於多層基板中電感及電容器，如圖 9 所示，
並 探 討 建 立 其 寬 頻 集 總 式 等 效 電 路 模 型 [35],[36]，如圖 10 所示，準確範圍除了可延 伸到自我諧振頻率之外，也能掌握更高階的 諧振頻率點，使用頻寬將遠超過傳統π或 T 型等效電路。此外針對被動元件品質因子 (Quality factor)在雙埠微波網路的架構下做 了相當詳細且嚴謹的推導，使能準確預估當 電 感 器 與 電 容 器被 等 動 件 元 成 tank 或匹配 電路時之損耗與頻寬[37],[38]。 四、結論與成果自評 本計畫完成下列工作： 1. 完成 DVB-T 系統之射頻規範研讀工作。 2. 經過嚴謹的頻率規劃與鏈路預算分析， 提出 DVB-T 射頻調諧器之完整設計架 構與元件規格。做為後續國科會具體實 現此射頻調諧器之藍圖。 3. 完成國內有關於單封裝系統之製程評估 工作，並提出建立封裝互連線及被動元 件之寬頻模型化方法。 4. 在單封裝系統的規劃上深具前瞻性，已 有多篇論文已或即將發表[29]-[38]。 五、參考文獻
[1] European Telecommunications Standards Institute (ETSI), EN 300744: Digital Broadcasting Systems for Television, Sound and Data Services; Framing Structure, Channel Coding and Modulation for Digital Terrestrial Television, 1997.
[2] European Telecommunications Standards Institute (ETSI),TR101190: Implementation Guideline for DVB-T Transmission Aspects, 1998.
[3] Digital Video Broadcasting (DVB), DVB-T Field Trials around the World, June 1999.
[4] P.C. Skerlos, et. al., “All channel television tuning system,” US patent 4598425, 1986.
[5] Infineon Technologies, “2-band TV tuner,” TUA6020 Data Sheet, 2000.
[6] Philips, “Cable TV and VCR 2-band tuner”, TDA6502 Data Sheet, 2002.
[7] G.M. Maier, et. al., “Double conversion tuner a must for the future?,” IEEE Trans. Consumer Electronics, vol. 38, pp. 384-388, 1992.
[8] S. Birleson, et. al., “Silicon single-chip television tuner technology,” proc. in IEEE ICCE, pp. 38-39, 2000. [9] Microtune, Inc., “RF silicon tuner,” MT2032 Data Sheet, 2001.
[10] Conexant, “Digital cable tuner RFIC,” CN2811
Data Sheet, 2001.
[11] Broadcom Corporation, “Digital cable tuner,” BCM3415 Data Sheet, 2001.
[12] A.A. Abidi, “Direct-conversion radio transceivers for digital communications,” IEEE J. Solid-State Circuits, vol. 30, pp. 1399-1409, Dec. 1995.
[13] B. Razavi, “Design considerations for direct-conversion receivers,” IEEE Trans. Circuits Systems-II, vol. 44, pp. 428-435, June 1997.
[14] F. Aschwanden, “Direct conversion-how to make it work in TV tuners,” IEEE Trans. Consumer Electronics, vol. 42, pp. 729-738, Aug. 1996.
[15] J. Crols and M.S.J. Steyaert, “A single-chip 900 MHz CMOS receiver front-end with a high performance low-IF topology,” III J. Solid-State Circuits, vol. 30, pp. 1483-1492, Dec. 1995.
[16] J. Crols and M.S.J. Steyaert, “Low IF topologies for high performance analog front ends of fully integrated receivers,” IEEE Trans. Circuits and Systems-II, vol. 45, pp. 269-282, March 1998.
[17] M. Dawkins, A. Payne, and N. Cowley, “Single chip tuner design for digital terrestrial television,” proc. in IEEE ISCAS, pp. 125-128, 2001.
[18] L. Kyutae, S. Pinel, M. Davis, A. Sutono, L. H. Chang, H. Deukhyoun, A. Obatoynbo, J. Laskar, E. M. Tantzeris, and R. Tummala,” RF-system-on-package (SOP) for wireless communications,” IEEE Microwave Magazine, vol. 3, pp. 88-99, Mar 2002.
[19] C.M. Scanlan and N. Karim, “System-in-package technology, application and trends,” Technical Note in Amkor Technology, Inc., 2001.
[20] T.S. Horng, “Design and Implementation of DVB-T Tuners (1/2)” NSC project under grant no. NSC92-2220-E-110-003.
[21] H. Mizukami, et. al., “A high quality GaAs IC tuner for TV/VCR receivers,” IEEE Trans. Consumer Electronics, vol. 34, pp.649-659, Aug. 1988.
[22] J.O. Farmer, “Specifications for tuner design for use in cable ready television receivers and VCRs,” IEEE Trans. Consumer Electronics, vol. 36, pp. 660-668, Aug. 1990.
[23] K. Washio, T. Okabe, K. Norisue, and T. Nagashima, “An all-band TV tuner with 10-GHz/100-V mixed analog/digital Si bipolar technology,” IEEE J. Solid-State Circuits, vol. 27, pp. 1264-1269, Sept. 1992.
[24] H.J. Wassener, “A small package integrated two band mixer-oscillator Si-IC,” IEEE Trans. Consumer Electronics, vol. 39, pp. 344-349, Aug. 1993.
[25] Y.J. Chong, et. al., “The design and implementation of TV tuner for digital terrestrial broadcasting,” proc. in IEEE ICCE, pp. 40-41, 2000.
[26] Y.S. Youn, C.S. Kim, N.S. Kim, and H.K. Yu, “A 1GHz-band low distortion up-converter with a linear in dB control VGA for digital TV tuner,” proc. in IEEE RFIC Symp., pp. 257-260, 2001.
[27] P. Vizmuller, RF Design Guide, Systems, Circuits, and Equations, Artech House, Inc., 1995.
[28] L.E. Larson, RF and Microwave Circuit Design for Wireless Communications, Artech House, Inc., 1997. [29] T.S. Horng, S.M. Wu, H.H. Huang, C.T. Chiu, and C.P. Hung, “Modeling of lead-frame plastic CSPs for accurate prediction of their low-pass filter effects on RFICs,” proc. in IEEE RFIC Symp., pp. 133-136, 2001. [30] T.S. Horng, S.M. Wu, H.H. Huang, C.T. Chiu, and C.P. Hung, “Modeling and evaluating leadframe CSPs for RFICs in wireless applications,” proc. in IEEE 51st ECTC, pp. 348-252, 2001.
[31] T.S. Horng, S.M. Wu, H.H. Huang, C.T. Chiu, and C.P. Hung, “Modeling of lead-frame plastic CSPs for accurate prediction of their low-pass filter effects on RFICs,” IEEE Trans. Microwave Theory Tech., pp. 1538-1545, Sept. 2001.
[32] T.S. Horng, S.M. Wu, and C. Shih, “Complete methodology for electrical modeling of RFIC Packages,” IEEE Trans. Adv. Packag., pp. 542-547, Nov. 2001. [33] T.S. Horng, S.M. Wu, C.T. Chiu, and C.P. Hung, "Electrical performance improvements on RFICs using bump chip carrier packages as compared to standard thin shrink small outline packages," IEEE Trans. Adv. Packag., pp. 548-554, Nov. 2001.
[34] J.M. Wu, J.K. Jau, T.S. Horng, and C.C. Tu, “Highly linear upconverter MMIC designs with complete package and test board effects for CDMA applications” proc. in IEEE RFIC Symp., pp. 405-408, 2003.
[35] T.S. Horng, J.M. Wu, L.Q. Yang, and S.T. Fang, “A novel modified-T equivalent circuit for modeling LTCC embedded inductors with a large bandwidth,” proc. in IEEE MTT-S Int. Microwave Symp., pp. 1015-1018, 2003.
[36] T.S. Horng, J.M. Wu, L.Q. Yang, and S.T. Fang, “A novel modified-T equivalent circuit for modeling LTCC embedded inductors with a large bandwidth,” IEEE Trans. Microwave Theory Tech., to appear, Dec. 2003. [37] T.S. Horng, K.C. Peng, J.K. Jau, and Y.S. Tsai, “S-parameter formulation of quality factor for a spiral inductor in generalized two-port configuration,” proc. in IEEE RFIC Symp., pp. 255-258, 2003.
[38] T.S. Horng, K.C. Peng, J.K. Jau, and Y.S. Tsai, “S-parameter formulation of quality factor for a spiral inductor in generalized two-port configuration,” IEEE Trans. Microwave Theory Tech. to appear, Nov. 2003.
表 1 DVB-T 接收機最小等效輸入訊號準位[2] 表 2 針對 DVB-T 接收訊號受 PAL-I 訊號干擾情形所 規劃之保護比例[2] 表3 DVB-T系統不同模態之資料傳輸率[2] 表 4 DVB-T 系統以 2k-16QAM-1/2 模態在行動接收 時之接收器相關規範及實場測試數據
Parameter Condition Specification Frequency Cover Band I, III, IV, V 50-860 MHz Data Rate 1/2 code rate, 1/4 guard interval 9.95 Mbps Channel Bandwidth Nominal 7.61 MHz
PAL-I 4 dB Co-Channel Protection Ratio DVB-T 14 dB PAL-I -30 dB Adjacent Channel Protection Ratio DVB-T -30 dB Noise Figure 75Ù match 5 dB Minimum Receiver Signal
Input Level
75Ù match Preliminary planning in [2]
-86.2 dBm Required C/N Quasi error free
3 dB implementation loss
14 dB Receiver Signal Input Level Field test results in [3] -82 ~ -50 dBm
Required C/N Field test results in [3] at 100 km/hr
15 dB Transmission Noise Floor Field test results in [3] -33 dBc
表 5 雙次轉頻架構之同中頻干擾數分析
m+n 2 3 4 5 6
最高同中頻干擾數 0 1 3 3 5
表 6 射頻調諧器雙次轉頻架構之各級及串級元件參 數規劃
Parameters Low Pass Filter Variable-Gain LNA Up-Convert Mixer Band Pass Filter Down-Convert Mixer SAW Filter IF AGC PG (dB) -0.5 13/-17 10 -3 10 -10.4/-50 56/36 NF (dB) 0.5 3.5/17 8 3 14 10.4 8/14.1 OIP3 (dBm) 100 11/-15.2 15 100 15 100 2.2/1 Cascade PG (dB) -0.5 12.5/-17.5 22.5/-7.5 19.5/-10.5 29.5/-0.5 19.1/-10.9 75.1/25.1 Cascade NF (dB) 0.5 4.0/17.5 4.49/25.5 4.5/25.56 4.9/28 4.91/28.08 5.0/29.76 Cascade OIP3 (dBm) 100 11/-15.2 14.02/-5.24 11.02/-8.24 14.03/1.56 Cascade IIP3 (dBm) -15.47/2.06
表 7 射頻調諧器雙次轉頻架構之雙調去敏化分析
Component Low Pass Filter Variable-Gain LNA Up-Convert Mixer Band Pass Filter Down-Convert Mixer SAW Filter IF AGC Signal (dBm) -50 -50.5 -67.5 -57.5 -60.5 -50.5 -60.9 -24.9 Interferer (dBm) -20 -20.5 -37.5 -27.5 -30.5 -20.5 -70.5 -34.5 IM noise (dBm) <-200 <-200 -82.1 -72.02 -75.02 -64.62 -75.02 -39.02 Thermal noise (dBm) -105.2 -105.2 -105.2 -87.2 -90.14 -77.7 -88.02 -50.34 Tx noise (dBm) -83 -83.5 -100.5 -90.5 -93.5 -83.5 -93.9 -57.9 Mixer noise (dBm) <-200 <-200 <-200 -102.5 -105.5 -95.5 -105.9 -69.9 Total noise (dBm) -82.97 -83.47 -82.02 -71.83 -74.83 -64.35 -74.75 -38.66 C/N (dB) 32.97 32.97 14.52 14.33 14.33 13.85 13.85 13.76 LPF UHF PLL VHF PLL Tracking Filter Variable Gain LNA IF AGC Down Mixer Tracking Filter UHF VCO VHF VCO IF RF SAW Filter 圖 1 傳統類比電視調諧器所用之單次轉頻架構 LPF RF 50-860 MHz IF AGC 2nd IF 36 MHz Variable Gain LNA Up Mixer BPF Down Mixer SAW Filter PLL 1184 MHz2nd LO 1st IF 1220 MHz 1st LO 1270-2080 MHz 圖 2 在本計畫第一階段所規劃之雙次轉頻射頻調諧 器架構 LPF RF LPF Variable Gain LNA Quad LO PLL Quad Down Mixer IF AMP I Q AGC 圖 3 射頻調諧器之直接轉頻式零中頻架構 LPF RF 50-860 MHz Variable Gain LNA Up Mixer Optional BPF PLL 1st LO 1270-2080 MHz LPF Quad LO 1220 MHz Quad Down Mixer IF AMP I Q AGC 圖 4 在本計畫第二階段所規劃之雙次轉頻第二零中 頻射頻調諧器架構 接收頻帶 圖 5 射頻調諧器雙次轉頻架構之頻率規劃 圖 6 釘架式晶片尺寸封裝 圖 7 應用 Ansoft 三維電磁模擬軟體評估封裝效應 1 s L Ls2 m L 1 s R Rs2 1 p R m C 1 s C Cs2 1 b C Cb2 bm C 2 p R m R g L Cg Rg RFIC S ] [ 圖 8 釘架式晶片尺寸封裝之等效電路模型
圖 9 應用 Ansoft 三維電磁模擬軟體設計內埋於封裝 基板中之高 Q 值(左)電感器與(右)電容器 1 s L Ls2 b Cs⋅ m L a Cp⋅ Lp ) 1 ( a Cp⋅ − Lp1 ) 1 ( b Cs⋅ − g L p R 1 s R Rs2 Ls1 Ls2 2 s C m L a Cp⋅ Lp ) 1 ( a Cp⋅ − Lp1 1 s C g L p R 1 s R Cm Rs2 圖 10 內埋於封裝基板中之高 Q 值被動元件之寬頻集 總式等效電路模型；(左)電感器模型(右)電容器模型
可供推廣之研發成果資料表
□ 可申請專利 可技術移轉 日期：92 年 7 月 31 日國科會補助計畫
計畫名稱： 數位電視射頻調諧器之研製與單晶片封裝系統技術之實現 計畫主持人：洪子聖 計畫編號：NSC91-2218-E-110-003 學門領域：晶片系統設計研究計畫推動專案技術/創作名稱
應用單封裝系統實現數位電視射頻調諧器之規劃發明人/創作人
洪子聖、吳建銘、黃建祥、韓府義 中文：從研讀陸地數位電視廣播(DVB-T)系統的射頻規範開始，經 過嚴謹的頻率轉換規劃與鏈路預算分析，提出 DVB-T 系統射頻調 諧器之設計架構與元件規格。在單封裝系統(SiP)上，已完整評估國 內製程能力，具體提出建立封裝互連線及被動元件的模型化方法。 以上規劃在提供國內廠商利用單封裝系統技術完成 DVB-T 數位電 視射頻調諧器之設計與實作藍圖。技術說明
英文：We proposed a good RF tuner architecture for DVB-Tsystem after studying its RF specifications carefully and analyzing the frequency conversion and link budget rigorously. We also proposed robust and efficient design and modeling techniques for package interconnects and passive components after a complete evaluation of the current domestic fabrication technology on SiP. These planned issues are used as a blueprint for future design and implementation of DVB-T RF tuners using SiP technology.
可利用之產業及
可開發之產品
可利用之產業包括光電、無線、消費性電子、IC 設計、封裝與被 動元件等產業。 可開發之產品為攜帶式數位電視廣播接收機技術特點
1. 經過嚴謹的頻率規劃與鏈路預算分析，提出 DVB-T 射頻調諧器 之完整設計架構與元件規格。 2. 完成國內有關於單封裝系統之製程評估工作，並提出建立封裝 互連線及被動元件之寬頻模型化方法。在單封裝系統的規劃上 具有相當前瞻性。推廣及運用的價值
推廣及運用的價值高。 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴單位研發成果推廣單位（如技術移轉中心）。2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
