電漿處理應用在超大型積體電路上高介電常數閘極絕緣層之研究

1

行政院國家科學委員會專題研究計畫期末報告

電漿處理應用在超大型積體電路上高介電常數閘極絕緣層之研究

The study of plasma treatment on high-k gate dielectrics for ULSI application

計畫編號：NSC 92-2215-E-009-060

執行期限：92 年 8 月 1 日至 93 年 7 月 31 日

主持人：雷添福

*

交通大學電子研究所教授

____________________________________ * E-mail: tflei@cc.nctu.edu.tw 一、中文摘要 本計畫將研究利用電漿處理來改善高 介電常數閘極絕緣層的特性，傳統上是以 快速退火來消除介電層內的缺陷，或是在 沈積介電層時使用含氮原子的前導氣體， 進而改善特性；但是這些方法的改善程度 有限，而且無法很有效的降低介面氧化層 的厚度。 為了解決高介電常數閘極絕緣層的高 缺陷密度及降低介面氧化層厚度，我們提 出電漿處理的方法：利用四氟化碳、一氧 化二氮和氨氣等電漿預處理，我們可以讓 晶片表面存在氮原子及氟原子，這些原子 將很有效的降低後續處理時介面氧化層的 厚度，接著在沈積氧化鋯、氧化鉿或氧化 銫等高介電常數閘極絕緣層後，再利用四 氟化碳、一氧化二氮和氨氣等電漿來作後 處理，使氮原子及氟原子可以很有效的存 在介電層內，以修補介電層內的缺陷，大 大的提升高介電常數閘極絕緣層的特性。 我們進一步研究高介電常數閘極絕緣 層金氧半場效電晶體的可靠度故障分析， 包括熱載子效應、遲滯現象、通道遷移率 的劣化以及 1/f 雜訊的探討，透過電性、物 性探討提出一個可能的模型。我們研究不 同的電漿處理方式對於高介電常數閘極絕 緣層的影響，並將研究成果應用於超大型 積體電路的製作。 關鍵詞: 高介電常數閘極絕緣層，電 漿預處理，電漿後處理，遲滯現象，1/f 雜 訊。 Abstract

This project focuses on the plasma treatment in high-k gate dielectrics to improve the dielectric characteristics. The conventional process requires the rapid thermal anneal to eliminate defects in the dielectrics, and the use of precursor with nitrogen atoms during the dielectrics deposition. The improvement of these methods was quite limited, and the thickness of the interfacial layer can not be reduced effectively.

To resolve the problems of high defect density and reduce the interfacial layer, a plasma treatment method is proposed. We can reduce the interfacial layer by introducing the nitrogen and fluorine atoms on the silicon surface using the CF4, N2O and NH3 plasma

pre-treatment. After the deposition of high-k gate dielectrics such as ZrO2, HfO2 and CeO2,

the properties of the dielectrics can be greatly improved by the following post-treatment using CF4, N2O and NH3 plasma to effectively

introduce the nitrogen and fluorine atoms and eliminate the defects in the dielectrics.

We will further investigate the reliability issues of high-k gate dielectric MOSFETs such as hot carrier effects, hysteresis phenomenon, the degradation of channel mobility, and the 1/f noise. Possible mechanisms will be proposed through the analysis of physical and electrical characteristics. We explore the results of different plasma-treated methods on the high-k gate dielectrics and apply all research issues on the fabrication of ultra large scale integrated circuit (ULSI).

Keywords: high-k gate dielectrics, plasma

pre-treatment, plasma post-treatment, hysteresis, 1/f noise.

2 二、緣由與目的 許多的金屬氧化物被提出作為閘極介 電材料，各有其優缺點；然而許多高介電 常數的材料直接和矽接觸時具有較差的熱 穩定性，並且需要額外的阻障層，這樣將 增加製程的複雜度，使厚度縮小受到限制 [1] ，例如 Ta2O5，TiO2，SrTiO3 和 BST。 此外，有太高或太低介電常數的材料也許 不能成為閘極介電材料的選擇[2]，因為太 高介電常數的材料例如 STO 或 BST 會引起 邊 際 電 場 感 應 能 障 降 低 (fringing field induced barrier lowering)效應，而有相對較 低介電常數的材料例如 Al2O3和 Y2O3並沒

有提供比 SiO2或 Si3N4更多的優點[3]。因

此，和二氧化矽比起來介於中等介電常數 的材料，例如 HfO2、 ZrO2和 CeO2近來頗

受矚目。

High-k 材料一個最大的考量為材料和 矽基板的界面效應，因此本計畫將選擇 HfO2，ZrO2和 CeO2 作為高閘極介電層材

料。雖然 HfO2，ZrO2和 CeO2本身對於熱

穩定的特性不錯但在後續的熱過程中氧原 子 會 擴 散 到 表 面 形 成 界面層（interfacial layer），此界面層的特性會比 SiO2的界面 層的特性差，形成一些懸鍵或是界面不平 整。導致通道的載子在電場加速穿越時會 有載子捕捉及散射(scattering)現象產生導 致載子移動率趨緩造成驅動電流的下降並 使漏電流上升[4-5]。 利用氮原子或氟原子引入到表面可以 改善漏電流及表面狀態，因為氮原子或氟 原子會披覆在高介電材料和矽的表面。一 般的方式是使用含氟或氮的氣體像氨氣 （NH3）及四氟化碳（CF4）等將矽晶片的 表面氟化或氮化；經由氮化處理或氟化處 理的表面能有效的抑制介面所形成的未完 全反應矽化層厚度，因而降低介電層的等 效厚度，但卻會使磁滯現象更為嚴重[6]， 並使通道遷移率降低，另氮化處理表面的 過程中會造成 Si-N 鍵使正電荷在界面形成 缺 陷 產 生 ， 如 NBTI （ negative bias temperature instability）等的可靠性問題會 因為預處理而有劣化情況。 我們提出一種新的引入氮原子或氟原 子的方法，在高介電層成長前 CF4, N2O 和 NH3電漿預處理（pre-treatment）或介電層 成長後的 CF4, N2O 和 NH3 電漿後處理 （post-treatment），會有效的降低界面層反 應產生而降低 EOT 及增加介電層的可靠性 和減低高介電層材料的磁滯效應，再經由 快速熱退火(RTA)密化(densify) 的方式來 改善高介電常數材料的特性。預期當高介 電常數材料經過 CF4 等電漿處理後，我們 可以得到較佳的特性及可靠度。 另外在閘極材料的部分因傳統複晶矽 閘極會有雜質空乏和穿透的問題故尺寸縮 小後將採用金屬閘極取代，可得到一個低 的閘極串聯電阻及較高的反應時間，對配 合高介電材料部分和複晶矽相比 也可降 低高介電材料和閘極材料間的介面層。本 實驗中我們選擇穩定性較高的金屬，期望 在配合電漿的處理表面下的條件下可獲得 一個較佳的金屬閘極對高介電絕緣層的整 合度。 在物性的分析方面我們使用高解析度 的 TEM 去實際觀測界面的平整性和實際 物理厚度，XRD 和 ECSA 分析可獲得實際 物質組成和晶向，SIMS 分析可獲得物質的 縱深分析，利用這些分析我們可以更進一 步的了解電漿預處理或後處理對於高介電 常數材料的影響。 最後我們將整合 High-k 材料取代傳統 的熱氧化層，全面性的探討應用於 CMOS 元件製程上，已達到最佳化之先進製程元 件。 三、結果與討論 首先，我們在矽晶片上沉積氧化銫或 氧化鉿，另外爲了探討氨電漿處理對氧化 鉿元件特性的影響，部分試片會經過不同 時間的氨電漿處理，隨後用快速退火在不 同溫度下處理，接著沉積氮化鉭和鋁，再 用黃光微影技術定義出上電極，最後在矽 晶片被面沉積鋁當背電極完成電容結構， 如下圖一所示。 圖一

3 下圖二為氧化銫元件高頻電容-電壓 關係圖，當快速退火溫度上升時，等效氧 化層厚度會隨之下降，代表高溫退火可使 氧化銫薄膜更加緻密化。另外低溫退火處 理元件的電容-電壓圖略為扭曲，推測可能 是氧化銫與矽接面間產生缺陷所造成。 圖二 下圖三為氧化銫元件閘極漏電與閘極 電壓的關係，可看出當快速退火溫度越 高，則漏電隨之下降，且元件的崩潰電壓 會隨之增加，可以看出元件特性比低溫退 火處理的元件變好。 圖三 下 圖 四 是 氧化銫元件在閘極電壓為 1V 下量測到介電層崩潰所需時間的韋伯 分布圖，可以看出氧化層在高溫退火處理 後具有較佳的可靠度。 圖四 下圖五為 950o C 高溫退火的氧化銫元 件在穿透式電子顯微鏡下所拍攝的圖，其 氧化銫厚度約為 35 埃，並且與矽基材間具 有平整的界面，且兩者間幾乎看不出有過 度層(interfacial layer)的存在。 圖五 圖六

4 上圖六為氧化鉿元件閘極漏電與閘極 電壓的關係，當氧化鉿經過氨電漿處理 後，漏電流會明顯降低，且崩潰電壓會增 加，可看出特性明顯變好比未經過電漿處 理的元件好。 下圖七為氧化鉿元件 10 年生命期操作 電壓的淬取圖，經過氨電漿處理的元件明 顯具有較高的操作電壓可以維持 10 年的元 件操作，可以看出氧化鉿經過氨電漿處理 後有較好的可靠度。 圖七 下圖八為氧化鉿元件經過氨電漿處理 的元件所量測的遲滯現象，從電容-電壓關 係圖中，可以看出並無明顯的遲滯現象發 生，代表氨電漿處理處理可以有效抑制遲 滯現象。 圖八 下圖九為化學分析電子儀對經過氨電 漿處理試片的分析圖，氮原子會與鉿原子 反應，取代部分的 Hf-Si 鍵結，並且形成 Hf-N 鍵結。 圖九 以上結果顯示利用電漿處理來改善高 介電常數閘極絕緣層特性確實具有相當成 效，本研究成果對於未來高介電常數材料 應用於超大型積體電路之研究具有相當的 幫助。 四、成果自評 本次計畫之執行，皆達預期成果，並 已在相關學術期刊上發表論述，茲列於下：

[1] Jer Chyi Wang, De Ching Shie, Tan Fu Lei, and Chung Len Lee, “Characterization of Temperature Dependence for HfO2 Gate

Dielectric Treated in NH3 Plasma,” Electrochemical and Solid-State

Letters,vol.6,no.10, pp.F34-F36,Oct.,2003

[2] J.C.Wang, D.C.Shie, T.F.Lei, and C.L.Lee,”Novel Turnaround Characteristics of Hysteresis for HfO2 Gate Dielectrics Using

Post-deposition NH3 Plasma Treatment ,”Eleventh Canadian

Semiconductor Technology Conference (CSTC), pp.TP.51,2003 [3] Jer Chyi Wang, De Ching Shie, Tan Fu Lei, and Chung Len Lee, ”Characterization of Soft Breakdown Effects for Post-deposition NH3 Plasma Treated HfO2 Gate Dielectrics,” Solid

State Devices and Materials (SSDM),pp.706-707,2003.(Excellent paper from overseas)

[4] Wang, Jer Chyi; Lee, Jam Wem; Kuo, Liang Tai; Lei, Tan Fu; Lee, Chung Len, “High reliability ultrathin interpolyoxynitride dielectrics prepared by N2O plasma annealing”, Journal of the

Electrochemical Society, December, 2004, G730-G734

[5] Wang, Jer Chyi; Hung, Yen Ping; Lee, Chung Len; Lei, Tan Fu, “Improved characteristics of ultrathin CeO2 by using post nitridation annealing”, Journal of the Electrochemical Society, February, 2004, F17-F21

[6] Wang, Jer Chyi; Shie, De Ching; Lei, Tan Fu; Lee, Chung Len, “Turnaround of hysterisis for capacitance-voltage characteristics of hafnium oxynitride dielectrics “, Applied Physics Lett., March, 2004, 1531-1533

五、參考文獻

[1] W. J. Qi et al., IEDM Tech. Dig., pp. 641-644, 1999. [2] B. Cheng et al., IEEE Trans. Electron Devices, Vol. 46, 1537,

1999.

[3] B. H. Lee et al., IEDM Tech. Dig., p. 633, 1999.

[4] Tung Ming Pan et al., IEEE Trans. Electron Devices, Vol. 48, April., 2001.

[5] Tung Ming Pan et al., Applied Phys. Lett., Vol. 78, pp.1439-1441, 2001.