可執行快速特徵擷取之多通道低功率棘波分類電路設計

全文

(1)國立臺灣師範大學資訊工程研究所碩士論文. 指導教授：黃文吉. 博士. 可執行快速特徵擷取之多通道低功率棘波分類電路設計. Low-Power Architecture for Multichannel Spike Sorting Circuits Based on Fast Feature Extraction. 研究生：中華民國. 張元俊. 一百零五. 年. 撰六. 月.

(2) 中文摘要本研究旨在於設計與合成一可植入於腦部之棘波分類晶片。根據植入於腦部的需求，晶片體積過大則會壓迫腦部，晶片功耗太高則會提高晶片溫度，如此必然會傷害到腦內細胞，因為以上兩個原因，此晶片設計將會著重於其面積以及功耗。本研究提出以 NEO 運算法則為基底的棘波偵測器和以本論文提出之特徵擷取法則為基底的特徵擷取器，並藉由共享架構上的運算單元，進而設計出低功率、低面積的電路架構。本研究亦將電路實作於 ASIC 流程上，相較 FPGA 開發，ASIC 在調整晶片的面積及功耗顯得更有彈性。為了降低功耗，本研究亦導入 clock gating 技術，進一步降低晶片的耗電量。本論文於最後提出電路架構之分析，根據分析結果，選出數組參數進行面積及功耗分析。證明本研究設計之晶片比起其他現有的架構，有著非常突出的面積及功耗表現，並有著與現有架構差不多的分類效果。本論文也會簡單討論使用本架構之特徵擷取法與現有之 PCA 演算法、GHA 演算法與 Zero crossing 演算法比較。. 關鍵字：棘波分類、棘波偵測、特徵擷取、特殊應用積體電路. I.

(3) 致謝. 在這裡，我要感謝我的研究所指導教授，黃文吉教授。在碩士班的生活裡，老師給了我許多素材去摸索自己有興趣的主題，儘管花了不少時間決定研究題目，老師仍信任我並放手讓我做，也在研究題目及實驗上給了我很大的自由時間，讓我能安排自己的研究進度，在遇到困難的時候，也能指引我方向，不論是課業上或者生活上都給予我很大的幫助。再來，我要感謝我的學長，陳映綸。謝謝你在我碩士班的時間幫忙我，如果沒有你的幫忙，我想這些日子走來會更加的跌跌撞撞，因為幫忙的事情太多了，所以就不敘述了，沒有你的幫忙，就不會有現在的我。我要感謝我的家人，在台北讀書的日子裡，有你們當我的後盾真好，讓我無憂慮的完成碩士班的課業，我愛你們。我要感謝我的實驗室夥伴們，無論是畢業的學長、實驗室的同學以及接下來的學弟妹，研究的路上懵懵懂懂，感謝你們的幫忙，在我犯錯的時候提醒我，在我壓力大的時候陪伴我，這些日子多謝你們的照顧了，為彼此的研究煩惱、也一起在苦悶的研究裡找尋生活的樂趣，沒有你們的話，日子太枯燥。感謝所有幫助過我的人，或許我沒有列出來，但是你們的幫忙我沒有忘記，接下來的日子請多多指教。. II.

(4) 目錄中文摘要 .............................................................................................................. I 致謝 .................................................................................................................... II 目錄 ................................................................................................................... III 表目錄 ............................................................................................................... IV 圖目錄 ................................................................................................................ V 第一章. 緒論 .................................................................................................. 1. 第一節研究背景及動機...................................................................................... 1 第二節研究目的.................................................................................................. 6 第三節論文架構.................................................................................................. 7. 第二章. 演算法介紹 ...................................................................................... 8. 第一節棘波偵測演算法...................................................................................... 8 第二節快速特徵擷取演算法............................................................................ 10. 第三章. 電路系統架構 ................................................................................ 17. 第一節棘波分類系統之硬體架構.................................................................... 17 第二節特徵擷取單元........................................................................................ 19 第三節 NEO 之棘波偵測單元 .......................................................................... 38. 第四章. 測試與數據分析 ............................................................................ 41. 第一節系統效能分析........................................................................................ 41 第二節開發環境................................................................................................ 47 第三節晶片規格分析........................................................................................ 49 第四節與其他現有系統比較............................................................................ 52 第五節演算法效果分析.................................................................................... 55. 第五章. 結論 ................................................................................................ 59. 參照文獻 ........................................................................................................... 61. III.

(5) 表目錄表 2. 1 不同雜訊強度混入同一棘波之最大、最小峰值位置表......................... 14 表 4. 1 Q=16 時各運算單元之計算時間與對應時脈之最大通道數 ................... 44 表 4. 2 Q=32 時各運算單元之計算時間與對應時脈之最大通道數 ................... 45 表 4. 3 Q、U 及𝑟𝑐對應於M𝑚𝑎𝑥之組合分析，假設採樣頻率𝑟𝑠 = 24000。 .... 46 表 4. 4 開發環境...................................................................................................... 49 表 4. 5 晶片與系統規格.......................................................................................... 50 表 4. 6 晶片面積分析(單位:μ𝑚2) .......................................................................... 51 表 4. 7 標準化晶片面積分析(單位:μ𝑚2/ch) ........................................................ 51 表 4. 8 各通道數於 1HHz 之功率比較表 .............................................................. 52 表 4. 9 徵擷取單元有無除法器之面積測量表..................................................... 52 表 4. 10 不同法則之比較表.................................................................................... 54 表 4. 11 特徵分類正確性比較表格(兩群) ............................................................. 57 表 4. 12 特徵分類正確性比較表格(三群) ............................................................. 58. IV.

(6) 圖目錄圖 1.1 棘波分類系統流程圖.................................................................................... 3 圖 2. 1 快速特徵擷取法示意圖(以最低峰值為例) .............................................. 10 圖 2. 2 wave clus 的 C_Easy2_noise01 腦波資料之同類型三個棘波對照圖 ...... 12 圖 2. 3 上圖為原始棘波訊號、下圖為加入雜訊之棘波訊號(SNR=33.42) ....... 13 圖 2. 4 左一為原始棘波，其餘為参入雜訊之棘波訊號，................................. 14 圖 3. 1 本論文之系統流程圖.................................................................................. 17 圖 3. 2 本論文之棘波分類系統架構圖................................................................. 18 圖 3. 3 常規之偵測棘波峰值流程圖..................................................................... 20 圖 3. 4 基於常規峰值偵測法之快速特徵擷取法則資料流程圖......................... 21 圖 3. 5 基於常規棘波峰值偵測之快速特徵擷取法電路圖................................. 22 圖 3. 6 基於快速峰值偵測法之快速特徵擷取法則資料流程圖.......................... 23 圖 3. 7 𝑥𝑗 ≥ 𝑥𝑝(𝑗 − 1)時之位置對應圖 ............................................................... 25 圖 3. 8 𝑥𝑗 < 𝑥𝑝(𝑗 − 1)時之位置對應圖 ............................................................... 26 圖 3. 9 輸入第 j 個棘波樣本之 offset 示意圖 ....................................................... 27 圖 3. 10 基於快速棘波峰值偵測之快速特徵擷取法電路圖................................ 28 圖 3. 11 GMS Unit ................................................................................................... 29 圖 3. 12 ACC Unit ................................................................................................... 30 圖 3. 13 FS Unit ....................................................................................................... 31 圖 3. 14 以兩個快速特徵擷取單元進行特徵擷取計算....................................... 33 圖 3. 15 GMS Merger Unit ...................................................................................... 34 圖 3. 16 ACC Merger Unit ....................................................................................... 35 圖 3. 17 兩個特徵擷取單元實做特徵擷取計算................................................... 36 圖 3. 18 四個特徵擷取單元實做特徵擷取計算................................................... 37 圖 3. 19 棘波偵測單元硬體架構示意圖................................................................ 39 V.

(7) 圖 3. 20 NEO 之邏輯運算單元硬體實做 .............................................................. 40 圖 4. 1 ASIC 開發流程圖 ........................................................................................ 47 圖 4. 2 SNR=5 時兩群特徵分類分佈圖 ................................................................ 55 圖 4. 3 SNR=5 時兩群 FCM 分群圖 ...................................................................... 56 圖 4. 4 使用 wave clus 之 C_Easy2_noise005 之三群特徵分類分佈圖 .............. 56 圖 4. 5 使用 wave clus 之 C_Easy2_noise005 之三群 FCM 分群圖 .................... 57. VI.

(8) 第一章緒論. 第一章緒論本章節探討本論文的研究動機、研究目的與研究方法。第一節介紹研究背景與動機，說明須知之背景知識，並檢視現存之相關法則，比較與本論文法則之優劣，並提出本論文開發之架構。第二節說明本論文研究目標與目的。第三節表列本論文各章節之標題及內容概述。. 第一節研究背景及動機近年來隨著人類技術的進步，有關於人類大腦的研究知識越來越成熟，而相關的討論也越來越熱門。說到對人類大腦的研究，其中最為人所感興趣的就是腦波，腦波泛指腦內的神經細胞活動而引起的電位差，隨著行為的不同腦部所偵測的腦波波形也不盡相同。. 若能解讀腦波波形所對應的人類行為，則我們勢必能在許多領域上有重大的突破。例如:醫療，日常中有許多患者因傷害到神經系統或身體構造有所不足，導致雖然其能正常思考但卻無法有行動能力。若我們能繞過身體的神經傳輸系統直接截取腦波訊號從而得之患者要做什麼，則我們能將該訊號直接輸入進輔助設備(例如:機械手)，從而解決無法動作的困難。. 又有些意外事故都是一樣性質的，例如:開車，舉凡喝醉酒、暫時性休克、心臟病等等，一旦駕駛失去行為能力則汽車馬上失控，若能在事件發生前即經由腦波偵測裝置察覺，則能自動將車輛減速從而達到降低傷害的目的。 1.

(9) 第一章緒論. 由於其技術之應用廣泛，腦波相關的研究近年正如火如荼的展開，也已經有一系列的成果與發表，雖相關演算法則與系統尚不夠成熟到足以量產，但也陸陸續續有實驗室成品出現。. 在分析腦波訊號之前讓我們先來了解如何偵測腦波，一般來說，腦波的偵測分為兩種:侵入式、非侵入式。侵入式泛指須經過手術將晶片或者探針埋入人的腦內。非侵入式則是經由腦波帽等儀器直接從腦外截取腦波訊號。就截取訊號層面來看，侵入式所能得到的訊號相較於非侵入式較為乾淨，所謂乾淨的意思代表腦波的訊號混合的雜訊較少。. 當我們得到偵測腦波的時候，取得的腦波含有想要取得的資料(稱為棘波)與偵測腦波時屬於雜訊的資料，較為常見的雜訊如:眼動等等之肌肉電訊號和周圍電磁波的干擾，故通常會使用棘波分類系統(Spike sorting system) [1]分析腦波訊號，在介紹棘波分類系統前先解釋，何為棘波?. 腦袋經由神經元傳導訊號到身體的各個角落，而神經元傳導訊號的方式是依靠其特有的突觸產生電流傳導，經由電流傳導會引起微小的電位差，我們收集這些微小的電位差訊號，以波形表示則會出現波動，這種由人腦所產生的電位差與波形波動稱之為「棘波(Spike)」。. 不同的行為所引起的神經元傳導訊號不盡相同，所以對應的棘波波形也有些許差異。因此經由分析棘波的波形，並整理歸納棘波波形與神經元之間的關係， 2.

(10) 第一章緒論. 就可以知道其訊號所代表的含意。而進行腦波的截取與分析之系統，我們稱他為「棘波分類系統」。. 近幾年的腦機介面(Brain-Computer Interface)相關研究，大部分是由上述理論開始發展，而收集多個區塊的腦波有助於提高分析的樣本數及辨識度。故棘波分類系統將朝向多通道(multi-channel)棘波分類系統 [2]發展。. 而棘波分類系統之分類流程如下:. 1.輸入訊號:量測腦波訊號，並將量測資料輸入棘波分類系統. 2.棘波偵測:將腦波中的棘波提取出來. 3.特徵擷取:棘波的特徵值截取. 4.特徵分類:根據特徵擷取之特徵值分類棘波並分群. 圖 1.1 為上述流程示意圖，值得一提的是，棘波偵測、特徵擷取、特徵分類通常由三個演算法各自負責，每個環節裡不同演算法對於系統整體效益有明顯的差異。. 圖 1.1 棘波分類系統流程圖. 3.

(11) 第一章緒論. 本論文之系統設計包含棘波偵測與特徵擷取兩部分，以低面積、低功率為目的進行硬體實做，而經由本系統處理之腦波資料，可直接輸出給其他特徵分類法則使用。. 本節接下來分別就棘波偵測與特徵擷取兩部分討論，棘波偵測之功能為在腦波中偵測並找出棘波訊號，如前文敘述，腦波資料含有雜訊及棘波訊號，我們必須先從腦波裡過濾出屬於棘波的訊號以方便給特徵擷取器使用。. 而較簡單的棘波偵測做法是以訊號之絕對電位值進行閥值比較 [3] [4]。該方法雖簡易，但卻容易受到雜訊影響。因此在本論文中，選 NEO [5]作為棘波偵測演算法則。NEO 針對訊號的能量當做評估的方式偵測棘波，可視為讓資料經由高通濾波器過濾棘波 [6]。而 NEO 有著精確率高與資源消耗低等優點，只需乘法、減法以及比較閥值就可完成運算，因為本系統要求低面積及低功率，故選擇 NEO 當作我們的棘波偵測運算法則。. 特徵擷取是從棘波中擷取出能代表該棘波之訊號轉換，通常以二維或三維的數值做為描述訊號使用。其中比較著名的是主成份分析演算法（Principal Component Analysis，簡稱 PCA） [7]， PCA 已有現存的硬體架構研究 [8] [9]。但 PCA 演算法中的共變異數矩陣以及特徵值分解須佔用大量的硬體資源。且若腦波為多通道棘波分類時，每個通道均需使用一組記憶體單元，因而提高硬體之面積及功耗。另一個著名的特徵擷取演算法為類神經網路中著名的通用赫賓學習 4.

(12) 第一章緒論. 演算法（Generalized Hebbian Algorithm，簡稱 GHA） [10] [11]。GHA 之運算較 PCA 簡單，無須儲存像 PCA 的巨大共變異數矩陣，但每一通道仍需儲存自己的 GHA 權重向量，且權重向量計算需使用大量硬體資源，其優點是運算單元為所有通道共享。GHA 也有現有的硬體架構研究，如以單通道運算為主 [12] [13]、以多通道運算為主 [14]。. 上述之 PCA 與 GHA 演算法則皆有複雜運算，故硬體面積大。又現今之演算法則中也有以面積小、計算簡單為主打之特徵擷取演算法則，如 Zero crossing [15]，Zero crossing 使用簡單的運算以降低電路複雜度，從而達成電路面積縮小，但其特徵擷取能力較 PCA 與 GHA 相比，容易被雜訊所影響。. 本論文提出一可快速特徵擷取法則做為特徵擷取演算法使用，此特徵擷取法之運算簡單，並無須配置記憶體給每個通道，而所有的通道資料亦共享同一組運算單元，因此將可滿足低面積、低功耗之系統晶片需求。又與 Zero crossing 相比，本論文使用之特徵擷取法則的特徵擷取能力又好上不少，此比較於第四章第五節中有更詳細的數據分析。. 最後本論文導入 clock gating 技術，進一步降低系統動態功耗。故本論文係結合 NEO 棘波偵測法則與本論文提出之特徵擷取法設計出可供植入人腦之系統晶片。. 5.

(13) 第一章緒論. 第二節研究目的本論文提出基於 NEO 棘波偵測法則與快速特徵擷取法則之棘波分類系統電路架構，並將電路實做於 ASIC 開發流程上。ASIC 開發流程可針對需求做出專用晶片，開發過程對晶片的面積與功耗都有較高程度的掌控權，也導入 clock gating 技術降低系統動態功耗，以設計出可供植入人腦之系統晶片。. 6.

(14) 第一章緒論. 第三節論文架構本論文共分為五個章節，以下為各章節內容概要：. 第一章緒論說明研究背景、研究動機與研究目的。. 第二章演算法則介紹簡介本論文使用之演算法則概念(NEO、快速特徵擷取)。. 第三章系統架構解釋將第二章介紹之演算法則概念，設計成硬體架構，並整合成一完整系統架構。. 第四章測試與數據分析分析本論文系統架構提出之電路參數，並針對快速特徵擷取之分類正確性與 GHA 及 Zero crossing 做比較。. 第五章結論對於本論文之硬體架構以及測試結果進行總結. 7.

(15) 第二章演算法介紹. 第二章演算法介紹本章節介紹本論文系統架構所使用之演算法。本論文提出之架構包含兩個部分，分別為棘波偵測及特徵擷取。而棘波偵測選用 NEO 棘波偵測演算法，特徵截取則使用本論文提出之快速特徵截取演算法。本章第一節及第二節則對棘波偵測演算法及快速特徵擷取演算法進行簡單的說明。. 第一節棘波偵測演算法 NEO(Nonlinear Energy Operator)為一棘波偵測演算法，由 H. M. Teager 提出，並首度由 J. F. Kaiser 在論文上正式推導而來，因此又名 Teager's Energy Operator 或 Teager-Kaiser Energy Operator，NEO 的優點是具有高精確率與低資源消耗，為近年來棘波偵測之主流。本節將更詳細的說明其核心動作，以及在一些會使用到之符號加以定義。. 腦波訊號經採樣後將形成一訊號串列，並以若干點數描述該串列，點數的多寡將影響腦波訊號描述之完整度。而在原始的腦波中會包含許多外在雜訊，所謂的外在雜訊意旨非棘波之電位訊號，如電磁干擾、受測者眼動反應等等，棘波偵測即是擷取腦波訊號中屬於棘波的過程。棘波產生時會有明顯的峰值(peak)，而 NEO 對訊號的峰值特別敏感，因此我們使用 NEO 來進行訊號串列找尋峰值的任務。. 8.

(16) 第二章演算法介紹. 假設有限且離散的時間內腦波之訊號串列 S = [s1 , s2 , s3 , … … , s𝑚 ] ，其中s1 到s𝑚 代表採樣樣本點數，令 NEO 偵測出之棘波串列 x 定義如下:. x(𝑛) = [𝑥1 (𝑛), … , 𝑥𝑁 (𝑛)] , 𝑛 = 1, … , 𝑡. (2.1). x(𝑛)為 NEO 輸出之第 𝑛 筆棘波串列、N 為棘波串列之向量維度，意即一棘波串列所包含的樣本點數(𝑥1 到𝑥𝑁 )、t 為輸出棘波串列個數。. 對任意s𝑖 ∈ S，NEO 對於 energy operator (ψ)定義如下式：. 𝜓[s𝑖 ] = 𝑠𝑖2 − s𝑖+1 ∙ s𝑖−1. (2.2). 則 NEO 定義閥值 γ，當𝜓[s𝑖 ] > γ時，則宣稱 NEO 在s𝑖 這一點找到了峰值。. 假設𝑠𝑝 ∈ S且滿足𝜓[s𝑝 ] > γ，則𝑠𝑝 判斷為一峰值，當峰值出現時，則收集𝑥𝑖 = s𝑝−𝑁+𝑖 , 𝑖 = 1, … …,N，依照式 2.1 組成一棘波訊號 x，而後就可將該筆棘波訊號輸出至特徵擷取分類器進行特徵值分析。. 從上述式 2.2 中可得，NEO 演算法使用簡單的運算即可完成閥值之比較，其硬體僅需要兩個乘法器、一個加法器、一個減法器，以及一個比較器，卻有高偵測準確率及低複雜度之特性，故我們選擇他來實現棘波偵測之硬體實作。. 9.

(17) 第二章演算法介紹. 第二節快速特徵擷取演算法特徵擷取是從棘波中擷取出能代表該棘波之訊號轉換，通常以二維或三維的數值做為描述訊號使用，本論文提出快速特徵擷取法則作為本論文之特徵擷取單元。快速特徵擷取法是經由偵測棘波之峰值(最高峰值或最低峰值)，根據峰值位置將棘波拆解成前段及後段，接著位移該棘波之基準線至峰值，而後對基準線與棘波波形間的面積做離散積分。快速特徵擷取法是與 Zero crossing 較為接近之法則，兩者之共通點有:運算簡單、消耗硬體資源低、輸出皆為二維數值。若我們以最低峰值為偵測峰值，並假設棘波維度為 64，如圖 2.1，在維度 N = 28 時找到最低維度，則位移基準線至能量-60，將 N=1 到 N=28 設為前段、N=29 到 N=64 設為後段，對面積做離散積分。. 圖 2. 1 快速特徵擷取法示意圖(以最低峰值為例) 10.

(18) 第二章演算法介紹. 定義一棘波x = [𝑥1 , 𝑥2 , … … , 𝑥𝑁 ]，其中𝑥1 到𝑥𝑁 為棘波樣本點數、N 為棘波維度。對任意𝑥𝑖 ∈ x，假設𝑖𝑚𝑎𝑥 及𝑖𝑚𝑖𝑛 為此棘波之最大樣本點位置及最小樣本點位置，其定義如下式 2.3:. 𝑖𝑚𝑖𝑛 = 𝑎𝑟𝑔𝑚𝑖𝑛 𝑥 , 𝑖𝑚𝑎𝑥 = 𝑎𝑟𝑔𝑚𝑎𝑥 𝑥𝑖 1≤𝑖≤𝑁 𝑖 1≤𝑖≤𝑁. (2.3). 則𝑥𝑖𝑚𝑖𝑛 為此棘波之峰值最小樣本點、𝑥𝑖𝑚𝑎𝑥 為此棘波之峰值最大樣本點、𝑓1 和𝑓2 分別代表二維輸出中之兩特徵值。若以最低峰值為偵測峰值，則快速特徵擷取法之特徵值定義如下式 2.4:. 𝑖𝑚𝑖𝑛. 𝑓1 = ∑(𝑥𝑖 − 𝑥𝑖𝑚𝑖𝑛 ) 𝑖=1 𝑁. 𝑓2 =. ∑ (𝑥𝑖 − 𝑥𝑖𝑚𝑖𝑛 ) 𝑖=𝑖𝑚𝑖𝑛 +1. (2.4). 從式 2.4 中可得之，快速特徵擷取法僅須判斷峰值，並且依照峰值的位置為基準點將棘波分成兩段，其中減去𝑥𝑖𝑚𝑖𝑛 所代表的含意為位移該棘波之基準線。而尋找基準點的觀念在 Zero crossing 當中也有出現。與 Zero crossing 不同的點是， Zero crossing 使用對棘波的前端樣本做累加，近一步解釋，使用者可針對棘波前數個樣本做正負值的累加，經由累加值去找尋跨過零點的樣本。從圖 2.2 中可看出，快速特徵擷取法之判斷準則為峰值，同種類之棘波對於峰值的表現相似，若 11.

(19) 第二章演算法介紹. 因為雜訊而影響峰值，則峰值僅會位移在原峰值兩側，對於特徵值的定義影響為位移對應之區域面積。若從 Zero crossing 的角度而言，判斷的準則為跨越零點的樣本點，而這個準則包含了兩個部分:累加值、跨過零點的樣本數，其中累加值更是使用棘波前數個樣本點之正負總計，因此若雜訊而造成誤差產生，例如:累加值的正負號顛倒、跨過零點的樣本位置改變，又或者跨過零點的樣本數目增加，會導致能判斷為基準點的範圍擴大，這些皆會使 Zero crossing 的特徵值有不小的改變。. 從圖 2.2 中可看出同類型之不同棘波間快速特徵擷取法則的峰值誤差範圍有限，而 Zero crossing 之累加值判斷及跨過零點的樣本點數卻受到不小的影響。. 圖2. 2 使用wave clus的C_Easy2_noise01腦波資料之同類型三個棘波對照圖. 12.

(20) 第二章演算法介紹. 更進一步的探討，我們依舊使用 wave clus 的 C_Easy2_noise01 腦波資料，並且使用 matlab 的 Uniformly distributed random numbers 作為雜訊來源，與原始棘波相加，藉此將棘波的雜訊往上提升，其結果如圖 2.3。當雜訊提高時，棘波會因為雜訊的干擾使得原樣本點的數值有些許改變，而雜訊越高的時候當然改變的會更為劇烈，那麼這些改變會對快速特徵擷取法有何反應？. 圖 2. 3 上圖為原始棘波訊號、下圖為加入雜訊之棘波訊號(SNR=33.42). 使用快速特徵擷取法分析圖 2.3 的兩棘波數據，以最高峰值為判斷準則，分別搜尋原始棘波訊號跟加入雜訊之棘波訊號，則原始棘波的最高峰值出現在第 31 個樣本點，加入雜訊之棘波訊號的最高峰值也出現在第 31 個樣本點。因此在雜訊低的時候，對於峰值的影響並不顯著。接著就不同的雜訊程度，分別計算原 13.

(21) 第二章演算法介紹. 始棘波與加入雜訊的棘波的最高峰值與最低峰值之波形圖，如圖 2.4 所示，並計算圖 2.4 對應各 SNR 之間最高峰值與最小峰值之位移關係，如表 2.1 所示。. 圖 2. 4 左一為原始棘波，其餘為参入雜訊之棘波訊號，. 雜訊強度分別為:左二 SNR=36、左三 SNR=15、右一 SNR=8、右二 SNR=5、右三 SNR=2. 表 2. 1 不同雜訊強度混入同一棘波之最大、最小峰值位置表. 由圖 2.4 及表 2.1 中可知，快速特徵擷取法則在面對雜訊的處理能力不錯， 14.

(22) 第二章演算法介紹. 原因是棘波帶有強烈的峰值效應(最大峰值或者最小峰值)，當棘波出現時所出現的峰值並不容易被雜訊所影響，因此就算因為雜訊改變了峰值，新的峰值往往落在原始棘波峰值周圍。. 而小幅度的峰值位置改變對於快速特徵擷取法則來說，與原始棘波之特徵計算差別僅限於原峰值與新峰值之間的面積，因此並不會劇烈的影響特徵值的擷取。. 另外，我們可以增加對棘波判斷的條件，例如以棘波間最低峰值與最高峰值之間的位置當作判斷條件，並除原始快速特徵擷取法之𝑓1 及𝑓2，從而得到新的兩個特徵值。. 依照前面對棘波的定義，棘波x = [𝑥1 , … … , 𝑥𝑁 ]、棘波的數值最高之樣本為 𝑥𝑖𝑚𝑎𝑥 、棘波的數值最低之樣本為𝑥𝑖𝑚𝑖𝑛 、𝑓1 和𝑓2 分別代表以式 2.4 所算出之兩特徵值，且令𝑛𝑒𝑤𝑓1 及𝑛𝑒𝑤𝑓2 為加入判斷條件後重新算出之特徵值。則基於最低峰值偵測及加入判斷條件後的特徵值新定義如下式 2.5:. 𝑛𝑒𝑤𝑓1 = 𝑓1 / (𝑖𝑚𝑖𝑛 − 𝑖𝑚𝑎𝑥 ). 𝑛𝑒𝑤𝑓2 = 𝑓2 /(𝑖𝑚𝑖𝑛 − 𝑖𝑚𝑎𝑥 ). (2.5). 其中使用峰值位置相減的含意為，若數值越小表示棘波 x 在最大峰值與最小. 15.

(23) 第二章演算法介紹. 峰值之間的時間越接近，則此棘波之電位改變幅度劇烈。反之，則表示該棘波電位較平穩。若相減後正負值來看也可將棘波分成兩類，分別為正向棘波及反向棘波，其中正向棘波指的是棘波由高峰值往低峰值(值為正)，反向棘波為低峰值往高峰值(值為負)。. 16.

(24) 第三章電路系統架構. 第三章電路系統架構第三章說明如何實現本論文之棘波分類系統架構，本論文之電路系統架構包含三部分: 快速特徵擷取單元、NEO 棘波偵測單元以及棘波偵測與特徵擷取中間的記憶體單元，其中記憶體單元為一 FIFO 的暫存器串列。第一節說明棘波分類系統架構及資料運算流程。第二節介紹快速特徵擷取法之硬體電路實做。第三節介紹 NEO 之硬體電路實做。. 第一節棘波分類系統之硬體架構在第二章第一節的圖 1.1 裡說明典型的棘波分類系統架構。而在本論文裡則討論典型棘波分類系統架構中的棘波偵測以及特徵擷取，故修改圖 1.1 之系統流程圖，如圖 3.1 所示:. 圖 3. 1 本論文之系統流程圖. 如第二章所敘述，Spike Detector 於本論文中採用 NEO 棘波偵測法則，Feature Extraction 採用快速特徵擷取法則。其中 NEO 之輸入資料為腦波訊號，輸入或輸出可為單個通道或者多個通道的訊號資料，本論文之棘波偵測單元以多通道之棘波偵測為硬體實做，故 Spike Detector 之輸出為多個通道的棘波訊號。而特徵擷 17.

(25) 第三章電路系統架構. 取單元一次處理一筆棘波資料(於本章第二節詳述)，因此在棘波偵測單元與特徵擷取單元中間勢必得加入一組記憶體單元，用來協助儲存特徵擷取單元尚無法處理之棘波資料。因此本論文之系統架構如圖 3.2 所見:. 圖 3. 2 本論文之棘波分類系統架構圖. 因此，本系統之資料流為:輸入腦波訊號後，經由 NEO 判斷是否有棘波出現，若有棘波出現則輸出至 FIFO 記憶體單元，記憶體單元儲存棘波資料後，將棘波提供給特徵擷取單元使用。因為採用之 NEO 實做於多通道偵測，在同一時間內， NEO 能偵測到數筆筆的棘波，故記憶體單元必須儲存多筆棘波，當特徵擷取單元運算完畢後，記憶體單元會提供下一筆棘波資料。後續二、三小節將會就電路行為做更詳細的解釋。. 18.

(26) 第三章電路系統架構. 第二節特徵擷取單元本節說明實做特徵擷取單元之方法，基於本論文提出之特徵擷取法則中的峰值偵測提出不同的實做方式。快速特徵擷取法其核心為找到棘波中的峰值(最高峰值、最低峰值)，並經由偵測出的峰值位置設為基準點，根據峰值的能量大小移動該棘波的能量基準點，從基準點位置將棘波切為兩個部分:前段及後段特徵值計算。本研究之特徵擷取單元電路實做加入最大與最小峰值的位置做判斷，並且以多個特徵擷取單元同步運算，達成對單一棘波加速計算棘波特徵值的速度。. 說明實做所採用的特徵值計算方式，定義一棘波x = [𝑥1 , 𝑥2 , … … , 𝑥𝑁 ]，其中𝑥1 到𝑥𝑁 為棘波樣本點數、N 為棘波維度。對任意𝑥𝑖 ∈ x，𝑖𝑚𝑖𝑛 = 𝑎𝑟𝑔𝑚𝑖𝑛 𝑥 , 1≤𝑖≤𝑁 𝑖 𝑖𝑚𝑎𝑥 = 𝑎𝑟𝑔𝑚𝑎𝑥 𝑥𝑖 ，則𝑥𝑖𝑚𝑖𝑛 為此棘波之峰值最小樣本點、𝑥𝑖𝑚𝑎𝑥 為此棘波之峰值最 1≤𝑖≤𝑁 大樣本點。若以最低峰值為偵測峰值條件，則將基準線從原點移至𝑥𝑖𝑚𝑖𝑛 並以𝑖𝑚𝑖𝑛 為基準點將棘波切為前後兩段，棘波前後兩段位移後的離散積分設為𝑎1 與𝑎2，如式 3.1 所示:. 𝑖𝑚𝑖𝑛. 𝑎1 = ∑(𝑥𝑖 − 𝑥𝑖𝑚𝑖𝑛 ) 𝑖=1 𝑁. 𝑎2 =. ∑ (𝑥𝑖 − 𝑥𝑖𝑚𝑖𝑛 ) 𝑖=𝑖𝑚𝑖𝑛 +1. (3.1). 19.

(27) 第三章電路系統架構. 根據式 3.1 加入最大與最小峰值的位置做判斷，特徵擷取之兩特徵值𝑓1 和𝑓2 分別如式 3.2 所示:. 𝑓1 = 𝑎1 / (𝑖𝑚𝑖𝑛 − 𝑖𝑚𝑎𝑥 ). 𝑓2 = 𝑎2 / (𝑖𝑚𝑖𝑛 − 𝑖𝑚𝑎𝑥 ). (3.2). 本論文之特徵擷取法的硬體單元實做基於偵測棘波的最低峰值。如上述，本論文之峰值偵測分為兩種實做方式:常規峰值偵測法與快速峰值偵測法。在第二章第二節中提及，快速特徵擷取法為一搜尋峰值之演算法，故以常規偵測峰值偵測為例，流程圖如下圖 3.3 所示:. 圖 3. 3 常規之偵測棘波峰值流程圖. 何為常規峰值偵測法?當棘波從記憶體單元被推出後，須先將該筆棘波儲存至擷取單元內，接著依序從第 1 個棘波樣本點到第 N 個樣本點做最小峰值及最大峰值的偵測，偵測出位置後將位置送往特徵值計算單元，特徵值計算單元則依照最低峰值的位置將棘波分成前後兩端，位移基準點後分別就兩部分做離散積分 20.

(28) 第三章電路系統架構. 取得面積，並將最高峰值與最低峰值間的位置差距設為判斷，將面積與判斷相除得到兩特徵值。上述之棘波資料流程圖如下圖 3.4 所示:. 圖 3. 4 基於常規峰值偵測法之快速特徵擷取法則資料流程圖. 根據圖 3.4 之資料流程圖，主要單元為:棘波暫存器、峰值比較器、特徵值累加器、擷取單元控制器及除法器，其硬體架構設計如下圖 3.5 所示:. 21.

(29) 第三章電路系統架構. 圖 3. 5 基於常規棘波峰值偵測之快速特徵擷取法電路圖. 觀察圖 3.4 及圖 3.5 可知，常規棘波峰值偵測電路架構非常仰賴暫存器單元，在峰值比較和特徵值累加時皆需要讀取暫存器單元。而峰值比較器偵測完結果後就能送出權重，即便比較器已完成工作，仍需要等待特徵值累加器讀取棘波資料，當等待特徵值累加器進行相加的同時，峰值比較器與除法器處於待機狀態，又因為棘波暫存器單元正在被使用所以也無法輸入下一筆棘波資料，必須等待特徵值累加器完成計算並送出特徵值，進入除法器時才能更新暫存器單元。由上述可知，此一架構須先完成所有計算才能讀取下一筆棘波，且暫存器單元佔用了不少硬體面積。. 22.

(30) 第三章電路系統架構. 為了改進上述的缺點，本論文使用快速峰值偵測法實做快速特徵擷取演算法，快速峰值偵測經由不同的運算順序達成符合第二章第二節之演算法的特徵值運算，並且無須額外暫存器單元儲存棘波，其運算順序如後述。. 假設當前輸入之樣本為𝑥𝑗 。樣本𝑥𝑗 進入特徵擷取單元後直接推入後段累加器做累加，同時進入峰值比較，若峰值比較偵測出新的最低峰值則將該樣本數值設為新的最低峰值，並且更新前段及後段累加器，更新方法為將先前視為後段之積分數值與𝑥𝑗 全數推入前段累加器，並且將後段累加器清為 0，而後繼續推入下一個棘波樣本，而當棘波樣本輸入數量達到棘波維度時，各個單元會將該單元所負責運算之數值推入除法器，而後繼續接受下一個棘波的棘波樣本。上述之流程圖如圖 3.6 所示:. 圖 3. 6 基於快速峰值偵測法之快速特徵擷取法則資料流程圖 23.

(31) 第三章電路系統架構. 假設棘波x = [𝑥1 , 𝑥2 , … … , 𝑥𝑁 ]，其中𝑥1 到𝑥𝑁 為棘波樣本點數、N 為棘波維度，特徵擷取單元當前輸入之樣本點為𝑥𝑗。設 p(j)為𝑥1 到𝑥𝑗 的𝑖𝑚𝑖𝑛、q(j)為𝑥1 到𝑥𝑗 的𝑖𝑚𝑎𝑥 且𝑥𝑝(𝑗) 為𝑥1 到𝑥𝑗 的𝑥𝑖𝑚𝑖𝑛 、𝑥𝑞(𝑗) 為𝑥1 到𝑥𝑗 的𝑥𝑖𝑚𝑎𝑥 ，定義𝑆1 (𝑗)、𝑆2 (𝑗)如下式 3.3:. 𝑝(𝑗). 𝑆1 (𝑗) = ∑ 𝑥𝑖 𝑖=1 𝑗. 𝑆2 (𝑗) =. ∑. 𝑥𝑖. 𝑖=𝑝(𝑗)+1. (3.3). 其中𝑆1 (𝑗)與𝑆2 (𝑗)所代表的含意為輸入棘波樣本𝑥1 到𝑥𝑗 後，以 p(j)為基準點分開棘波成為前段、後段積分值。以下說明以最小峰值為偵測之更改流程，並證明其與式 3.2 之結果一致。. 使用與式 3.2 相同之棘波定義，假設已有 j-1 個棘波樣本進入特徵擷取器，當第 j 個點進入特徵擷取器時，就𝑝(𝑗 − 1)與𝑝(𝑗)之關係做比較說明。. 若𝑝(𝑗) = 𝑝(𝑗 − 1)時，意即𝑥𝑗 ≥ 𝑥𝑝(𝑗−1) ，則 𝑝(𝑗). 𝑝(𝑗−1). 𝑆1 (𝑗)|𝑝(𝑗)=𝑝(𝑗−1) = ∑ 𝑥𝑖 = ∑ 𝑥𝑖 = 𝑆1 (𝑗 − 1) 𝑖=1. 𝑖=1 𝑗. 𝑆2 (𝑗)|𝑝(𝑗)=𝑝(𝑗−1) =. ∑ 𝑖=𝑝(𝑗)+1. 𝑗. 𝑥𝑖 =. 𝑥𝑖 = 𝑆2 (𝑗 − 1) + 𝑥𝑗. ∑ 𝑖=𝑝(𝑗−1)+1. 由上列式子可知𝑥𝑗 加入後段積分值，以圖 3.7 說明𝑥𝑗 ≥ 𝑥𝑝(𝑗−1) 時位置假設。 24.

(32) 第三章電路系統架構. 圖 3. 7 𝑥𝑗 ≥ 𝑥𝑝(𝑗−1) 時之位置對應圖，𝑥𝑗 屬於後段棘波. 若𝑝(𝑗) ≠ 𝑝(𝑗 − 1)時，意即𝑥𝑗 < 𝑥𝑝(𝑗−1) ，需要更新𝑝(𝑗)成為𝑗，則 𝑝(𝑗). 𝑗. 𝑆1 (𝑗)|𝑝(𝑗)≠𝑝(𝑗−1) = ∑ 𝑥𝑖 = ∑ 𝑥𝑖 = 𝑆1 (𝑗 − 1) + 𝑆2 (𝑗 − 1) + 𝑥𝑗 𝑖=1. 𝑖=1. 𝑆2 (𝑗)|𝑝(𝑗)≠𝑝(𝑗−1) = 0. 由上列式子可知由於𝑝(𝑗)的更新，使得𝑥𝑗 與𝑆2 (𝑗 − 1)皆更新入𝑆1 (𝑗)，以圖 3.8 說明𝑥𝑗 < 𝑥𝑝(𝑗−1) 時位置假設。. 25.

(33) 第三章電路系統架構. 圖 3. 8 𝑥𝑗 < 𝑥𝑝(𝑗−1) 時之位置對應圖，𝑝(𝑗 − 1)到𝑝(𝑗)之區域原本屬於後段，. 由於𝑝(𝑗)=j，變成屬於前段，故將原本後段積分值與𝑥𝑗 加入前段。. 又假設已有 j 個棘波樣本進入特徵擷取器，因為需要位移基準線從 0 至𝑥𝑝(𝑗) ，則前段 offset 為𝑝(𝑗) × 𝑥𝑝(𝑗) 、後段 offset 為 (𝑗 − 𝑝(𝑗)) × 𝑥𝑝(𝑗) ，如圖 3.9 所示:. 26.

(34) 第三章電路系統架構. 圖 3. 9 輸入第 j 個棘波樣本之 offset 示意圖. 基準線從 0 點位移後之前後段積分值如下式 3.4:. 𝑎1 (𝑗) = 𝑆1 (𝑗) − 𝑝(𝑗) × 𝑥𝑝(𝑗). 𝑎2 (𝑗) = 𝑆2 (𝑗) − (𝑗 − 𝑝(𝑗)) × 𝑥𝑝(𝑗). 討論 j = N 時，代表棘波 x 所有的樣本點皆以輸入至特徵擷取單元，則 𝑝(𝑁). 𝑎1 (𝑁) = 𝑆1 (𝑁) − 𝑝(𝑁) × 𝑥𝑝(𝑁) = ∑ 𝑥𝑖 − 𝑝(𝑁) × 𝑥𝑝(𝑁) 𝑖=1 𝑁. 𝑎2 (𝑁) = 𝑆2 (𝑁) − (𝑁 − 𝑝(𝑁)) × 𝑥𝑝(𝑁) =. ∑ 𝑖=𝑝(𝑁)+1. 27. 𝑥𝑖 − (𝑁 − 𝑝(𝑁)) × 𝑥𝑝(𝑁). (3.4).

(35) 第三章電路系統架構. 其中𝑝(𝑁)= 𝑖 𝑚𝑖𝑛 、𝑥𝑝(𝑁) = 𝑥𝑖𝑚𝑖𝑛 ，則上式更改為: 𝑖 𝑚𝑖𝑛. 𝑖 𝑚𝑖𝑛. 𝑎1 (𝑁) = ∑ 𝑥𝑖 − 𝑖 𝑚𝑖𝑛 × 𝑥𝑖𝑚𝑖𝑛 = ∑ (𝑥𝑖 − 𝑥𝑖𝑚𝑖𝑛 ) = 𝑎1 𝑖=1. 𝑖=1. 𝑁. 𝑎2 (𝑁) =. ∑. 𝑥𝑖 − (𝑁 − 𝑖 𝑚𝑖𝑛 ) × 𝑥𝑖𝑚𝑖𝑛 =. 𝑖=𝑖 𝑚𝑖𝑛 +1. ∑ 𝑖=𝑖 𝑚𝑖𝑛 +1. ∑. 𝑁. 𝑥𝑖 −. ∑ 𝑖=𝑖 𝑚𝑖𝑛 +1. 𝑁. 𝑥𝑖 + ∑ 𝑥𝑖𝑚𝑖𝑛 − ∑ 𝑥𝑖𝑚𝑖𝑛. 𝑖=𝑖 𝑚𝑖𝑛 +1. 𝑁. =. 𝑖 𝑚𝑖𝑛. 𝑁. 𝑖=1. 𝑖=1. 𝑁. 𝑥𝑖𝑚𝑖𝑛 =. ∑. (𝑥𝑖 − 𝑥𝑖𝑚𝑖𝑛 ) = 𝑎2. 𝑖=𝑖 𝑚𝑖𝑛 +1. 由上述證明，更改運算順序後的快速棘波偵測與常規棘波偵測之計算結果相同，故本論文基於快速棘波偵測實做快速特徵擷取法。. 以下介紹快速特徵擷取器的硬體實做，基於快速峰值偵測法的特徵擷取器之主要單元為:GMS Unit、ACC Unit、FS Unit，硬體架構設計如圖 3.10 所示:. 圖 3. 10 基於快速棘波峰值偵測之快速特徵擷取法電路圖. 28.

(36) 第三章電路系統架構. 以下就上圖 3.10 詳細說明各單元的詳細電路設計，此電路共有 3 大複合單元:GMS Unit、ACC Unit、FS Unit，其中 GMS Unit 包含最小峰值偵測(GMS1)及最大峰值偵測(GMS2)，ACC Unit 包含前段累加器(ACC1)及後段累加器(ACC2)， FS Unit 為邏輯閘所組成，計算前述兩個 Unit 的輸出結果並運算出兩特徵值。. 根據圖 3.10，先說明 GMS Unit、ACC Unit 兩部分，圖 3.11 為 GMS Unit 之實做電路圖。. 圖 3. 11 GMS Unit. 根據圖 3.11，說明 GMS Unit 資料流程，當𝑥𝑗 進入特徵擷取單元後，同時推入最大峰值偵測器(GMS2)、最小峰值偵測器(GMS1)，進行峰值的比對。若偵測出峰值的更動，則更新兩個偵測器內的暫存器。其中若是最小峰值偵測器(GMS1) 29.

(37) 第三章電路系統架構. 偵測出峰值更動時，除了更新偵測器內的暫存器外，還會發出更新累加器通知。而 GMS Unit 之輸出為𝑥1 到𝑥𝑗 之最小峰值與最大峰值，及其對應之峰值位置。. 在棘波樣本推入 GMS Unit 的同時，此棘波樣本也推入了 ACC Unit，當棘波樣本推入 ACC Unit 後先與後段累加器(ACC2)相加，而後根據最小峰值偵測器 (GMS1)的 update 控制 ACC Unit，判斷是否需要更新累加器，若更新則 ACC2 之當前累加值加入前段累加器，後段累加器清為 0。下圖 3.12 為 ACC Unit 之詳細電路圖(包含 ACC1、ACC2)。. 圖 3. 12 ACC Unit. 30.

(38) 第三章電路系統架構. 將上述圖 3.11、圖 3.12 之輸出皆送入 FS Unit 做數值處理，因為需要位移基準點，則在送入除法器前將前後段累加器之累加值與個別修正量相加，其中前段累加器修正量為𝑝(𝑗) × 𝑥𝑝(𝑗) 、後段累加器修正量為(𝑁 − 𝑝(𝑗)) × 𝑥𝑝(𝑗) 。. 而後得到前後段棘波位移後的面積𝑎1 (𝑗)、𝑎2 (𝑗)，並與最大及最小峰值之為置差距相除得到前後段之特徵值。上述之 FS Unit 示意圖如圖:. 圖 3. 13 FS Unit. 31.

(39) 第三章電路系統架構. 當棘波樣本個數到維度 N 時之特徵值即為所求。快速特徵擷取法優勢在於，棘波樣本在一開始就推入累加器，而後將數值修正交由 update 控制，不需要在回頭處理該棘波樣本，故不需要保存棘波樣本的資料，即可輸入下一筆棘波樣本。. 而上述架構的缺點在於，每一次僅能輸入一個棘波樣本，如欲加速電路速度只能加快電路的時脈，因此本論文提出同步使用多個快速特徵擷取單元，以解決此缺點，此架構將一筆棘波的棘波樣本點分段，交給多個快速特徵擷取單元運算，並在運算後經由判斷得到該筆棘波之特徵值。以下詳述多個快速特徵擷取單元的實做細節。. 假設棘波x = [𝑥1 , 𝑥2 , … … , 𝑥𝑁 ]，其中𝑥1 到𝑥𝑁 為棘波樣本點數、N 為棘波維度、 U 為特徵擷取單元個數，則以兩個快速特徵擷取單元為例(U=2)，兩個快速特徵擷取單元以 A、B 區分，則棘波x從中間分為兩個部分分別運算，其中𝑥1 到𝑥𝑁 交 2. 由特徵擷取單元 A、𝑥𝑁+1 到𝑥𝑁 交由特徵擷取單元 B。 2. 定義特徵擷取單元 A 的最小峰值為𝑥𝑝𝐴 (𝑗)，最小峰值位置為𝑝𝐴 (𝑗)，最大峰值位置為𝑞𝐴 (𝑗)，且特徵擷取單元 A 的前後段累加器之累加值為𝑆𝐴,𝑖 (𝑗), 𝑖 = 1,2，其中𝑖 = 1為前段累加值、𝑖 = 2為後段累加值。同理定義特徵擷取單元 B，其中最小峰值為𝑥𝑝𝐵 (𝑗)，最小峰值位置為𝑝𝐵 (𝑗)，最大峰值位置為𝑞𝐵 (𝑗)，且特徵擷取單元 B 的前後段累加器之累加值為𝑆𝐵,𝑖 (𝑗)。 32.

(40) 第三章電路系統架構. 則兩個快速特徵擷取單元之硬體如圖 3.14 所示:. 圖 3. 14 以兩個快速特徵擷取單元進行特徵擷取計算. 如上圖 3.14 所示，與單個快速特徵擷取單元的最大差異在於，多了 GMS Merger Unit 以及 ACC Merger Unit，其中 GMS Merger Unit 為比較 GMS Unit A 與 GMS Unit B 的峰值，經由比較後就能得到棘波 x 的最小峰值𝑥𝑝𝐶 (𝑗)、最小峰值位置𝑝𝐶 (𝑗)與最大峰值位置𝑞𝐶 (𝑗)，並且告訴 ACC Merger Unit 該如何更新特徵擷取單元 A、B 的累加值，進而得到棘波 x 的前後段累加值𝑆𝐶,𝑖 (𝑗), 𝑖 = 1,2。. 33.

(41) 第三章電路系統架構. GMS Merger Unit 如下圖 3.15 所示:. 圖 3. 15 GMS Merger Unit. 如圖 3.15 所示，GMS Unit A、B 擁有各自的最小峰值、最小峰值位置、最大峰值位置，經由比較 GMS Unit A 與 GMS Unit B 的最小峰值，就可以得到棘波 x 的最小峰值、最小峰值位置、最大峰值位置，並送入 FS Unit 做運算。. 34.

(42) 第三章電路系統架構. ACC Merger Unit 如下圖 3.16 所示:. 圖 3. 16 ACC Merger Unit. 經由 GMS Merger Unit 比較峰值後，ACC Merger Unit 會接收到 Select 訊號，並且根據訊號將兩個特徵擷取單元 A、B 的累加值做更新，以此計算出棘波 x 的前段及後段累加值。. 以兩個特徵擷取單元來看，Select 訊號線有兩種可能:特徵擷取單元 A 或特徵擷取單元 B 其一有最小峰值，若 A 的最小峰值與 B 的最小峰值相等，則視為最小峰值落在特徵擷取單元 A。. 35.

(43) 第三章電路系統架構. 若特徵擷取 A 有最小峰值:. 𝑆𝐶,1 = 𝑆𝐴,1 (𝑗). 𝑆𝐶,2 = 𝑆𝐴,2 (𝑗) + 𝑆𝐵,1 (𝑗) + 𝑆𝐵,2 (𝑗). 若特徵擷取 B 有最小峰值:. 𝑆𝐶,1 = 𝑆𝐴,1 (𝑗) + 𝑆𝐴,2 (𝑗) + 𝑆𝐵,1 (𝑗). 𝑆𝐶,2 = 𝑆𝐵,2 (𝑗). 經由 GMS Merger Unit 及 ACC Merger Unit 後，可以得到棘波 x 的最小峰值、最小峰值位置、最大峰值位置以及前後段累加值𝑆𝐶,1 、𝑆𝐶,2，接著如同單個特徵擷取單元，將這些值送入 FS Unit 做最後的運算即可得到兩個特徵值。. 以此方法設計，我們也可以使用更多的特徵擷取單元加速計算，以兩個特徵擷取單元為例(U=2)，如下圖 3.17 所示:. 圖 3. 17 兩個特徵擷取單元實做特徵擷取計算(L 為特徵擷取 Unit、I 為 Merger Unit、F 為 FS Unit). 36.

(44) 第三章電路系統架構. 以四個特徵擷取單元為例(U=4)，如下圖 3.18 所示:. 圖 3. 18 四個特徵擷取單元實做特徵擷取計算. 其中，棘波 x 的分段方式會與特徵擷取單元個數有關，如果有 U 個特徵擷取單元，則將棘波 x 等分為 U 段。而從圖 3.18 中可觀察出，每經過一次 Merger Unit(也就是圖上的 I)意味著將兩小段棘波各自的特徵擷取結果合併成為一段棘波的特徵擷取結果。. 此方法設計之快速特徵擷取法則相較於常規峰值偵測法則設計的擷取法則，其最大的差異有兩點:第一，我們無須為棘波保留儲存空間，而是在棘波樣本進入時就推入累加器，之後在發現最小峰值時更新累加器資料即可，也因此硬體電路架構即可重複利用累加器之暫存器陣列，使得電路面積大幅度的下降。第二，本系統電路為一 pipeline 架構，只需要不斷的輸入棘波樣本，無需做其他額外的等待。. 37.

(45) 第三章電路系統架構. 第三節 NEO 之棘波偵測單元如第二章所討論，NEO 棘波偵測單元能從輸入之腦波訊號偵測出棘波，而偵測棘波的方式為判斷腦波之樣本點之 energy operator (ψ)是否超過閥值，若超過則 NEO 判斷抓到棘波，則將該樣本點及其他 NEO 定義(式 2.1)之樣本點輸出成為一個棘波。. 因此棘波偵測單元需要可儲存腦波訊號的空間，同時也要有邏輯運算單元判斷是否超過閥值，若邏輯運算單元偵測到棘波時，儲存腦波訊號之硬體會將資料對齊(決定該樣本點與那些樣本點為同一棘波)，而後推出所需之樣本點形成一筆棘波資料，並將該筆資料送入記憶體單元儲存。. NEO 之硬體實做參數定義如下:M 為通道個數、m 為棘波維度，則宣告M × m大小之蛇狀圖暫存器陣列，該陣列為儲存腦波訊號之硬體。定義C𝑖 為第 i 個通道之腦波訊號串列，則腦波訊號輸入方式為:從C1 取出第 1 個腦波樣本點，而後從C2 取出第 1 個腦波樣本點，以此類推，直到CM 的第 1 個腦波樣本點推入電路，則回到C1 且輸入第 2 個腦波樣本，直到腦波樣本數據輸入結束。. 而輸入腦波樣本點之速度根據電路的時脈，本論文之 NEO 於每個時脈會推入一個腦波樣本。進入 NEO 棘波偵測單元後，腦波樣本將由上而下、由左而右填滿蛇狀圖暫存器陣列，觀察腦波樣本輸入方式與圖 3.17 可得知，以此方式填入資料之蛇狀圖暫存器陣列在任一時刻之每一橫列皆為某一通道之 m 個相鄰樣 38.

(46) 第三章電路系統架構. 本，如此電路只須針對某一列的腦波樣本進行資料處理即可。下圖 3.17 顯示棘波偵測單元硬體架構圖。. 圖 3. 19 棘波偵測單元硬體架構示意圖. 在圖 3.17 中，取出資料為最後一列資料，將該筆資料送入邏輯運算單元進行閥值比較，若發現棘波存在則會將完整的棘波訊號經過峰值對齊後送出成為該通道偵測到的棘波資料串列。. 圖 3.18 為 NEO 棘波偵測單元之邏輯運算單元，實做式 2.2 與閥值γ之比較。運算後若大於閥值則判斷為棘波，並將結果告知後續電路(對齊樣本資料)，以此 39.

(47) 第三章電路系統架構. 讓棘波能儲存到記憶體單元。. 圖 3. 20 NEO 之邏輯運算單元硬體實做. NEO 棘波偵測單元架構中，只提供一組邏輯運算單元，原因是蛇狀圖暫存器陣列一次只會推送一個通道的資料讓邏輯運算單元計算，經由這種方式便能達到對所有通道進行棘波偵測。故本系統架構僅需一組邏輯運算單元，而讓 M 個通道共享，從而減少晶片面積。. 40.

(48) 第四章測試與數據分析. 第四章測試與數據分析此章節將說明本論文之研究結果。第一節從架構層開始分析本系統效能，並定義系統限制，以方便之後討論電路規格。第二節簡介此電路所使用之開發環境。第三節測量電路規格，並分析此電路之面積及功耗。第四節比較本架構與其他現有之架構的差異性。第五節依照實驗結果，提出快速特徵擷取法則與 GHA 及 Zero crossing 之擷取效果分析。. 第一節系統效能分析本節依前文所提及之電路架構，分析電路可調整之系統參數，對應不同參數所造成之整體運作效能的差異，以助於了解參數選擇的含意。. 如前文提及，本論文提出之系統參數共有三個，分別為「通道數 M」、「運算單元 U」與「儲存單元 S」。通道數為同時輸入系統的腦波資料筆數，其個數決定於偵測腦部之偵測通道個數。運算單元為特徵擷取法則之計算單元。儲存單元為 spike buffer 能存放的棘波資料筆數上限。提高運算單元個數能加快快速特徵擷取法之運算速度，但是隨著運算單元個數的增長，付出的代價是面積以及功率的些許上升。而快速特徵擷取法之運算速度會直接影響本系統之資料處理量，若運算速度低於偵測單元偵測出棘波的速度，則會發生舊資料尚未處理完成而新. 41.

(49) 第四章測試與數據分析. 資料已經進入，造成資料的遺失，進而影響系統準確度。. 因此，我們需要評估電路的處理能力與分析資料流量，藉此了解電路之特性。本論文提出的架構中，系統的資料輸入量與通道數相關，以下就通道數與運算單元之間的關聯提出分析，並設定儲存單元 S 等同於通道數 M，此設定含意為 spike buffer 為空的情況下，能一次接收 M 筆棘波資料而不產生遺漏。. 根據上述所述，若不希望發生資料遺失，則特徵擷取單元之運算速度必須快過棘波偵測單元的棘波出現的速度。. 設通道數為 M、快速特徵擷取法之運算時間為 P、系統輸入時脈為Tc、偵測腦部訊號之採樣週期為Ts 、棘波偵測單元之兩棘波偵測間隔為 Q 個樣本，其樣本數的定義為記錄一棘波所使用之資料點數。. 假設系統狀態為最差的情況下，spike buffer 所能儲存之空間已滿，若在出現下個棘波則勢必該筆資料會遺失。根據上述可提出以下關係式:. MPTc ≤ QTs. (4.1). 式 4.1 之左式為特徵擷取單元處理所有 spike buffer 內的資料所花費時間，右式則為下一次棘波偵測單元偵測出棘波所需的最短時間。該式所代表的含意為，若在 spike buffer 為滿的情況下不希望系統資料有遺失的情況，則電路必須在下. 42.

(50) 第四章測試與數據分析. 一次棘波偵測之前，將 spike buffer 內的資料推入特徵擷取單元並完成計算，如此才能保證有空間記錄下次所偵測到的棘波資料，以防止資料遺失。. 接著我們討論棘波運算單元之輸入速度與腦部訊號採樣速度之間的關係，腦部訊號每次的採樣樣本數決定於腦部偵測通道數 M，在每次的採樣後我們會有 M 筆樣本，而在下一次的腦部樣本採樣來臨前，我們必須將這 M 筆樣本輸入進棘波偵測單元。根據上述，可提出以下關係式:. MTc ≤ Ts. (4.2). 式 4.2 之左式為棘波運算單元輸入一次採樣共 M 筆樣本所需的時間，右式為腦部樣本採樣的時間。明顯地，若希望所有的腦部樣本採樣皆能輸入進電路而不遺漏，則棘波運算單元所輸入樣本的時間必須小於腦部樣本採樣的時間。. 若我們聯立式 4.1 與式 4.2，則可推導出以下關係式:. M𝑚𝑎𝑥. Q Ts ⌊ ⌋, P Tc = Ts ⌊ ⌋, { Tc. 𝑖𝑓 Q < P 𝑖𝑓 Q ≥ P. 式 4.3 之M𝑚𝑎𝑥 定義為在右式條件下所能接受的最大通道數。. 43. (4.3).

(51) 第四章測試與數據分析. 令腦部採樣頻率為𝑟𝑠 (樣本/秒) =. 1 Ts. 、系統時脈頻率為𝑟𝑐 (clock/秒) =. 1 Tc. ，. 根據式 4.3，假設兩棘波最小偵測間隔 Q = 16、採樣頻率𝑟𝑠 = 24000，在系統上設定不同的電路時脈與不同的特徵擷取單元個數與運算時間，可整理出表 4.1。. 從表 4.1 中可看出，增加運算單元雖然會增加晶片的面積與功耗，但卻可以有效的減少特徵擷取單元之計算時間，從而提升電路可處理的最大通道數。. 表 4. 1 Q=16 時各運算單元之計算時間與對應時脈之最大通道數. 另假設兩棘波最小偵測間隔 Q = 32、採樣頻率𝑟𝑠 = 24000，整理結果如表 4.2。在表 4.2 中，我們嘗試將特徵擷取法則之運算單元個數向上提高，藉由運算單元個數的提高達成降低計算時間的目的，但是當計算時間 P < 棘波最小偵測間隔 Q 時，則通道數的上限將直接取決於電路時脈與採樣速度。然而提高運算單元 U 會付出面積及功耗的代價，並非數目越小就越好。. 44.

(52) 第四章測試與數據分析. 表 4. 2 Q=32 時各運算單元之計算時間與對應時脈之最大通道數. 藉由表 4.1 及表 4.2 之假設，各參數對M𝑚𝑎𝑥 的影響是可被歸類的，我們從 Q 與 P 的關係可分為兩類。當 Q≥P 時，代表電路處理一個被偵測的棘波快於偵測單元判斷該資料為棘波的速度，我們只需考慮資料是否來得及輸入偵測單元，最大通道數M𝑚𝑎𝑥 取決於電路時脈與採樣週期之比值。當 Q<P 時，代表電路處理棘波速度慢於偵測棘波的速度，則最大通道數M𝑚𝑎𝑥 與各參數成線性關係。. 45.

(53) 第四章測試與數據分析. 表 4. 3 Q、U 及𝑟𝑐 對應於M𝑚𝑎𝑥 之組合分析，假設採樣頻率𝑟𝑠 = 24000。. 46.

(54) 第四章測試與數據分析. 第二節開發環境目前常見之電路架構開發主要在兩種流程上實現:FPGA 與 ASIC，FPGA 開發流程為在已經製造出的晶片上，根據該晶片板上所提供的資源，燒寫電路邏輯，而 ASIC 則可以根據自己的電路調整選取自己所需的資源，依照這些資源將晶片製造出來。. 本論文所提出之電路架構實作於 ASIC 開發流程上，我們的系統晶片目的為面積最小、功耗最低，而 ASIC 可自由選擇所需元件，故選擇 ASIC 做為開發流程，並且開發流程完成後的結果是可下線製作晶片的佈局資料。. 簡述 ASIC 開發流程如圖 4.2:. 圖 4. 1 ASIC 開發流程圖. 47.

(55) 第四章測試與數據分析. 開發者以硬體描述語言（Hardware Description Language）描述電路行為，經由模擬器確認電路行為與電路設計之邏輯一致無誤。. 在此階段描述較高階的電路行為，僅需考慮電路邏輯是否正確，而一般稱該描述為「暫存器傳輸級（Register Transfer Level，稱為 RTL）」。. 確認 RTL 描述的開發與模擬無誤後，我們使用 RTL 描述檔，搭配邏輯合成器（logic synthesizer）以及所選之標準元件庫（standard cell library），合成出電路網絡描述（稱為 netlist）。所謂標準元件庫為設計晶片欲使用之邏輯元件，像是 AND 閘、OR 閘等等。. 合成器會根據元件庫所提供的元件規格、開發者的 RTL 描述檔、以及開發者指定之重要電路參數等資訊，將高階的邏輯描述轉化為邏輯元件與其連接的描述。這個階段產生出來的描述檔，即為 netlist。由於轉化後的 netlist 已經有實際電路元件，因此可從合成器的報告中，看到晶片的面積與時序分析。. 開發者也可以拿 netlist，配合合成器更能模擬計算出電路延遲規格，配合電路延遲規格進行更精準的模擬，得到合成後的時序正確性驗證結果，進一步進行電路功耗計算。. 接著，在上述流程裡，我們已經確認晶片之中所使用的電路元件，以及電路元件之間的連接關係，接下來的繞線佈局（place and route）動作會確認電路元件以及連接電路元件之間導線在晶片中的擺放位置。等待完成這個階段後，就確立 48.

(56) 第四章測試與數據分析. 了晶片的規格。若這個階段的最後驗證也正確無誤，就可將產生出來的電路佈局等資料交付給晶片製造商，製作出實際的晶片。. 本論文已完成電路設計，並且完成 ASIC 開發流程中的 netlist 合成與模擬。而使用的開發軟體由國家晶片系統設計中心（CIC）提供，平台與軟體的名稱及詳細資訊如表 4.4:. 表 4. 4 開發環境. 第三節晶片規格分析本論文實際使用於合成晶片與系統規格如下表 4.5。並根據多組資料討論該晶片面積以及功耗。假設 Q = 32，此電路經測試可以正常運作在 500KHz、1MHz、 2MHz 三種時脈上，若通道數須提升至 64 通道，則會選擇 U = 2，時脈為 2HHz 為比較恰當之參數。. 49.

(57) 第四章測試與數據分析. 表 4. 5 晶片與系統規格. 表 4.6 為兩種運算單元與各通道數組合下所合成出來的晶片面積分析，並假設此處儲存單元 U 之數量等同於通道數 M 等同於單位時間內被偵測到的棘波數目。從表中可發現通道數明顯地影響了晶片的面積，這是因為本實驗所設計之晶片需要儲存所有通道被偵測到的資料，若通道數越多，則對應的記憶體單元越多。. 表 4.7 為面積標準化之分析，假設 U 個運算單元對應 M 個通道數，其面積 A. ̅，其中A ̅ = ，也就為 A，則 U 個運算單元對應 M 個通道數之標準化面積設為A M 是將面積與通道數相除，藉以得到每個通道平均花費多少面積。從圖中可得知，若通道數越高則每個通道所花費的面積反而下降，其原因在不管通道數的數量多寡，我們皆只使用一組快速特徵擷取運算單元來做運算。. 50.

(58) 第四章測試與數據分析. 表 4. 6 晶片面積分析(單位:μ𝑚2 ). 表 4. 7 標準化晶片面積分析(單位:μ𝑚2 /ch). 表 4.8 呈現本實驗使用 clock gating 之功耗估量。從表中可見，clock gating 技術亦能幫助本電路更進一步的節省功耗。隨著通道數上升，可關閉的記憶體單元增多，功耗減省的幅度也越大。因此，對於有許多記憶體單元的電路，clock gating 的幫助確實很多。. 51.

(59) 第四章測試與數據分析. 表 4. 8 各通道數於 1HHz 之功率比較表. 根據第二章第二節所敘述，本論文之特徵值擷取方法有兩種，如式 2.4 及式 2.5，兩者的差別在於有無除法器，表 4.9 為針對特徵擷取單元有無除法器之面積測量表。. 表 4. 9 徵擷取單元有無除法器之面積測量表. 第四節與其他現有系統比較表 4.10 比較本論文提出的系統與其他功能類似系統的規格。表中的標準. 化面積為每通道平均面積(μ𝑚2/ch)，標準化功耗為每通道平均功耗(μW 2 /ch)。. 論文[8] 實做了基於 PCA 演算法的特徵擷取電路，但是該電路沒有棘波偵 52.

(60) 第四章測試與數據分析. 測功能。該系統採用了與本論文相近的 90 奈米製程，製作出來的晶片，標準化面積約為本架構 2 的 12 倍，標準化功耗約為本架構 2 的 25 倍。. 論文[9] 實做了包含 NEO 棘波偵測與 PCA 特徵擷取之棘波分類系統，. 皆為包含棘波偵測與特徵分類之系統晶片。該系統採用較大的 350 nm 製程，唯運作時脈與棘波維度未詳細提供。比起本架構 2，標準化面積約為 84 倍，標準化功耗 12 倍。. 論文[4] 實做基於絕對閥值比較（Absolute value threshold）演算法之棘波偵測晶片，但該電路沒有實做特徵擷取功能。該系統亦採用較大的 180 nm 製程，製作完成的晶片，標準化面積約本架構 2 的 5.5 倍，標準化功耗約為本架構 2 的 4.6 倍。. 論文[15] 採用 EC-PC 演算法實作棘波偵測系統，無特徵擷取功能。該系統採用 130 奈米製程，其晶片面積為本架構 2 的 19.6 倍，標準化功耗約本架構 2 的 4.1 倍。. 論文[17]採用 NEO 演算法實作棘波偵測系統，GHA 特徵擷取之棘波分類系統。該系統採用 90 奈米製程，並且實驗環境近似於本架構，其晶片面積為本架構 2 的 3.8 倍，標準化功耗約本架構 2 的 4. 2 倍。. 53.

(61) 第四章測試與數據分析. 論文[18]採用 SPIRIT 特徵擷取法則，無棘波偵測，該論文的功耗比本論文的功耗小了約 56%，但其標準化面積是本論文的 12 倍。. 表 4. 10 不同法則之比較表. 根據上表 4.10，雖然本論文提出的電路架構通道數較多，但因 NEO 與快速特徵擷取法則之運算單元結構單純，並讓多個通道的資料所使用的運算單元共享，使運算單元無須重複宣告，因而本架構之標準化面積與功耗得以遠低於其他現有的系統。. 54.

(62) 第四章測試與數據分析. 第五節演算法效果分析本節討論快速特徵擷取法的截取分類效果，並與 PCA、GHA 及 Zero crossing 等常見之同類型特徵擷取法則做比較，以模擬結果說明快速特徵擷取法之優點為架構簡單、運算快速，其有面積及功耗上非常優異的表現，在特徵擷取的效果亦不落後其他常見的特徵擷取演算法。. 我們作為測試用之腦波訊號是由[16]、[19]所提出之腦波訊號產生器，並與 PCA、GHA 赫賓學習演算法、Zero crossing 做相互比較。圖4.3顯示SNR=5時之兩群分類結果，圖4.4顯示使用wave clus之 C_Easy2_noise005三群分類結果。. 圖 4. 2 SNR=5 時兩群特徵分類分佈圖. 55.

(63) 第四章測試與數據分析. 圖 4. 3 SNR=5 時兩群 FCM 分群圖. 圖 4. 4 使用 wave clus 之 C_Easy2_noise005 之三群特徵分類分佈圖. 56.

(64) 第四章測試與數據分析. 圖 4. 5 使用 wave clus 之 C_Easy2_noise005 之三群 FCM 分群圖表 4.11 為快速特徵擷取法及 PCA 及 GHA 及 Zero crossing 之間的兩群特徵擷取分類正確性。表 4.12 為快速特徵擷取法及 PCA 及 GHA 及 Zero crossing 之間的三群特徵擷取分類正確性。. 表 4. 11 特徵分類正確性比較表格(兩群). 57.

(65) 第四章測試與數據分析. 表 4. 12 特徵分類正確性比較表格(三群). 由上表 4.11、表 4.12 來看，可發現快速特徵擷取法在兩群及三群的分類上略輸於 GHA，但在同樣主打運算簡單、耗費面積小的 Zero crossing 相比，快速特徵擷取法之辨識率不管在兩群或者三群都優異於 Zero crossing。. 以上討論說明快速特徵擷取法在電路化架構比 GHA 及 Zero crossing 簡單許多，並且有近似 GHA 之特徵擷取能力，更超越了 Zero crossing 的特徵擷取能力許多，故我們使用快速特徵擷取法實做以面積小、功率低為目的之植入式腦波分類晶片。. 58.

(66) 第五章結論. 第五章結論本論文提出一新的特徵擷取法則，基於快速特徵擷取法則設計並實做低面積且低功耗的棘波分類硬體電路，並將該硬體電路實做於 ASIC 流程上，使晶片對低面積與低功耗的目標更為理想，也因此讓晶片達到適合植入於腦部的應用。. 本論文之棘波偵測採用 NEO 演算法，NEO 為簡單的能量估量法則，藉由使用者自訂能量的閥值就能做比對使用，而硬體設計包含蛇狀圖及計算比較閥值之計算單元。透過蛇狀圖能逐一送出各通道的腦波訊號，且僅需一組計算單元，因此能達成計算單元共享之目的，以減少晶片的面積及功耗。. 本論文之特徵擷取採用快速特徵擷取法則，快速特徵擷取法則為一峰值偵測法則，可針對最大峰值或做小峰值進行基準點位置的搜索，一旦確認基準點後則根據基準點的能量大小做位移，以基準點為中心計算前後端之積分值取得面積，而後與權重相除得到特徵值。而設計的方式分為常規峰值偵測法與快速峰值偵測法，快速峰值偵測法為改變常規峰值偵測的運算順序，達成保持計算的結果不變，電路硬體架構與常規峰值偵測的差別有:無須額外暫存器陣列、pipeline 架構，因為棘波樣本輸入進特徵擷取單元即被處理完畢，也由於 pipeline 架構，運算速度快。. 基於快速峰值偵測法之快速特徵擷取法則的電路系統設計，其電路組成為峰值比較器、特徵擷取單元控制器、特徵值累加器、除法器，其中除法器為加入權 59.

(67) 第五章結論. 重時才需使用。由於法則運算簡單，本系統讓所有通道都經由同一組運算單元做計，藉此達成降低晶片面積的目的。. 本論文最後提出實際合成數據，藉由量測不同的數據與其他特徵擷取法則相比(如 zero crossing 與 GHA)，證明本電路的面積小及功耗少的同時，辨識率並不會差 GHA 太多，更勝者贏過了 zero crossing 許多，故本電路之晶片系統設計為一可行的嵌入式多通道棘波分類晶片。. 60.

(68) 參照文獻. [1] Sarah Gibson,Jack W. Judy,and Dejan Markovic, "Spike Sorting: The first step in decoding the brain," IEEE Signal Processing Magazine, pp. 124-143, January 2012.. [2] D. N. Hill and D. Kleinfeld and S. B. Mehta, "Spike Sorting," in Observed Brain Dynamics, Oxford University Press, 2007, pp. 257-270.. [3] R. Quian Quiroga and Z. Nadasdy and Y. Ben-Shaul, "Unsupervised spike detection and sorting with wavelets and superparamagnetic clustering," Neural Computation, vol. 16, pp. 1661-1687, August 2004.. [4] Gosselin, B. and Ayoub, A.E. and Roy, J.-F. and Sawan, M. and Lepore, F. and Chaudhuri, A. and Guitton, D., "A Mixed-Signal Multichip Neural Recording Interface With Bandwidth Reduction," Biomedical Circuits and Systems, vol. 3, pp. 129-141, May 2009.. 61.

(69) [5] J.F. Kaiser., "On a simple algorithm to calculate the `energy' of a signal," Acoustics, Speech, and Signal Processing, vol. 1, pp. 381-384.IEEE, April 1990.. [6] S. Mukhopadhyay and G.C. Ray, "A new interpretation of nonlinear energy operator and its efficacy in spike detection," Biomedical Engineering, vol. 45, pp. 180-187, February 1998.. [7] I.T. Jolliffe, Principal Component Analysis, 2nd ed., Springer-Verlag New York, 2002.. [8] Tung-Chien Chen and Wentai Liu and Liang-Gee Chen, "VLSI architecture of leading eigenvector generation for on-chip principal component analysis spike sorting system," Engineering in Medicine and Biology Society, pp. 3192-3195.IEEE, August 2008.. [9] Tung-Chien Chen and Kuanfu Chen and Zhi Yang and Cockerham, K. and Wentai Liu, "A biomedical multiprocessor SoC for closed-loop neuroprosthetic applications," Solid-State Circuits Conference - Digest of Technical Papers, pp. 434-435,435a.IEEE, February 2009.. 62.

(70) [10] Terence D. Sanger, "Optimal unsupervised learning in a single-layer linear feedforward neural network," Neural Networks, vol. 2, pp. 459-473, April 1989.. [11] Simon O. Haykin, "Neural Networks and Learning Machines," 3rd ed., Prentice Hall, 2008.. [12] B. Yu , T. Mak , X. Li , F. Xia , A. Yakovlev , Y. Sun ,and C.-S. Poon, "Real-Time FPGA-Based Multichannel Spike Sorting Using Hebbian Eigenfilters," Emerging and Selected Topics in Circuits and Systems, vol. 1, pp. 502-515, January 2012.. [13] Wen-Jyi Hwang and Wei-Hao Lee and Shiow-Jyu Lin and Sheng-Ying Lai, "Efficient Architecture for Spike Sorting in Reconfigurable Hardware," Sensors, vol. 13, pp. 14860-14887, November 2013.. [14] Chi-En Ke, Efficient ASIC Architecture for Low-Power Multi-Channel Spike Sorting System, National Taiwan Normal University, 2014.. [15] Yin Zhou and Tong Wu and Amir Rastegarnia and Cuntai Guan and Edward Keefer and Zhi Yang, "On the robustness of EC-PC spike detection method for online neural recording," Journal of Neuroscience Methods, vol. 235, pp. 63.

(71) 316-330, September 2014.. [16] Leslie S. Smith, "A tool for synthesizing spike trains with realistic interference," Journal of Neuroscience Methods, vol. 159, pp. 170-180, January 2007.. [17] 陳映綸, “NEO 與 GHA 多通道棘波分類系統之低功率電路設計,” 2015.. [18] Wu, T.; Yang, Z., “Power-efficient VLSI implementation of a feature extraction engine for spike sorting in neural recording and signal processing,” pp. 7-12, December 2014.. [19] R. Quian Quiroga,Z. Nadasdy,Y. Ben-Shaul, "Unsupervised Spike Detection and Sorting with Wavelets and Superparamagnetic Clustering," NEURAL COMPUTATION, vol. 16, no. 8, pp. 1661-1687, August 2004.. 64.

(72)