氮砷化銦鎵(銻)/砷化鎵高電子移動率電晶體高熱穩定特性之研製

(1)

報告題名：

氮砷化銦鎵(銻)/砷化鎵高電子移動率電晶體高熱穩定

特性之研製

作者：莊家豪、張育銓、劉柏谷系級：電子四甲學號：D9465663、D9428469、D9422462 開課老師：李景松老師課程名稱：化合物半導體元件開課系所：電子工程系開課學年：97 學年度第一學期

(2)

摘要

本專題中，我們藉由銻原子當做介面活化劑研究氮砷化銦鎵/砷化鎵高電子移動率電晶體之特性。其氮砷化銦鎵通道是藉由分子束磊晶(MBE)方式成長，這是第一次研究成功混入銻原子來提高其特性。藉由銻原子當做介面活化劑的氮砷化銦鎵/砷化鎵高電子移動率電晶體有非常良好的高熱穩定特性，包括了其熱門檻係數(∂Vth/∂T)只有-0.807 mV/K和高溫線性(∂GVS/∂T)也只有-0.053 mV/K，而且 成功達成改善晶格缺陷品質還有增加了載子限制的能力在氮砷化銦鎵/砷化鎵異質結構中。由實驗結果可知，藉由銻原子當做介面活化劑的氮砷化銦鎵/砷化鎵高電子移動率電晶體證明了其有最大外質轉導值94 (109) mS/mm 在 450 (300) K的時候，這說明了其高熱穩定特性的表現。

關鍵字：

氮砷化銦鎵/砷化鎵，介面活化劑，銻。

(3)

目錄

摘要...

１

目錄...

２

圖目錄...

４

第一章簡介...

５

第二章 HEMT 之基礎 ...

７

2-1 HEMT 簡介...

７

2-2 HEMT 結構層介紹...

９

第三章元件結構與製程...

１２

3-1 元件結構 ...

１２

3-2 元件製程 ...

１３

3-2-1 樣本定位...

１３

3-2-2 高台絕緣...

１３

3-2-3 源極與汲極歐姆接觸組成...

１４

3-2-4 閘極蕭特基接觸組成...

１４

(4)

第四章實驗數據與討論...

１６

4-1 霍爾量測 ...

１６

4-2 I-V 特性分析...

１７

4-3 閘汲極兩端斷路特性分析 ...

１９

4-4 外質轉導和汲極電流與閘極電壓溫度特性分析...

２０

4-5 最大轉導溫度特性分析 ...

２２

第五章結論...

２４

參考資料...

２５

(5)

圖目錄

圖(一) The device cross-section of the proposed InGaAsN(Sb)/GaAs HEMT. 圖(二) The common-source I-V characteristics of the studied device at 300 and

450 K.

圖(三) The two-terminal off-state gate-drain I-V characteristics at 300 K. 圖(四) The extrinsic transconductance and the drain-source saturation current

density as a function of the gate-source bias (VGS) at elevated

temperatures.

圖(五) The temperature-dependent maximum extrinsic transconductance and the threshold characteristics at VDS = 3 V.

(6)

第一章簡介

傳統軍事通訊是以砷化鎵(GaAs)為主要的製程，因發展多年已是成熟穩定的製程技術。其結構上約可分為：金屬接面場效電晶體(MESFET)、調變參雜場效電晶體(MODFET)或高電子位移率場效電晶體(HEMT)、以及異質接面雙載子電晶體(HBT)。而此專題是以高電子位移率場效電晶體(HEMT)的結構所作的研究。在過去幾年之中，稀薄的氮混合物InxGa1-xAs1-yNy已經被廣泛地研究[1],[2]。 InGaAsN/GaAs異質結構具有改善電子限制力在高溫之下的優點，由於高傳導帶位障的不連續性。而且波長高達 1.2~1.3 μm雷射二極體藉由InxGa1-xAs1-yNy或 InGaAsNSb混合物成長在GaAs基板，因此我們對於此元件有很大的興趣[3]-[5]。 InGaAsN-based 異質接面雙極電晶體(HBTs)[6]-[8]已經證明了能減少啟動電壓相對於AlGaAs-based HBTs 元件。雖然混和了氮原子在 InGaAs 混合物中可以降低能帶位障，但是也造成了不好的晶格品質。造成這種結果的最主要原因是由於增加氮的濃度在 InGaAsN 混合物上會造成相位分離現象(phase-separation phenomenon) 和非輻射雜質 (nonradiative impurities)兩種現象。為了改善晶格品質，我們致力於嘗試去除接面缺陷和非輻射雜質(nonradiative impurities)等現象[9]-[11]。

近來，我們努力摻雜了銻原子在 InGaAsNSb/GaAs 量子井(QW)雷射去改善晶格品質和壓制三維(3D)成長[12]-[14]。然而，在過去學問中還沒有摻雜銻原子在高速元件中。

(7)

在此專題研究中，我們第一次展示一個HEMT 元件用稀薄的銻在 In0.3Ga0.7As0.99N0.01(Sb)通道成長藉由分子束磊晶(MBE)系統，同時改善介面晶格品質和載子傳輸特性。其更良好的高溫特性元件有著熱穩定性已經成功的達成。本專題研究中一開始先介紹此元件的簡介，第二章簡述 HEMT 分別由覆蓋層、蕭基層、間隔層、通道層與緩衝層組成。第三章說明元件製程的過程。第四章陳述直流特性、溫度、崩潰電壓及工作區間等特性。第五章則對此篇專題做結論。

(8)

第二章 HEMT 基礎

此章節裡，我們將介紹HEMT 的基礎和 HEMT 每一層的功能。 2-1 介紹 HEMT 近年來，高電子移動率電晶體被引起注意因為下列幾個優點: (1)高電子移動率 (2)較低成本消費 (3)高單位電流增益頻率 (4)高崩潰電壓與高功率特性高電子移動率電晶體(HEMT)和雙極性異質接面電晶體(HBT)是 III-V 族化合物半導體近代較成熟的元件，而元件的操作主要還是仰賴異質接面。元件中異質接面因有不同的主成成分及能隙產生，例如:GaAs/AlGaAs 或 InGaAs/InP。目前這些新發展的元件在微波和高速數位積體電路中比單一接面元件提供更好的電位特性。在 HEMT 中設計磊晶層結構是為了讓自由電子在通道中自己由施體離子中分開，進而改善基座的性能，遠比典型的MESFETs 來的好。在1981 年，典型 AlGaAs/GaAs 高電子移動率電晶體能提高速度，高增益及在微波元件有出色的功率特性。自從1986 年，假晶性結構 HEMT 發展的非常迅速。其中利用InGaAs 材料代替 GaAs 為 2DEG(二為電子氣)通道層能提高 HEMT 以 AlGaAs/GaAs 為結構的特性。這個薄層 InGaAs 就像假晶性通道，能比 GaAs 層有更高的載子限制力，及在AlGaAs/InGaAs 異質接面中有優良的傳導特性，此

(9)

異質接面允許較高片狀電荷密度。因此，比典型以AlGaAs/GaAs 為結構的 HEMT 有較高的電流密度和轉導值。

在 InGaAs 通道層與 AlGaAs 之間因為晶格不匹配，所以 InGaAs 層必須控制的很薄以至於晶格不匹配的問題可以改善，成為一個必要的假晶性電子自由位移的材料。從前InGaAs 層的厚度往往超過臨界厚度而造成晶格的位移，當為了維持晶格匹配把銦的摻雜計量提高會使臨界厚度下降，所以當注入高含量的銦時 InGaAs 層的厚度就必須設計的更薄。當我們提高銦的計量時有包含以下幾點好處: (1)高電子移動率 (2)高載子限制力 (3)高電流密度 (4)高轉導值 (5)高單位電流增益頻率 (6)低源極電阻值。許多研究成果都在發展緩衝層，為了提高絕緣通道特性和消除在基板上造成的電性影響。典型未摻雜GaAs 緩衝層電子會藉由 Drain(洩極)和 Source(源極)電場注入緩衝層，所以不能提供好的絕緣特性。但是預測有較高電阻係數和較大能隙的AlGaAs 是一個理想的緩衝層材料。元件的性能與長晶參數有密切的關係，這也是為什麼難獲得較好介面品質的主要原因。介面品質不好造成電子移動率下降，其中要改善這個問題是插入GaAs 薄層在粗糙的 AlGaAs 層中以增加雜質數目，並且提供下一層AlGaAs 長晶層一個平滑的表面，這樣能阻絕來自基板因缺陷和雜質產生的電性影響，並且有精確的夾止特性和微波功率特性。

(10)

2-2 HEMT 結構層介紹 HEMT 典型的結構是成長在 GaAs 半絕緣基板，由(1)覆蓋層(2)蕭基層(3)δ-摻雜層(4)隔離層(5)緩衝層，所組成。HEMT 各層結構細節將在以下討論： 1. 覆蓋層通常GaAs 覆蓋層是矽的重摻雜大約是 1018cm-3，能在HEMT中提供好的歐姆接觸。覆蓋層中高摻雜濃度和厚度使得元件Source源極電阻值下降，並且保護了下一層蕭基層表面氧化作用。若是在閘極上沒有好的覆蓋凹槽層，將會導致並聯的效應。 2. 蕭基層蕭基層通常使用比通道層更寬能隙的材料，因為在 AlGaAs/GaAs 異質接面傳導帶不連續，自由電子會以二維電子氣形式從 AlGaAs 擴散至 InGaAs，而 2-DEG 允許高薄電荷密度，必且改善載子限制力.在使 AlGaAs 蕭基層變薄時，問題是閘極金屬和通道層距離變小造成高轉導值，但也降低了崩潰電壓值。 3. δ-摻雜層擁有δ-摻雜層的 HEMT 元件具有下列幾項好處： (1)高汲極電流潛力 (2)低雜子散射效應 (3)高線性轉導 (4)高閘極圖像縱橫比以降低短通道效應 δ-摻雜材料具有高汲極電流潛力是因為它的重摻雜濃度與無摻雜蕭基層能增大崩潰電壓。因為載子能良好受限於V-形狀量子井所以轉導值也明顯地增大。

(11)

此外，由於較高濃度的二維電子雲使得通道之阻值比傳統 FET 更小。這些好處明顯地影響閘極長度低於二微米的短通道元件特性。以上的高移動率與高轉導值讓擁有δ-摻雜層的元件在高速元件應用上大有潛力。 HEMT 元件在通道上插入 δ-摻雜片層能獲得較高轉導值。而且當 HEMT 元件在通道下插入δ-摻雜片層能獲得較高的崩潰電壓。分別在通道上下兩側插入雙層δ-摻雜片層能獲得較高載子濃度。 4. 隔離層 HEMTs 元件中，在施體原子與電子之間仍存在靜電作用稱為庫倫散射。為了解決這個問題，我們用間隔層分離載子供應層與通道層。電晶體特性上間隔層的厚度是很重要的議題。薄的間隔層厚度可有效地增加通道之總片電荷密度，並且導致較小的源極電阻，較高轉導值與較高電流密度。另一方面，較厚的間隔層能在較低電荷密度的通道上提供較高電子移動率。典型的間隔層厚度約為 20Å ~50Å。 5. 通道層

利用InGaAs 為二微電子氣通道的材料來改進 HEMT 的特性，發現 InGaAs 與AlGaAs 兩者間晶格常數的差異。當莫耳含量 InAl 提高時，臨界厚度會變薄以至於量子尺寸影響而產生電子次能帶，實際上卻降低了電子的位能限制力。但 HEMT 中運用薄層 InGaAs 的好處包含增強電子的傳輸，改善載子在量子井中的限制力和有較高的電子移動率。

(12)

為了有好的絕緣通道和排除從基板產生的電性影響，許多的研究都在設法改進緩衝層結構。典型未摻雜GaAs 緩衝層雖然有很高的阻抗，但不良的基板品質卻不能有好的絕緣系統。電子會藉由洩極-源極電場注入 GaAs 緩衝層。具有高阻抗和寬能隙的AlGaAs 是目前推測維理想的緩衝層材料，而此元件特性與長晶參數息息相關，這也是為什麼很難得到好品質接面的主要原因。為了改善不良接面使通道中移動率降低的問題，其中能緩解此問題的技術是在AlGaAs 層中插入薄層GaAs ，提高雜質濃度並在下一個 AlGaAs 長晶前產生一個平滑的表面。此技術有效阻絕從基板產生的雜質和電性，元件會有較好的夾止與微波功率特性。

(13)

第三章元件結構與製程

本章節中，我們將會介紹元件結構與製程。 3-1 元件結構 藉由分子束磊晶系統(MBE)，元件結構以(100)方向成長在半絕緣砷化鎵基板。成長一層 500nm 厚的未摻雜 GaAs 的緩衝層。此結構由 10 nm In0.3Ga0.7As0.99N0.01(Sb)的通道層，3 nm 未摻雜GaAs的隔絕層，20 nm 矽-摻雜 (2 × 1018 cm-3) N+-GaAs載子供應層，15 nm 未摻雜GaAs蕭基層，最後 20 nm矽-摻雜 (5 × 1018_cm-3_{) GaAs覆蓋層所組成。} 圖(一)為本專題元件結構圖。

(14)

3-2 元件製程 標準微影和lift-off 技術被用來建立製程圖案。為了保持晶圓的清潔，每個製程步驟前必須以丙酮加入超音波震動器清洗，在用去離子水洗滌晶圓片，並用高純度氮氣吹乾。製程過程有以下四個步驟： 1. 樣本定位 2. 高台絕緣 3. 源極和汲極歐姆接觸 4. 閘極蕭基接觸 3-2-1 樣本定位閘極方向必須平行橢圓形主軸去防止lift-off 製程時產生開路現象。這也是為什麼選擇閘極為(100)方向，並且高台蝕刻選用(011)方向。 3-2-2 高台絕緣高台絕緣的目的在於減少漏電流產生.若是能減少漏電流，元件可以得到較好的夾止特性。在晶圓片上覆蓋均勻 AZ1400 光阻，把高台圖案微影至樣本上，再利用化學濕蝕刻。對於 GaAs、AlGaAs 和 InGaAs 各層中蝕刻溶液 H3PO4：H2O2：H2O = 1：1：30。我們必須確保元件高台蝕刻至緩衝層或基底層，為了有準確的蝕刻速率，利用 α 波探測蝕刻時間與深度間的關係。而高台蝕刻的主要步驟如下： (1)乾烤 (2)上雷管 (Priming) (3)上光阻，旋轉使覆蓋光阻 (4)軟烤(曝前烤)

(15)

(5)曝光 (6)顯影 (7)硬烤 (8)蝕刻 (9)去光阻 3-2-3 源極和汲極歐姆接觸形成利用丙酮加入超音波震盪器中清洗晶圓並用氨水溶液 (NH4OH：H2O=1：1)去除氧化層表面。覆蓋均勻後在 90 度下 30 分鐘，之後則是利用標準的微影製程定義出汲極和源極圖形。蒸鍍的金屬與覆蓋板必須用丙酮和鹽酸在超音速震盪器中清洗 20 分鐘後，用去離子水洗滌並用高純度氮氣吹乾。在源極和汲極的連接金屬是利用合金 Au/Ge/Ni 在事先蒸鍍的 Au 上，為了就是減少連接的電阻值。lift-off 步驟是為了讓圖案和樣本間在快速熱退火中有好的熔結，使其有好的歐姆接觸特性。而主要源極和汲極金屬化步驟如下： (1)乾烤 (2)上雷管(Priming) (3)旋轉上光阻使其均勻 (4)軟烤(曝前烤) (5)曝光 (6)顯影 (7)蒸鍍 (8)Lift-off (9)合金連接 3-2-4 閘極蕭基接觸在蒸鍍閘極金屬之前，必須先利用蝕刻技術先移除覆蓋層，防止效應。

(16)

若是沒有完全移除乾淨，則會有並聯效應產生。運用源極和汲極為閘極光罩，所以並不需要運用到光學微影製程。閘極凹槽蝕刻是用H3PO4：H2O2： H2O = 1：1：30 溶液進行。利用閘極光罩開啟閘極窗，然後未掺雜蕭基層蒸鍍兩種不同金屬(Au and Ni/Au)作為蕭基閘極。經過 lift-off 過程後，元件算是完成。

(17)

第四章實驗數據與討論

在本章節中，我們將會討論有關於此元件的一些特性及比較。其中圖(一)為元件結構圖。 4-1 霍爾量測 霍爾效應(Hall effect)乃是電場與磁場力量作用於移動電荷時所得的結果。霍爾效應可用以鑑別下列元件特性： (1)半導體是 n 型抑或是 p 型 (2)量測多數載子的濃度 (3)多數載子的遷移率本專題霍爾量測在室溫下(T=300K)與外加磁場 5000T下所量測電子移動率為736(cm2/V-S)與載子濃度為 3.1× 1012(cm-2)。

(18)

4-2 I-V 特性分析

所有元件的閘極尺寸為2×100 μm2和源極到汲極的距離為7 μm。所有元件用 KEITHLEY 4200 量測。

傳導帶不連續(ΔEC)在InxGa1-xAs/GaAs (0 < x < 0.3)異質接面範圍中可以表示成ΔEC = 0.75 × x eV[16]，這也指出ΔEC是相對於銦x成比例關係。另一方面，ΔEC

在 In0.3Ga0.7As0.99N0.01/GaAs異質結構的值是 401 meV[17]，比起In0.3Ga0.7As/GaAs 異質接面大了大約176 meV。

In0.3Ga0.7As0.99N0.01 In0.3Ga0.7As

ΔEC 225meV 401meV

表(1) ΔEC 之比較氮原子在InGaAs中能有效增加ΔEC值。而且，混雜了銻原子在InGaAsN/GaAs 光電元件裡不只能改善門檻電流密度[12]-[14]還有減少能帶位障[18]和紅位移 (redshif)失真。因此，在此研究中我們利用In0.3Ga0.7As0.99N0.01(Sb)在通道有效地增加ΔEC，提高了通道載子限制能力和改善高溫特性在此元件中。圖(二)顯示了 InGaAsN(Sb)/GaAs HEMT 在 300 和 450 K 的電流與電壓特性。改善的挾止特性相較於InGaAsN/GaAs HEMT[19]是實現了目標，尤其，這個元件保持了挾止特性在450 K下。這最主要是由於較高的ΔEC InGaAsN(Sb)/GaAs 通道/緩衝界面和較厚的未摻雜 GaAs緩衝層能降低電子滲入在高電場之下。基底的漏電流能有效地減少在較低的閘極偏壓，因此混雜了銻原子可以改善通道載子

(19)

限制能力相比於InGaAsN通道。尤其改進的電流密度在 450 K時和良好的挾止特性與300 K的比較，能清楚的表現此元件結構的優點。

(20)

4-3 閘汲極兩端斷路特性分析

圖(三)展示閘汲極雙端斷路特性分析在 300 K 時。

相反的閘汲極崩潰電壓(BVGD)被定義成閘汲極電壓在閘極電流密度達到 1

mA/mm時。

(21)

4-4 外質轉導和汲極電流與閘極電壓溫度特性分析 圖(四)展示外質轉導(gm)和汲極飽和電流(IDSS)與閘極偏壓(VGS)在提高的溫度下的特性分析，排成一排從300 to 450 K。我們可以觀察到表(2) gm, max 和 IDSS 值被找到在 109 (94) mS/mm 和 237 (203) mA/mm at 300 (450) K。較高的元件增益及電流表現成功地在此研究中達成，相比於InGaAsN/GaAs HEMT[19]。 300K 450K gm, max 109 mS/mm 94 mS/mm IDSS 237 mA/mm 203 mA/mm 表(2) gm, max 和 IDSS 值不同溫度下這些都要歸因於混雜了銻原子到 InGaAsN(Sb)稀薄通道中,有效改善界面品質和通道載子限制能力。因此載子傳輸特性將會被改善。另外，閘極偏壓擺幅(GVS)，定義成從gm,max值往下算 10 %間，值是 0.653 (0.661) V 在 450 (300) K。GVS偏移從 300 to 450 K只有 1.21 %。而熱GVS係數被定義為∂GVS/∂T，從表(3)我們可以觀察到其值只有 0.053 mV/K，明顯低於 0.55 mV/K 的 camel-like HFET[20] 和 1.66 mV/K 的 GaAs/InGaAs HFET[21]。此線性穩定的元件對於功率應用是必要的。

(22)

InGaAsN(Sb)/GaAs HEMT

camel-like HFET GaAs/InGaAs HFET ∂GVS/∂T 0.053 mV/K 0.55 mV/K 1.66 mV/K 表(3) ∂GVS/∂T 值比較 一個良好的線性元件特性可以提供較寬的閘極偏壓範圍和降低在高功率工作下的失真。而且，熱 GVS 係數指出了 GVS 的改變隨著溫度的提高。較低的 ∂GVS/∂T 值表現線性元件能更穩定在高功率的應用。 能夠達成高溫 GVS 線性特性最主要歸因於改善過的載子限制能力，二維電子雲(2DEG)會傾向於被驅趕藉由降低閘極偏壓，有效地弱化藉由增大的通道/緩衝間不連續性。在此工作中，混雜了銻原子在InGaAsN(Sb)通道中能增加異質結構的不連續性藉由減少的能帶位障。因此這樣高溫表現的元件增益、電流驅動能力和 GVS 線性可以被廣泛地改進。

(23)

4-5 最大轉導溫度特性分析 圖(五)顯示gm, max 和門檻電壓 (Vth) 從 300 to 450 K 在 VDS = 3 V時的特性。增加的電流與維持挾止特性在 450 K下類似於圖(二)，在此元件中有效改善通道載子限制能力由於減少能帶位障和增加的位障不連續性。因此，2DEG不會流出藉由基板漏電流，會被限制在通道以維持閘極調變能力在450 K下，導致gm被改進在高溫之下。 300K 330K 360K 390K 420K 450K Vth -1.592V -1.601V -1.623V -1.643V -1.678V -1.713V 表(4) Vth值在不同溫度下的值從表(4)可以觀察到Vth 值 -1.592/-1.601/-1.623/ -1.643/-1.678/-1.713 V 分別在300/330/360/390/420/450 K。我們可以看出其門檻電壓偏差(ΔVth) 從 300 K 到 450 K 只有 0.161 V。從圖(五)看出其熱門檻係數(∂Vth/∂T)也有較好的值-0.807 mV/K。 以下的表(5)證明了此研究改善熱門檻穩定相比於其他 HFETs[22]-[25]。

(24)

References Material VDS (V)

∂Vth/∂T

(mV/K)

This work GaAs/InGaAsNSb HEMT 3 -0.807

22 AlGaAs/InGaAs (S1) AlGaAs/InGaAs (S2) 3 -1.13 -1.27 23 InGaP/InGaAs CAMFET 4 -1.54 24 AlGaAs/InGaAs 4 -1.38 25 Device A Device B 3.5 -1.139 -1.418 表(5) ∂Vth/∂T值各元件之比較 門檻特性對於漏電流穿過基板有非常密切的關係，這些元件在表(5)是假設較接近的汲極偏壓條件下所作的公平比較。而我們的元件明顯有著最好的熱門檻穩定性。這些都要歸因於利用 InGaAsN(Sb)稀薄的通道增加了不連續的位障提供了增大的通道限制能力在高溫之下。這類似於之前改善過的挾止特性討論。這出色的高溫元件特性表現證明了此元件適合在高溫IC 應用上。

(25)

第五章結論

此論文關於In0.3Ga0.7As0.99N0.01(Sb)/GaAs HEMT通道藉由稀薄的銻當做介面活化劑第一次被成功研究出來。藉由混合銻原子在InGaAsN通道中，我們可以有效地改善InGaAsN(Sb)/GaAs異質接面的晶格品質和二維電子雲傳輸特性。另外，由於稀薄的銻通道降低能帶位障能有效地改善通道載子限制能力在 InGaAsN(Sb)/GaAs QW結構中。其主要改善之特性包含: 1. 通道載子限制力 2. 異質接面的晶格品質 3. 二維電子雲傳輸特性 4. 較佳高熱穩定性因此InGaAsN(Sb)/GaAs HEMT 元件在此研究中我們成功達成較好的熱門檻穩定性和高溫元件特性。

(26)

參考資料

[1] W. Shan, W. Walukiewicz, J. W. Ager III, E. E. Haller, J. F. Geisz, D. J. Friedman, J. M. Olson, and S. R. Kurtz: Phys. Rev. Lett. 82 (1999) 1221. [2] K. Kim and A. Zunger: Phys. Rev. Lett. 86 (2001) 2609.

[3] K. D. Choquette, J. F. Klem, A. J. Fischer, O. Blum, A. A. Allerman, I. J. Fritz, S. R. Kurtz, W. G. Breiland, R. Sieg, K. M. Geib, J. W. Scott, and R. L. Naone: Electron. Lett. 36 (2000) 1388.

[4] R. S. Hsiao, J. S. Wang, K. F. Lin, L. Wei, H. Y. Liu, C. Y. Liang, C. M. Lai, A. R. Kovsh, N. A. Maleev, J. Y. Chi, and J. F. Chen: Jpn. J. Appl. Phys. 43 (2004) L1555.

[5] X. Yang, M. J. Jurkovic, J. B. Heroux, and W. I. Wang: Appl. Phys. Lett. 76 (1999) 179.

[6] P. C. Chang, A. G. Baca, N. Y. Li, X. Xie, H. Q. Hou, and E. Armour: Appl. Phys. Lett. 76 (2000) 2262.

[7] P. C. Chang, N. Y. Li, C. Monier, A. G. Baca, J. R. LaRoche, H. Q. Hou, F. Ren, and S. J. Pearton: IEEE Electron Device Lett. 22 (2001) 113.

[8] C. Monier, A. G. Baca, P. C. Chang, N. Li, H. Q. Hou, F. Ren, and S. J. Pearton: Electron. Lett. 37 (2001) 198.

(27)

[9] J. S. Wang, A. R. Kovsh, R. S. Hsiao, L. P. Chen, J. F. Chen, T. S. Lay, and J. Y. Chi: J. Cryst. Growth 262 (2004) 84.

[10] A. R. Kovsh, J. S. Wang, L. Wei, R. S. Shiao, J. Y. Chi, B. V. Volovik, A. F. Tsatsul’nikov, and V. M. Ustinov: J. Vac. Sci. Technol. B 20 (2002) 1158. [11] R. S. Hsiao, J. S. Wang, K. F. Lin, L. Wei, H. Y. Liu, C. Y. Liang, C. M. Lai,

A. R. Kovsh, N. A. Maleev, J. Y. Chi, and J. F. Chen: Jpn. J. Appl. Phys. 43 (2004) L1555.

[12] H. Shimizu, K. Kumada, S. Uchiyama, and A. Kasukawa: Electron. Lett. 36 (2000) 1379.

[13] X. Yang, J. B. Heroux, L. F. Mei, and W. I. Wang: Appl. Phys. Lett. 78 (2001) 4068.

[14] W. Ha, V. Gambin, M. Wistey, S. Bank, H. Yuen, S. Kim, and J. S. Harris, Jr.: Electron. Lett. 38 (2002) 277.

[15] J. S. Wang, A. R. Kovsh, R. S. Hsiao, L. P. Chen, J. F. Chen, T. S. Lay, and J. Y. Chi: J. Cryst. Growth 262 (2004) 84.

[16] S. Niki, C. L. Lin, W. S. C. Chang, and H. H. Wieder: Appl. Phys. Lett. 55 (1989) 1339.

[17] H. Carrère, X. Marie, J. Barrau, and T. Amand: Appl. Phys. Lett. 86 (2005) 071116-1.

(28)

[18] H. Shimizu, K. Kumada, S. Uchiyama, and A. Kasukawa: IEEE J. Sel. Top. Quantum Electron. 7 (2001) 355.

[19] Y. K. Su, W. C. Chen, S. H. Hsu, J. D. Wu, S. J. Chang, R. W. Chuang, and W. R. Chen: Jpn. J. Appl. Phys. 45 (2006) 3372.

[20] W. C. Liu, K. H. Yu, R. C. Liu, K. W. Lin, C. C. Cheng, K. P. Lin, C. H. Yen, and C. Z. Wu: Appl. Phys. Lett. 79 (2001) 967.

[21] K. H. Yu, K. W. Lin, K. P. Lin, C. H. Yen, C. K. Wang, and W. C Liu: J. Vac. Sci. Technol. B 20 (2002) 1096.

[22] S. J. Yu, W. C. Hsu, Y. J. Li, and Y. J. Chen: Jpn. J. Appl. Phys. 43 (2004) 5942.

[23] P. H. Lai, H. M. Chuang, S. F. Tsai, C. I. Kao, H. R. Chen, C. Y. Chen, and W. C. Liu: Semicond. Sci. Technol. 19 (2004) 912.

[24] Y. J. Li, W. C. Hsu, and S. Y. Wang: J. Vac. Sci. Technol. 21 (2003) 760.

[25] P. H. Lai, S. I. Fu, Y. Y. Tsai, C. H. Yen, H. M. Chuang, S. Y. Cheng, and W. C. Liu: IEEE Trans. Device Mater. Rel. 6 (2006) 52.

(29)

(30)

0 50 100 150

圖(二) The common-source I-V characteristics of the studied device at 300 and 450 K. 0 1 2 3 Dra in C urre nt De nsity (m A/m m ) Drain-Source Voltage (V) 300K 450K V_GS=0.5 V to -2 V / step=-0.5 V

(31)

圖(三) The two-terminal off-state gate-drain I-V characteristics at 300 K. -0.8 -0.4 0 0.4 0.8

Gate Cu

ent Dens

ity (mA/mm)

rr

-16 -12 -8 -4 0

Gate-Drain Voltage (V)

(32)

圖(四) The extrinsic transconductance and the drain-source saturation current density as a function of the gate-source bias (VGS) at elevated

temperatures. -2 -1 0 1 2 0 40 80 120 0 50 100 150 200 250 D rain C u rrent D ensity (mA /mm) Ex trinsic Transco nducta nce ( m S/mm) Gate-Source Voltage (V) 300 K 330 K 360 K 390 K 420 K 450 K V_DS=3V

(33)