MOSFET的2nd order effect
通道長度調變效應 基板電壓效應
溫度效應 崩潰
MOSFET中的電容
通道長度調變效應 Channel length modulation effect
電子電位能
n+ 源
極 n+汲極
電子通道
平行介面方向 C
電位VG
VS
VD VGS
VGD
通道電子濃度 VDS
Vt
通道夾止
空乏區
∆L X
VDSsat
L
當υDS愈大時(在飽和區),靠近汲極的空乏區愈寬,有通道電子的通 道部分長度愈短,且此部分兩端(S及X)的電位差不變(VDSsat),電流 變大。和BJT的Early Effect類似。
模型參數:lambda λ
V
Aλ =
1
通道長度調變效應對大訊號模型的影響
υGS
)2
2 ( 1
t GS
n V
L
k′ W υ − G
D
S
ro
電流源的輸出阻抗ro
D
λ
D A
o
I I
r V 1
=
≈
) 1
( ) 2 (
1 2
DS t
GS n
D V
L k W
i = ′ υ − +λυ
對於不同通道長度的元件
(相同至程)
2 1 2
1
L L V
V
A
A
≈
基板電壓效應 基板電壓(υBS)對臨界電壓的影響
電子電位能
n+源極
垂直介面方向
源極到基板的 電位能分佈
氧化層
電子通道 C
X p Flat-band condition qφs: Bending of
surface potential
VGS =0
VGS=Vt0 qVbi, B
n+源極
導電電子通道
(反轉層)
電 場
υBS=0的情形
電子電位能
n+源極 垂直介面方向 源極到基板的
電位能分佈
氧化層
電子通道 C
X p
Flat-band condition VGS =0
qVbi, B υBS<0的情形
qφs: Bending of surface potential
VSB
[ ]
ox s A p
SB p
t
ox
SB p
s A p
FB t
C V qN
V
C
V V qN
V
γ ε φ
φ γ
φ φ ε
2 2 2
) 2
( 2 2
0
+ + − ≡
=
+ + +
=
VSB增加時,臨界電壓增加。
Body-effect parameter 對於PMOS
[ ]
ox s D n
BS n
t
ox
BS n
s D n
FB t
C V qN
V
C
V V qN
V
γ ε φ
φ γ
φ φ ε
2 2 2
) 2
( 2 2
0
+ + − ≡ −
=
− +
−
=
ox
SB p
s A SB
p FB
SB GSt
GBt
C
V V qN
V V
V
V
2 (2 )2
+
+ +
+
= +
= ε φ
φ
Vt溫度效應 當溫度改變時,Vt和k’都是溫度的函數。
1. Vt隨溫度的變化約:-2 mV/°C
ox b s B b
FB
t C
V qN
V 2 (2 )
2 ε φ
φ + +
=
i B
b n
N q
kT ln
= φ
* 5
. 1
) ( )
( m
e T
T T T
C k
R R
ox
µ τ µ
µ
µ
=
=
′ =
在室溫附近,載體的主要散射機制晶格振盪。
′ ↓
↓⇒
↓⇒
↑⇒ k
T τ µ
2.
溫度對轉換及輸出特性的影響
iDsat
υGS (V)
iD
υDS
T>T
崩潰 對單一的MOSFET,崩潰的機制通常有三種:
1. 對較長通道的元件,當汲極的電壓太大時(以NMOS為例),在汲極 附近的pn接面會發生壘增崩潰(avalanche breakdown)。通常發生在 50∼100V。
2. 對短通道的元件,當汲極的電壓太大時(以NMOS為例),在汲極附 近的空乏區會到達源極,電流忽然增加。稱為“punch-through”。
3. 當閘極對源極電壓太大(約50V)時,氧化層產生崩潰。元件燒毀。
p
n+ 源極
(S)
閘極 (G)
n+
汲極 (D)
空乏區
對於所謂的CMOS(PMOS+NMOS)
當寄生的npn和pnp BJT被啟動時,會產生latch-up現象。通常是可逆 的。
MOSFET中的電容
MOSFET各極間的電容大小,和其偏壓所在的模式有關。分為閘極電 容和接面電容兩部分討論:
p
n+ 源極
(S)
閘極 (G)
n+
汲極 (D)
空乏區
p
n+ 源極
(S)
閘極 (G)
n+
汲極 (D)
空乏區
閘極電容效應(gate capacitive effect) 1. 當MOSFET在triode區,通道電子均
勻分佈,閘極和通道間的電容為 WLCox ,均分為Cgs和Cgd 。即
2. 在飽和區時,汲極無電容效應。電 容效應主要在G和S之間:
ox gd
gs C WLC
C 2
= 1
=
0 3 2
=
=
gd
ox gs
C
WLC C
必須在暫態分析中考慮,及加入高頻模型中。
3. 當在截止區時,源極和汲極均無電容效應,即 Cgs = Cgd = 0
若要考慮基板(body)的電容效應時(只有在模擬時有用),再加上:
ox
gb WLC
C =
4. Overlap capacitance:通常源(汲)極和閘極間會有部分重和,約 Lov≈0.1~0.2µm,在上述1∼3項的Cgs和Cgd中必須加上一小的電容Cov。在 近代的短通道元件中相當重要。
ox ov
ov WL C
C =
p
n+ n+
L
ov接面電容(Junction Capacitances)
源極和汲極各與基板(B)間逆向偏壓之pn接面的電容。在 一般人工電路分析中都不予考慮。
0 0
0 0
1 1
V V C C
V V C C
DB db db
SB sb sb
+
=
+
=
例題 一NMOS,元件參數tox=20nm, L=2.4µm, W=10µm, Lov=0.15µm, Csb0=Cdb0=40fF, 偏壓|VSB|=|VDB|=2V,可計算得在飽和區時:
21.4 fF 21.4 fF
2.6 fF 30.6 fF
2.6 fF 1.75
fF/µm2
Cdb Csb
Cgd Cgs
Cov Cox