目录第

(1)

注解

【本章重点】1、存储器分类；

2、存储器与 CPU 连接。

【学习方法】了解存储器容量与地址之间的关系，根据数据总线、地址总线和控制总线进行连接。

5.1 存储器概述 5.1.1 存储器的分类

从不同的角度出发，存储器有不同的分类方式：

（1）按存储介质分类

磁存储器磁芯、磁泡、磁鼓、磁带、磁盘半导体存储器

光存储器

（2）按在计算机中的作用分类 主存储器（简称为主存）

存放计算机当前运行时所需要的程序和数据

辅助存储器（简称为辅存）

存放当前暂不参与运行的程序和数据，以及一些需要永久性保存的信息

（3）按信息存取方式分类 1）随机存取存储器（RAM）

可随机地对各个存储单元进行读写操作，断电后立即消失。

2）只读存储器（ROM）

对其内容只能读出不能写入，断电后它的信息不会丢失。常用于存放固定不变的程序，以及各种常数、函数表等。

计算机中的主存储器通常由 RAM 和 ROM 组成 3）串行访问存储器

需要顺序地访问，访问指定信息所花费的时间与信息所在的地址或位置有关。

顺序存取存储器 SAM

信息以顺序方式从存储介质的始端开始写入或读出。如：磁带存储器

直接存取存储器 DAM

介于顺序存取和随机存取之间。操作包括两步：首先通过磁头或磁道，直接指向存储器的一个区域（这一步不按顺序），然后对这个区域按顺序存取。如：

磁盘存储器

1、按存储介质分类

2、按作用分类

3、按信息存取方式分类

(1)RAM：掉电丢失数据

(2)ROM：掉电不丢失数据

(3)

（4）存贮器系统的层次结构

注解

CPU

高速缓存 Cache 主存（ROM，RAM）

辅存（磁盘，光盘）

5.1.2 存储器的性能指标

（1）存储容量

存储容量是指存储器可以储存的二进制数的位数

（bit），通常是以存储器能存储的字数乘以字长表示，即：

存储容量=字数×字长。

常用容量单位：B、KB（2

¹⁰

B）、MB（2

²⁰

B）、GB（2

³⁰

B）、

TB（2

⁴⁰

B）

如某 RAM 芯片 62256，共有 256KBit，即 32KB。

（2）存取速度

存取速度常用存储器存取时间和存储周期_来表示。

存取时间是指从启动一次存储器读／写操作到完成该

操作所经历的时间。半导体存储器的最大存取时间为十几 ns 到几百 ns。

存储周期是指启动两次独立的存储器操作之间所需的

最小时间间隔。通常存储周期略大于存取时间，这取决于存储器的具体结构及工作机制。

（3）错误校验

为确保存储器存储信息的正确性，常用的数据错误校验方式有奇偶校验（Parity Check）和纠错码校验（ECC——Error Correction Code）两种。

奇偶校验只能发现错误，不能纠正错误，但其实现方法简单，成本低

ECC 校验可以发现错误，也能纠正错误，但其价格高

(4)

注解

5.1.3 存储器的分级组织结构

对存储器的要求是容量大、速度快、可靠性高、体积小、

成本低，但是目前任何一种存储器都无法同时满足上述要求。

采用分级组织结构，结合几种存储技术，扬长避短

高速缓冲存储器 Cache：双极型超高速半导体存储器，

发挥速度快的特点；

辅助存储器：磁鼓、磁带、软盘、硬盘、光盘、U 盘，

利用大容量、低成本

主存储器：MOS 型半导体存储器，介于两者之间

（1）Cache——主存层次

协调 CPU 与主存在信息存取中的关系，该层次的管理、调度完全由高速辅助硬件电路来实现。

（2）主存——辅存层次

辅存是外部设备的一部分，其编址与主存编址无关，且是由操作系统和辅助软、硬件自动实现，对程序员来说是透明的统一的整体，即虚拟存储器（Virtual Memory）技术。

对主存——辅存层次的主要要求是容量要大

5.2 随机存储器RAM 5.2.1 RAM的分类

（1）双极型 RAM

用晶体管触发器作为基本存储电路，故存取速度高，但功耗大，集成度较低。用作 Cache。

（2）MOS 型 RAM

(5)

MOS 管制成的 RAM，集成度较高而速度较低。

注解

（3）静态 RAM（SRAM——Static RAM）

基本存储电路：MOS 管构成的 R‐S 触发器

SRAM 的特点：速度快，外围电路简单，集成度低，功耗大。

（4）动态 RAM（DRAM——Dynamic RAM）

基本存储电路：MOS 管栅极—衬底间的分布电容特点：定期刷新，集成度高，功耗低，速度慢，外围电路复杂。

5.2.2 RAM的基本存储电路

（1）SRAM 六管静态基本存储电路 六管静态基本存储电路如图所示。

①X 地址译码线，也称 X（行）选择线，T5、T6 为行选门控管

②Y 地址译码线，也称 Y（列）选择线，T7、T8 为列选门控管，只有当外部的地址选通信号（X 线和 Y 线）有效时，才选中此存储电路

③数据输入输出线 I/O

④数据输入输出线 I/O

（2）DRAM 单管动态基本存储电路

读出信号需放大，并且需要重新写入数据。

(6)

注解

5.2.3 RAM的内部结构

RAM 的内部结构一般可分为存储体、地址译码器、输入输出（I/O）和控制电路 4 部分

（1）存储体

存储体是存储器储存信息的主体，它由大量的基本存储电路按一定的规则组合而成。

（2）地址译码

存储器中的每一个存储单元都有一个对应的地址 1）单译码方式

地址译码只使用一个译码器，译码器的一个输出端选择一个存储单元（即一个字），故此输出线又称字线，一根字线选择某个字的所有位。

采用单译码结构，n 根地址输入线经全译码有 2ⁿ个输出，用以选择 2ⁿ个字，

只用于小容量的存储器中。

2）双译码方式

将存储单元排列成矩阵形式，地址译码器分为 X 译码和

(7)

注解

Y 译码

例如，有一片 1024×1 位的存储器芯片，需 10 位地址

（2

¹⁰

=1024）。

单译码方式：1024 根选择线；

双译码方式：64 根选择线，（2

⁵

×2

⁵

=1024）

（3） I/O 和控制电路

I/O 电路处于数据总线和存储体单元之间。

双向的三态门电路

片选信号，写允许信号低电平有效 5.2.4 典型RAM芯片举例

（1）Intel 51256 SRAM 32K×8 位 SRAM

数据线：D

₇

～D

₀

；

地址线：A

₁₄

～A

₀

（2

¹⁵

=32K＝32768）

控制线：片选控制CE、输出允许OE和读写控制R/W。

（2）Intel 21010 DRAM 1M×1 位 DRAM。

(8)

_1M＝2

²⁰ 注解

10 根地址线 A

9

～A

₀

。

RAS行选通信号：A

₉

～A

₀

行地址锁存器；

CAS列选通信号：A

₉

～A

₀

列地址锁存器；

数据线 Din：输入 Dout：输出

读写操作由WE

21010 芯片无专门的片选信号，一般用RAS (行选通信号)作为片选信号。

5.2.5 RAM的新技术

（1）高速随机存储器 1）基于预测技术的 DRAM FPM‐DRAM

EDO‐DRAM

2）同步 DRAM（SDRAM‐Synchronic DRAM）

3）基于协议的 DRAM（DRDRAM‐Direct Rambus DRAM)

（2）多端口随机存储器（Multiport‐RAM）

5.3 只读存储器ROM 5.3.1 ROM的分类及原理

根据制造工艺及应用功能不同，只读存储器分为掩膜 ROM、PROM、EPROM、EEPROM 等几大类。

（1）掩膜只读存储器 ROM

储存的信息只能选用而无法修改原存信息，适用于批量生产的产品。

（2）可编程的只读存储器 PROM（Programmable ROM）

内部熔丝结构，只能进行一次编程写入。

（3）可擦除可编程的只读存储器 EPROM（Erasable PROM）

可反复擦除原来写入的内容，但编程次数有限，往往需要编程器写入。

（4）电可擦除可编程的只读存储器 EEPROM

（Electrically Erasable PROM）

E

²

PROM，能在应用系统中进行在线读写，并在断电情况下保存的数据信息不丢失。

(9)

注解

5.3.2 典型ROM芯片举例

（1）EPROM 27128 16K×8 位 EPROM 数据线 O

₇

～O

₀

地址线 A

₁₃

～A

₀

，8 根片选线CE

输出允许线OE 编程控制线 PGM

（2）EEPROM 2816A 2K×8 位 EEPROM 数据线 I/O

₇

～I/O

₀

地址线 A

₁₀

～A

₀

片选线CE

输出允许线OE 编程控制线 WE 5.3.3 ROM的新发展

（1）一次可编程只读存储器 OTP（One Time PROM）

除了没有擦除窗口，其它工艺与 EPROM 完全相同，但它只能编程一次。

（2）快擦写存储器 Flash Memory

俗称“闪存”，类似于 EEPROM，但它擦除的是整个存储器阵列或者是一个大的存储单元块，而不是一个字节、一个字节擦除。

（3）非易失随机存储器 NVRAM（Non Volatile RAM）

一种非易失性的随机读写存储器，它既能快速存取，断电时又不会丢失数据，所以同时具有 RAM 和 ROM 的优点。

5.4 存储器与CPU的连接

5.4.1 存储器与CPU连接应考虑的问题

（1）存储器类型选择

RAM：随机读写，但掉电时信息丢失。程序的中间运算结果及掉电时无需保护的 I/O 数据及参数等。

ROM：内容掉电不易失，但不能随机写入，故一般用于存储系统程序

（监控程序）和无需在线修改的参数等。

（2）CPU 总线的负载能力

(10)

注解

MOS 器件。存储器：多为 MOS 电路。

超过上述负载时，就应考虑在其总线与挂接的器件间加接缓冲器或驱动器，

以增加 CPU 的负载能力。

单向传输地址总线：单向的 74LS244，74LS373 以及 Intel8282、8283 等，用于单向传输的地址总线和控制总线的驱动；

双向传输数据总线：采用数据收发器 74LS245 或 Intel8286、8287 等实现驱动。

（3）存储器的地址分配和片选问题

内存：RAM 和 ROM，而 RAM 又分为系统区(即机器的监控程序或操作系统占用的区域)和用户区

片选问题：存储器芯片单片的容量有限，由多片存储器芯片组成一个存储器系统

（4）CPU 的时序和存储器的存取速度之间的配合问题 CPU 在取指令和读写操作、存储器芯片读/写都有相应的固定时序。

时序配合问题：必须考虑它的存取时间与 CPU 的固定时序之间的匹配问题

5.4.2 存储器容量的扩充

存储器容量扩充：当一片存储器芯片的容量不能满足系统要求时，

需多片组合以扩充位数或单元数。

字扩充：扩充存储器的存储单元

位扩充：扩充存储器的一个单元的位数

（1）位（并联）扩充

用 2 片 8K×8 位的 6264 扩充形成 8K×16 位的芯片组：

方法：

1）地址线并联；

2）控制线并联；

3）数据线扩充

(11)

注解

（2）字（串联）扩充

用 4 片 8K×8 位芯片 6264 构成 32K×8 位的存储芯片组：

方法：

1）地址线并联；

2）除 CS 的控制线并联；

3）数据线并联；

4）CS 线译码

片内寻址：存储器芯片内部地址；

片外寻址：微处理器提供除芯片地址线之外的地址

A14A13 A12～A₀ 地址范围 0＃ 0 0 0 0000 0000 0000～1 1111 1111 1111 0000H～1FFFH 1＃ 0 1 0 0000 0000 0000～1 1111 1111 1111 2000H～3FFFH 2＃ 1 0 0 0000 0000 0000～1 1111 1111 1111 4000H～5FFFH 3＃ 1 1 0 0000 0000 0000～1 1111 1111 1111 6000H～7FFFH

（3）位和字同时（串并联）扩充

当存储器的位数和单元数都需要扩充时，如用 8 片 1K

×4 位芯片构成 4K×8 位存储区：

(12)

注解

0#

CS WE

A9～A0

OE

WE OE

D3～D0

1#

CS WE

A9～A0

OED3～D0

D7～D0

4 4

10 10

2#

CS WE

A9～A0

OED3～D0

3#

CS WE

A9～A0

OED3～D0

4 4

10 10

4#

CS WE A9～A0

OED3～D0

5#

CS WE

A9～A0

OED3～D0

4 4

10 10

6#

CS WE

A9～A0

OE D3～D0

7#

CS WE

A9～A0

OE D3～D0

4 4

10 A9～A0 10

A11

A12

A B

Y3

Y2

Y1

Y0

C A10

方法：

1）位扩充，构成芯片组 2）字扩充

存储器容量的扩充关键：存储单元地址的分配和片选信号的处理，基本原则：地址安排不要重叠，也不要断档，最好是连续的。

A12A11A10 A9～A₀ 地址范围 0＃ 0 0 0 00 0000 0000～11 1111 1111 0000H～03FFH 2＃ 0 0 1 00 0000 0000～11 1111 1111 0400H～07FFH 4＃ 0 1 0 00 0000 0000～11 1111 1111 0800H～0BFFH 6＃ 0 1 1 00 0000 0000～11 1111 1111 0C00H～0FFFH

5.4. 3 片选译码方式

片选信号的译码方式有全译码、部分译码和线选三种。

（1）全译码方式

CPU 的地址线：低位地址线：存储器芯片的片内寻址，

剩下的高位地址线：存储器芯片的片间寻址

例：

特点：

1）充分发挥了 CPU 的寻址能力（不浪费存储地址空间）； 2）存储器芯片中的每一个单元都有一个唯一确定的地址；

(13)

3）译码电路较复杂，需要的元器件也较多。

注解

（2）部分译码方式

CPU 的高位地址线中只有一部分用于存储器芯片的片间寻址。

A19～A₁₅ A14A13 A12～A₀ 基本地址

0＃ XXXX X 0 0 0 0000 0000 0000～1 1111 1111 1111 0000H～1FFFH 2＃ XXXX X 0 1 0 0000 0000 0000～1 1111 1111 1111 2000H～3FFFH 4＃ XXXX X 1 0 0 0000 0000 0000～1 1111 1111 1111 4000H～5FFFH 6＃ XXXX X 1 1 0 0000 0000 0000～1 1111 1111 1111 6000H～7FFFH 但 A

19

～A

15

的任意组合也可能会重复选中这些存储器芯片，如 CPU 地址 00000H 和 08000H、10000H 等均选中 0#

芯片的 0000H 存储单元，这就是地址重叠现象。

00000H 和 08000H、10000H

00000H＝0000 0000 0000 0000 0000 08000H＝0000 1000 0000 0000 0000 10000H＝0001 0000 0000 0000 0000 特点：

1）存储器地址可能重叠；

2）译码电路较简单

（3）线选方式

直接用高位地址线作为存储器芯片的片选信号，无需译码器，此译码方式称为线选。

片内地址为 12 位，只用 A 产生两个片选信号，则 0#、

(14)

注解

1#存储器芯片的基本地址分别为 0000 0000 0000 0000 0000～0000 0001 1111 1111 1111，0000 0010 0000 0000 0000～0000 0011 1111 1111 1111 即 00000H～01FFFH、

02000H～03FFFH，同样地址重叠。

A19～A₁₄ A13 A12～A₀ 基本地址

0＃ XXXX XX 0 0 0000 0000 0000～1 1111 1111 1111 0000H～1FFFH 1＃ XXXX XX 1 0 0000 0000 0000～1 1111 1111 1111 2000H～3FFFH

A19～A₁₅ A14A13 A12～A₀ 基本地址

0＃ XXXX X 1 0 0 0000 0000 0000～1 1111 1111 1111 4000H～5FFFH 1＃ XXXX X 0 1 0 0000 0000 0000～1 1111 1111 1111 2000H～3FFFH

特点：

1）地址重叠；

2）译码电路简单。

5.4.4 存储器连接举例

（1）16 位微机系统中的存储器

16 位微机系统需要用两个字节组成一个整字，即占用两个字节地址组成一个字地址，故必须将 8 位存储器安排成两组存储体

A

₀

＝0，BHE＝0：同时选中偶、奇存储体，16 位的数据访问；

A

₀

＝0，BHE＝1：选中偶存储体，可进行低 8 位的数据访问；

(15)

_A

₀

＝1，BHE＝0：选中奇存储体，可进行高 8 位的数据

注解

访问；

A

0

＝1，BHE＝1：不作存储器访问。

特点：

1）8086 系统对存贮器的操作既可以 16 位，也可以 8 位。

2）当进行 16 位数据读写时：

从偶地址开始安排数据，则需 1 个总线周期；

从奇地址开始安排数据，则需 2 个总线周期。

3）进行 8 位数据读写时，每次均要 1 个总线周期。

例如：有数据定义如下：

DATA SEGMENT

DAT1 DW1234H；数据对准 DAT2 DB 20H；

DAT3 DW2000H；数据未对准 DATA ENDS

执行： MOV AX，DAT1；需要 1 个总线周期执行： MOV AX，DAT3；需要 2 个总线周期

（2）32 位微机系统中的存储器

32 位微机系统需要用 4 个字节组成一个整字（32 位），

即占用 4 个字节地址组成一个字地址：

5.4.5 存储器模块（Memory Module）

存储器模块（俗称内存条）

按数据字长分为三种：

（1）30 线 SIMM（Single In－line Memory Module，单列直插存储器模块）内存条： 8+1 位（其中的 1 位为奇偶校验位），

多用于 80386 以下系统，内存条容量有 256KB、512KB、1MB、2MB、4MB 等。

(16)

（2）72 线 SIMM 内存条：32+4 位，多用于 80486 系统，内存条

注解

容量有 4MB、8MB、16MB、32MB 等。

（3）168 线 DIMM（Dual In－line Memory Module，双列直插存储器模块）内存条：64+8 位，主要用于 Pentium 以上机型

（PC66、PC100、PC133 等），内存条容量有 8MB、16MB、32MB、64MB、128MB、

256MB 等。

（3）DDR SDRAM(Dual Date Rate SDRAM)简称 DDR，也就是“双倍速率 SDRAM“，DDR 在时钟信号上升沿与下降沿各传输一次数据

（4）DDR2（Double Data Rate 2）4bit 数据读预取

在微机的主板上，往往标有存储库“BANK0、BANK1、

BANK2、……”等字样，不同的主板存储库（BANK）的数 量是不一样的。

目 录 第

目 录

注 解

注 解

10

20

30

40

注 解

注 解

注 解

注 解

10

5

5

7

0

14

0

15

20 注 解

9

0

9

0

9

0

2

注 解

7

0

13

0

7

0

10

0

注 解

注 解

注 解

注 解

19

15

注 解

0

0

0

注 解

0

注 解

目录第

目录

注解

注解

¹⁰

²⁰

³⁰

⁴⁰

注解

注解

注解

注解

¹⁰

⁵

⁵

₇

₀

₁₄

₀

¹⁵

²⁰ 注解

₀

₉

₀

₉

₀

²

注解

₇

₀

₁₃

₀

₇

₀

₁₀

₀

注解

注解

注解

注解

注解

₀

₀

₀

注解

注解