具數位自我校準之高精度時間至數位轉換器(I)

行政院國家科學委員會專題研究計畫 成果報告

具數位自我校準之高精度時間至數位轉換器(I) 研究成果報告(精簡版)

計 畫 類 別 ： 個別型

計 畫 編 號 ： NSC 98-2221-E-011-113-

執 行 期 間 ： 98 年 08 月 01 日至 99 年 07 月 31 日 執 行 單 位 ： 國立臺灣科技大學電子工程系

計 畫 主 持 人 ： 陳伯奇

計畫參與人員： 碩士班研究生-兼任助理人員：林亞毅 碩士班研究生-兼任助理人員：彭友均 碩士班研究生-兼任助理人員：林昆鴻 碩士班研究生-兼任助理人員：周祐生

報 告 附 件 ： 出席國際會議研究心得報告及發表論文

處 理 方 式 ： 本計畫涉及專利或其他智慧財產權，2 年後可公開查詢

中 華 民 國 99 年 11 月 04 日

1

具數位自我校準之高精度時間至數位轉換器(I)

計畫編號：NSC98-2221-E-11-113

主持人：陳伯奇 單位：國立台灣科技大學 電子工程學系

E-mail：[email protected] 電話：(02)2733-3141 ext 6400

目錄………1

一、前言………2

二、研究目的………2

三、文獻探討………3

四、研究方法………5

五、結果與討論………7

六、參考文獻………8

七、計畫成果自評………10

2

ㄧ、前言

時間量測系統不論是在工業用途、量測系統或是軍事方面上都有相當廣泛的 應用，例如：高能粒子偵檢器、雷射測距儀、邏輯分析儀、PM 解調器以及時脈 抖動測量〃〃〃等。以時脈抖動測量為例，傳統的量測方法可分為下列幾種：1.

頻譜分析 2.即時取樣示波器 3.專用的時脈抖動測試設備。這些傳統的方法都是需 要使用外部儀器來做量測，而使用外部儀器來量測時脈訊號的抖動時將會面臨很 嚴重的問題，就是該量測訊號必須要接到探針上，此時探針所造成的負載效應將 會影響到量測結果，繼而產生嚴重的訊號衰減或失真。為了改善這些問題，目前 市面上最常見的抖動量測機制就是使用內建時間至數位轉換器(Time-to-Digital Converter, TDC)以達到自我量測之目的。時間至數位轉換器主要用來將兩訊號的 時間差量化成數位輸出值，如此一來使用者只需訊號產生器和邏輯分析儀就可測 量到具有更高精確度和準確度的時脈抖動量。此外，近年來由於交通工具導航與 防撞系統的小型雷射雷達之研究的蓬勃發展，而高解析度且快速的時間量測功能 便是雷射雷達系統中極為重要的一環，同時它也在積體電路零件之特性量測、IC 或電路時序量測、核子物理實驗以及通訊之 FM 或 PM 調變〃〃〃等許許多多 的應用中扮演著不可或缺的角色。圖 1 為 TDC 電路的一個應用範例。測量系統 將以雷射發射出起始訊號至目標物，並且在若干時間後測量系統會接收到反射回 來之接收訊號。在發射出發射訊號的同時，我們將觸發一個 START 訊號，而在 接收到接收訊號則會觸發另一個 STOP 訊號。由圖 1 中可看兩個訊號會有個時 間差(T)，只要精準地量測出時間差(T)的大小，再利用簡易的公式計算，便可將 距離反推出來。以可攜式測距儀為例，若其有效解析度欲達毫米等級，則相對的 時間量測解析度必須達到十幾微微秒(ps)的等級！此外，為了降低製作成本與達 成省電的目的，將整個電路以 CMOS 作成晶片，也將是無可避免的趨勢。

圖 1 時間至數位轉換器在雷射測距儀之應用示意圖 二、研究目的

在一般使用上，量測時間通常是以石英晶體( Crystal )產生的時脈週期為基準，

可提供至 ns 等級的解析度。但特殊使用下，諸如：雷射測距儀( Laser range-finder )、

3

邏輯分析儀、流量計( Ultrasonic Flow Meters )、厚度量測器( Ultrasonic Thickness Measurement )、溫度感測器( Thermal Sensor )、數位儲存示波器( Digital Storage Oscilloscopes )、頻率計數器( Frequency Counter)…等領域上，需追求解析度 ps 等級的時間量測時，則仰賴時間至數位轉換器( Time-to-Digital Converter , TDC ) 的技術。

上述諸多應用中，在溫度感測方面，前幾年更有論文[14]將相關推展高精度 之溫度感測器上，運用時間至數位轉換器取代一般常用的類比至數位轉換器，藉 由時間寬度無限制之特性，解決製程微縮造成電源電壓日益降低的問題。因此，

雖然類比至數位轉換器在科技日新月異的現今，被廣泛應用於各個方面，然而有 時候類比至數位轉換器並非真的是這些應用之最佳選擇。我們努力開發研究時間 至數位轉換器，取代部分傳統類比至數位轉換器之角色，低成本、高良率、高準 確性、高穩定度、低功耗與低環境敏感(電壓、溫度)等乃是時間至數位轉換器研 發與努力之重點。時間至數位轉換器之優點如下：一、高準確度：其解析度 (Resolution)可低於 25ps；二、高動態範圍：其動態範圍可高於 30 位元。再加上 高穩定度(Stability)、低環境敏感度。簇擁如此多之優點，時間至數位轉換器應當 能夠在各種日常生活與工業產品之應用中嶄露頭角！

在諸多高精度時間至數位轉換器所採用之核心技術當中，循環式脈衝縮減法 佔有相當重要之一環，藉此循環式 TDC 不但可以擁有 68 微微秒的深次奈秒解 析度，而且不需要外加偏壓調整及連續性校準，為相關的可攜式量測系統帶來超 高精度、穩定度、以及低消耗功率之長足進步。但此架構依然有先天上的缺失，

非均質與均質電路元件依然會受製程、電壓、溫度(PVT)變異影響，無法符合當 初設計模擬的相鄰閘之大小比例來精確控制脈衝縮減幅度，這是要克服的難題。

本計畫研究就其主要缺點提出改進的方法，以循環式脈衝縮減技術為基礎，

配合循序逼近暫存器(Successive Approximation Register)達到自我校準之功能。利 用自我校準之功能以完全去除製程、電壓與溫度變異對量測準確度的影響，冀望 達到低面積、低功率、高解析度、低成本之時間至數位轉換器。

三、文獻探討

時間至數位轉換器( Time-to-Digital Converter , TDC )乃是將時間寬度，以固 定解析度量測並將結果轉換為數位值，可輕易觀測判斷大小。TDC 的要求，主 要在於高解析度( Resolution )與高穩定度( Stability )

(1) 解析度：代表所能分辨的最小時距( time interval )，目前已達到約數十 ps 等 級。

(2) 穩定度：在相同的輸入條件下，每次量測的結果，會由於溫度、時間老化…

等等因素，造成些許誤差；而穩定度即代表這些結果的標準差(亦稱為 jitter)。

另外，線性度( linearity )、處理速度( bandwidth )、量測範圍(range)大小、耗電(power

consumption)低、可操作的溫度範圍大、成本低、體積小、…，也都是好的 TDC

所應該注意的地方。

4

以上所述，由於時間至數位轉換器之應用相當普及，其設計方式與工作原理也各 有不同。若從設計的架構來區分，時間至數位轉換器大致上可分類為下列的幾個 類型：

1.計數器法、2.脈衝寬度拓展法、3.脈衝縮減法、4.現場可程式化閘陣列為主體、

5.游標卡尺法與分支。

計數器法之時間至數位轉換器[1,2]，此種方法的優點是擁有無限大的量測範 圍，理想上只要加入足夠多位元數的計數器即可。唯一的誤差就在於起始脈衝和 結束脈衝不可能剛好與參考脈鐘訊號同步。此法的解析度完全取決於參考脈鐘的 快慢，換言之，若想追上目前常見的解析度 50ps，則需要 20GHz 以上的參考脈 鐘來完成，不僅成本昂貴，且功率消耗、電路實現的可能性都讓人為之卻步。

脈衝寬度放大法[3,4]的原始概念為透過固定電流源對電容做線性充電，當起始脈 衝一出現便開始執行線性充電、直到結束脈衝出現為止，故充電電壓大小和待測 時間寬度成正比，之後再藉由類比至數位轉換器取得數位輸出。然而此法等同於 將訊號從時域轉到電壓，再仰賴類比至數位轉換器轉回數位值，不僅麻煩且費 工。

脈衝縮減延遲法[5-7]基本上也是以計數器方法為基礎之 TDC，再加上對解 析度影響最大的內插器線性延遲線來達成高精度的量測。其時間量測方式與之前 多相位量測方式相似，待測時間寛度經由參考脈鐘計數，首尾會產生不到一個參 考脈鐘之時間差 T

與 T

，再將二者分別被送至兩組線性延遲線做更精確的量測。

由於延遲線電路係由為數眾多之脈衝縮減延遲元件所串接而成，因此會在晶片佈 局上佔有相當大的長度與面積。而且該時間至數位轉換器電路中，若要增加一位 元之輸出，就得將脈衝縮減延遲元件之數量增加一倍，這將使得元件間的匹配程 度更進一步地惡化，因此該時間至數位轉換器電路的解析度受到嚴重之限制。

為考量解析度，場內可程式閘陣列積體電路[8,9]必須具備以下的兩大特點：

1. 內部邏輯閘及接線所造成的延遲必須做到最小

2. 必需擁有適當的基本邏輯區塊(basic logic block)分割及功能，更重要的 是，必須能夠讓使用者直接控制邏輯閘之間的連結(interconnection)拉線 方式。

閘延遲時間的調整方式看似直接，但執行起來卻是困難重重。由於場內可程 式閘陣列模擬軟體的設計都只是針對閘延遲時間本身而非其差值(gate delay difference)，如果用來模擬閘延遲時間

及

本身其結果還算精準，但若針對二 者的差值

-

來模擬，則誤差竟然可以高達 200%以上，這樣的模擬結果對解析 度如此高的電路而言完全沒有參考價值。

為了讓游標卡尺法運用在 CMOS 積體電路上，有論文提出利用延遲線的方

式來實現[10-12]，由於需要多組的延遲元件及正反器來替代，而由延遲元件的時

間差

來取代，如果量測範圍愈大則需要的延遲元件及正反器組數就愈多，如

此便大大增加了晶片的面積，使得佈局上要達到延遲元件匹配變的相當困難，而

造成延遲時間的差異變大，進而增加了整體的線性誤差。為了改善上述匹配之缺

5

點，有論文提出單級游標尺延遲線之架構[13]。其做法乃是將以往多級之延遲線 改成單級延遲循環，改善多級匹配的問題，同時面積也大幅的下降。但是需由外 部偏壓來調整控制電路的偏壓，若供應電壓與溫度改變，又需要重新調整，上述 之校準程序不但相當繁複，而且就算完成校準，一旦環境改變其解析度還是會變。

為此，本研究團隊想提出一個具有游標卡尺法優異之解析度、量測時間卻又不受 限制、且具數位校準功能之時間至數位轉換器。

四、研究方法

在 2000 年時，本研究團隊重新設計了一個循環式 CMOS TDC[20-21]，有效解決 元件及佈局不匹配對 TDC 量測準確度所造成的傷害，將解析度一舉改善到 286 微微秒，且所有的量測誤差都落在 0.5LSB 的範圍內，以確保該 TDC 每一個輸出 位元皆屬有效。其架構如圖 2 所示，然而當初在設計時有一隱憂未考量進去，就 是該循環式 TDC 在執行初始校準時，必須先由 IC 外部送入適當的偏壓以便將解 析度控制在合理的範圍之內，此調整方式不但麻煩而且不夠自動化。此外，此架 構最大的缺點是其解析度對環境的變化相當敏感（供應電壓與環境溫度） ，將對 電路的應用上有著相當大的限制。這些先天上的限制都和 TDC 內部的脈衝縮減 延遲元件的運作方式有關。

圖 2、循環式脈衝縮減 TDC 之整體架構圖

於是我們再次針對脈衝縮減延遲元件提出了另一個新的架構[22-23]，如圖 3 所示，揚棄了傳統元件以外加偏壓控制脈衝縮減幅度的運作方式，改而利用內部 相鄰閘之大小比例來精確控制脈衝縮減幅度。在脈衝通過非均質耦合電路後，可 以有效的縮減脈衝寬度，然後再經由均質元件延遲線的延遲送至輸出端。假若脈 衝未縮減完畢的話，計數器會先計數一次，然後再以反饋的方式再反饋至非均質 耦合電路中，直到脈衝完全消逝為止，因此我們即可得到電路之數位輸出值。而 隨著脈衝寬度的增加，所得的數位輸出亦會增加，此即為循環式時間至數位轉換 器的基本動作原理。

藉此循環式 TDC 不但可以擁有 68 微微秒的深次奈秒解析度，而且不需要外

加偏壓調整及連續性校準，為相關的可攜式量測系統帶來超高精度、穩定度、以

及低消耗功率之長足進步。但此架構依然有先天上的缺失，非均質與均質電路元

件依然會受製程、電壓、溫度(PVT)變異影響，無法符合當初設計模擬的相鄰閘

之大小比例來精確控制脈衝縮減幅度，這是要克服的難題。

6

圖 3、非均質元件之脈衝縮減延遲線

為了克服製程、電壓、溫度(PVT)變異影響，本實驗團隊提出一個新的架構，

如圖 4 所示，我們在非均質耦合電路後面加上電容，並接上傳輸閘以搭配循序漸 近暫存器運作，電容並連時電容值會相加，所以可以藉由此方式達到校準電容值 的目的。接上電容的目的乃是為增加充放電時間進而增加非均質耦合電路所造成 之脈衝縮減的效果，所以除了原本的非均質耦合電路之大小比例以外，我們多了 藉由校正電容值大小的方式來得到我們所需的脈衝縮減幅度。此外本電路的電容 乃是使用 MOS 電容，所以非常節省面積，也是本電路的一大優點。

但此電路有一需要注意的地方，如圖 5 所示，就是在脈衝寬度非常小時，其 縮減幅度會大幅增加，所以造成線性度上的不理想，如圖 4 所示，所以本團隊設 計用上下計數的方式，先輸入 2T(兩倍 T

)參考訊號做上數動作再輸入 T(一倍 T

)參考訊號做下數動作，如此一來非線性的部分便會被排除掉，所使用到的都 是線性的部分，在測量上也就不會受到非線性部分的影響了。

TG1 TG2 TG11

C C

2

1 ₁₀ C

2 1

N1 N2

Tin

Reset 2k

Delay Line

圖 4、本實驗團隊提出之循環式脈衝縮減延遲線

7

圖5、電容值312fF時循環次數對應輸入時間(Tin)線性圖

五、結果與討論

本計畫之電路目前已交由 CIC 國家晶片中心製作晶片，下線評比為Ａ，表 一為整體電路預計達到之規格。

整體電路規格

電路名稱

以具數位自我校準之循環式脈衝縮減延遲 線為基礎之高精度低功耗時間至數位轉換

器 輸入時間範圍 128ns

輸出位元數 16 bit Resolution 15.6ps 參考時脈Tref 1GHz 工作電壓 1.8V 功率消耗 9.86mW

表一、預計規格列表

0 100 200 300 400 500 600 700 800 900

0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1

Tin (ns)

循環次數

8

六、參考文獻

[1] R. Nutt, “Digital Time Inervalometer,” Rev. Sci. Instrum, vol. 39, no. 9, pp.

1342-1345, 1968.

[2] I. Nissinen, A. Mantyniemi, and J. Kostamovaara, “A CMOS Time-to-Digital Converter Based on a Ring Oscillator for a Laser Radar,” in proc. IEEE

[3] P. Chen, C.-C. Chen, and Y.-S. Shen, “A Low Cost Low Power CMOS

Time-to-Digital Converter Based on Pulse Stretching,” IEEE Trans. Nucl. Sci., vol. 53, no.4, pp. 2215-2220, Aug. 2006.

[4] B. K. Swann, B. J. Blalock, L. G. Clonts, D. M. Binkley, J. M. Rochelle, E.

Breeding, and K. M. Baldwin, “A 100-ps Time-Resolution CMOS Time-to-Digital Converter for Positron Emission Tomography Imaging

Applications,” IEEE J. Solid-State Circuits, vol. 39, pp. 1839-3852, Nov. 2004.

[5] E. Raisanen-Ruotsalainen, T. Rahkonen, and J. Kostamovaara, “A Low-Power CMOS Time-to-Digital Converter,” IEEE J. Solid-State Circuits, vol. 30, pp.984–990, Sept. 1995.

[6] P. Chen, S.-I. Liu, and J. Wu, “Highly Accurate Cyclic CMOS Time-to-Digital Converter with Extremely Low Power Consumption,” IEEE Electronics Letters, vol. 33, pp.858–860, May 1997.

[7] W. Chang, M.-H. Chiang, and P. Chen, “A Highly Accurate Cyclic CMOS Time to Digital Converter with Temperature Compensation,” in proc. The 14

[8] J. Kalisz, R. Szplet, J. Pasierbinski, and A. Poniecki, “Field–Programmable -Gate-Array-Based Time-to-Digital Converter with 200-ps Resolution,” IEEE

[9] R. Pelka, J. Kalisz, and R. Szplet, “Nonlinearity Correction of the Integrated Time-to-Digital Converter with Direct Coding,” IEEE Trans. Instrum. Meas., vol.46, pp. 449-453, Apr. 1997.

[10] T. E. Rahkonen and J. T. Kostamovaara, “The Use of Stabilized CMOS Delay Lines for the Digitization of Short Time Intervals,” IEEE J. Solid-State Circuits, vol. 28, pp. 887–894, Aug.1993.

[11] C. T. Gray, W. Liu, W. A. M. Van Noije, T. A. Hughes, Jr., and R. K. Cavin III,

“A Sampling Technique and Its CMOS Implementation with 1Gb/s Bandwidth and 25ps Resolution,” IEEE J. Solid-State Circuits, vol. 29, pp. 340-349, March 1994.

[12] P. Dudek, S. Szczepan´ski, and J. V. Hatfield, “A High-Resolution CMOS

Time-to-Digital Converter Utilizing a Vernier Delay Line,” IEEE J. Solid-State

9

Circuits, vol. 35, pp. 240-247, Feb. 2000.

[13] A.H. Chan, and G.W. Roberts, “A Deep Sub-Micron Timing Measurement Circuit Using a Single-Stage Vernier Delay Line,” in proc. IEEE CICC, pp.

77-80, May 2002.

[14] W. Chang, M.-H. Chiang, and P. Chen, “A Highly Accurate Cyclic CMOS Time to Digital Converter with Temperature Compensation,” in proc. The 14

[15] E. Raisanen-Ruotsalainen, T. Rahkonen, and J. Kostamovaara, “An Integrated Time-to-Digital Converter with 30-ps Single-Shot Precision,” IEEE Journal of

[16] P. Chen, C.-C. Chen, J.-C. Zheng, and Y.-S. Shen, “A PVT Insensitive

Vernier-Based Time-to-Digital Converter with Extended Input Range and High Accuracy,” IEEE Transactions on Nuclear Science, vol.54, no.2, pp.294-302, April 2007.

[17] J. P. Janson et al., “A CMOS time-to-digital converter with better than 10 ps single-shot precision,” IEEE J. Solid-State Circuits, vol. 41, no. 6, pp. 286–1296, Jun. 2006.

[18] C. S. Hwang, P. Chen, and H. W. Tsao, “A high-precision time-todigital

converter using a two-level conversion scheme,” IEEE Trans. Nucl. Sci., vol. 51, no. 4, pp. 1349–1352, Aug. 2004.

[19] K. Karadamoglou, N. P. Paschalidis, E. Sarris, N. Stamatopoulos, G. Kottaras, and V. Paschalidis, “An 11-bit high-resolution and adjustable-range CMOS time-to-digital converter for space science instruments,” IEEE J. Solid-State

[20] Poki Chen, Shen-Iuan Liu and Jingshown Wu, “Highly accurate cyclic CMOS time-to- digital converter withextremely low power consumption,” Electron.

Lett., Vol.33, No.10, pp.858-860, May 1997.

[21] Poki Chen, Shen-Iuan Liu and Jingshown Wu, “A low power high accuracy CMOS time-to- digital converter,” IEEEISCAS, vol. 1, pp. 281-284, Jun. 1997.

[22] Poki Chen, Shen-Iuan Liu, “A cyclic CMOS time-to-digital converter with deep sub-nanosecond resolution,” IEEECICC’99,sec.27.5,May 1999.

[23] Poki Chen, Shen-Iuan Liu, and Jingshown Wu, “A CMOS Pulse-Shrinking Delay Element For Time IntervalMeasurement,” IEEE CAS-II, vol. 47, no. 9, pp. 954-8, Sep.2000.

[24] A. Rossi, and G. Fucili, “Nonredundant Successive ApproximationRegister for

A/D Converters,” IEEE Electronics Letters, vol. 32, no. 12, pp.1055-1057, June

1996.

10

七、計畫成果自評

本計畫在 TDC 所講究之高解析度，低功耗和低成本皆有突破，加上數位自我 校準功能客服 PVT 變異之影響，與預期達成之目標相去不遠，計畫期間成功發表 五篇論文，對於 TDC 學術領域有極大之貢獻。

本計畫實行期間共發表了 5 篇論文如下:

[1] Poki Chen, Kai-Ming Wang, Chuan-Yuan Li, Po-Yu Chen, Juan-Shan Lai and Cheng-Wei Liu, “Precise Device Sizing and Layout Optimization for High Accuracy Low PVT Sensitivity CMOS Time-to-Digital Converter Based on Pulse Stretcher Interpolators,” submitted to Measurement Science and Technology.

[2] Poki Chen, Shou-Zhi Chen, You-Sheng Shen and You-Jyun Peng,“All-Digital Time-Domain Smart Temperature Sensor with an Inter-Batch Inaccuracy of -0.7C~+0.6C after One-Point Calibration,” IEEE Transactions on Circuits and Systems I, Accepted. (SCI/EI) (計劃編號：NSC 98-2220-E-011-001) (IF: 2.043) [3] Poki Chen, Po-Yu Chen, Juan-Shan Lai and Yi-Jin Chen, “FPGA Vernier

Digital-to-Time Converter with 1.58ps Resolution and 59.3 Minutes Operation Range,” IEEE Transactions on Circuits and Systems I, Vol. 57, pp.1134-1142, June 2010. (SCI/EI) (計劃編號：NSC 96-2221-E-011-151) (IF: 2.043)

[4] Poki Chen, Chun-Chi Chen, Yu-Han Peng, Kai-Ming Wang and Yu-Shin Wang,

“A Time-Domain SAR Smart Temperature Sensor with Curvature Compensation and a 3 Inaccuracy of -0.4C ~+0.6C over a 0C to 90C Range,” IEEE Journal of Solid-State Circuits, Vol. 45, pp. 600-609, Mar. 2010. (SCI/EI) (計劃編號：

NSC 97-2221-E-011-140) (IF: 3.466)

[5] Poki Chen, Tuo-Kuang Chen, Yu-Shin Wang and Chun-Chi Chen, “A

Time-Domain Sub-Micro Watt Temperature Sensor with Digital Set-Point

Programming,” IEEE Sensors Journal, Vol. 9, pp. 1639-1646, Dec 2009. (SCI/EI)

(計劃編號：NSC 94-2215-E-011-003) (IF: 1.61)

表 Y04

行政院國家科學委員會補助國內專家學者出席國際學術會議報告

99 年 10 月 31 日 報告人姓名

陳伯奇 ^服務機構 _及職稱

國立台灣科技大學 電子工程系

副教授 時間

會議 地點

99 年 5 月 30 日至 6 月 2

日於法國巴黎 ^本會核定

補助文號

NSC 98-2221-E-011 -113

會議 名稱

(中文) 國際電機電子工程師學會電路與系統研討會 (英文)

發表 論文 題目

一、參加會議經過

2010 年 IEEE ISCAS（International Symposium on Circuits and Systems）於 2010 年 5 月 30 日至 6 月 2 日在歐洲歷史名城法國巴 黎舉行，會議地點是巴黎的

個國家的 905 篇論文（acceptance rate 約為 44.1%，為近年來最低 的） ，分別在 15 個 tracks、129 個 lecture sessions 及 56 個 poster sessions 中發表。

此行與三十幾個國內師生一同前往，彼此有相當好的照應，感 覺相當良好。我們於 5 月 29 日即抵達巴黎，花了兩天調時差，30 日晚上參加 reception，不僅看到了國內許許多多的大老，國外的巨 擘也是所在多是，連微電子學的 Smith 教授都赫然在列，令人驚喜 萬分！由於 ISCAS 算是 IEEE 電路與系統社群最大的年度盛事，所 以會議內容包羅萬象，從數位到類比、從電路到理論，應有盡有，

讓與會者得以挑選相當多適合自己的演講來參加，也可藉機和國際知名學者交流，不僅僅只 是增廣見聞，甚至可以大幅提高國家、學校與自己的國際能見度，可說是個相當難能可貴的 好機會。

除了聽講以外，我還特意撥空找 Iowa State University 電機系的 Randall Geiger 教授談未 來的合作，在過去數年來 Geiger 教授數次蒞臨本校，為學生帶來相當多 IC 設計方面的新知，

對本校學生的事也提升貢獻良多，我甚至於去年暑假帶領兩位學生到 Iowa State University 回

訪，共同進行智慧型溫度感測 IC 的研發，目前已有一篇相關的論文為 IEEE TCAS-I 接受，成

效斐然。在 ISCAS 會場，我與 Geiger 教授談及另一個可行的合作題目『將良率最佳化之元件

面積配置策略』 ，亦得到 Geiger 教授的贊同，後續的合作得以順利進行，算是此行最大的收

穫！

表 Y04

兩位國內與會的大老－周世傑教授與王朝欽教授

晚宴會場選在私人古堡舉行，光是氣派的程度就夠嚇人的

表 Y04

晚宴表演居然看得到兒童不宜的康康舞

Smith 教授夫婦也現身會場

表 Y04

二、與會心得

國際電機電子工程師學會電路與系統研討會為國際間電路與系統會議最具知名度的研討 會，今年在國巴黎舉行，與會人數相當多，由於參與者大都來自知名的公司或大學，平均素 質不錯，而且提問時的問題經常是一針見血、切合實際應用考量，故不論對論文發表者與會 議參與者都提供了相當價值的經驗學習，使得國際電機電子工程師學會電路與系統研討會成 為國際間相當重要的先進知識發表與交換平台。只不過，明年的國際電機電子工程師學會電 路與系統研討會將在巴西舉行，離台灣太遠、旅費太貴，想必台灣參與的師生數會大幅下降，

恐怕盛況難在。

三、考察參觀活動(無是項活動者省略)

四、建議

參與國際會議可以讓國內的研究人員了解目前國際上相關研究的發展現況與未來趨勢，

也可以拓展其國際視野，對於國內的研究人員幫助相當大，因此國內研究人員應該積極參與 大型的國際會議。

建議國內亦可申請舉辦本研討會，以提高國內知名度及國際學術水準，亦可考慮派人前 往知名研討會現場甄選其中較優秀之論文，以邀請相關研究然人員至國內訪問，以擴大研究 與學術交流。

五、攜回資料名稱及內容 1. 本次會議所發表之論文集。

2. 會議議程冊。

3. 相關國際會議的 Call for Paper 傳單。

六、其他

感謝國科會補助本人參加此次研討會，讓本次之論文發表無後顧之憂。

國科會補助計畫衍生研發成果推廣資料表

日期:2010/11/03

國科會補助計畫

計畫名稱: 具數位自我校準之高精度時間至數位轉換器(I) 計畫主持人: 陳伯奇

計畫編號: 98-2221-E-011-113- 學門領域: 積體電路及系統設計

無研發成果推廣資料

98 年度專題研究計畫研究成果彙整表

計畫主持人：陳伯奇 計畫編號：98-2221-E-011-113- 計畫名稱：具數位自我校準之高精度時間至數位轉換器(I)

量化

成果項目 ^{實際已達成}

數（被接受 或已發表）

預期總達成 數(含實際已

達成數)

本計畫實 際貢獻百

分比

單位

備 註 （

等

）

期刊論文 4 4 100%

研究報告/技術報告 0 0 100%

研討會論文 0 0 100%

論文著作 篇

專書 0 0 100%

申請中件數 0 0 100%

專利 已獲得件數 0 0 100% 件

件數 0 0 100% 件

技術移轉

權利金 0 0 100% 千元

碩士生 4 4 100%

博士生 0 2 100%

博士後研究員 0 0 100%

國內

參與計畫人力

（本國籍）

專任助理 0 0 100%

人次

期刊論文 0 0 100%

研究報告/技術報告 0 0 100%

研討會論文 0 0 100%

論文著作 篇

專書 0 0 100% 章/本

申請中件數 0 0 100%

專利 已獲得件數 0 0 100% 件

件數 0 0 100% 件

技術移轉

權利金 0 0 100% 千元

碩士生 0 0 100%

博士生 0 0 100%

博士後研究員 0 0 100%

國外

參與計畫人力

（外國籍）

專任助理 0 0 100%

人次

其他成果 ( 無法以量化表達之成 果如辦理學術活動、獲 得獎項、重要國際合 作、研究成果國際影響 力及其他協助產業技 術發展之具體效益事 項等，請以文字敘述填 列。)

舉辦數場國內外學者的演講及研討會，提升學生對電子工程領域的興趣，以及 對目前電子工程領域發展之了解。

成果項目 量化 名稱或內容性質簡述

測驗工具(含質性與量性) 0

課程/模組 0

電腦及網路系統或工具 0

教材 0

舉辦之活動/競賽 0

研討會/工作坊 0

電子報、網站 0

科 教 處 計 畫 加 填 項

目 計畫成果推廣之參與（閱聽）人數 0

國科會補助專題研究計畫成果報告自評表

請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價 值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性） 、是否適 合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。

1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估

■達成目標

□未達成目標（請說明，以 100 字為限）

□實驗失敗

□因故實驗中斷

□其他原因 說明：

2. 研究成果在學術期刊發表或申請專利等情形：

論文：■已發表 □未發表之文稿 □撰寫中 □無 專利：□已獲得 □申請中 ■無

技轉：□已技轉 □洽談中 ■無 其他：（以 100 字為限）

3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價 值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以 500 字為限）

本計畫在 TDC 所講究之高解析度，低功耗和低成本皆有突破，加上數位自我校準功能客服

PVT 變異之影響，計畫期間成功發表五篇論文，對於 TDC 學術領域有極大之貢獻。