DDR 存储器
作者：Joaquin Romo
比较和概述
我们知道，计算机最重要的方面就是存储大量信息的能力，我们通常称其为“存 储器”。具体来说，就是随机存取存储器（RAM），它保存可以直接和迅速存取 的易失性信息。考虑到不断升级的系统速度和效率需要，因此了解双倍数据速率
（DDR）存储器对系统开发人员很重要。
随着处理器速度的提高，RAM 存储器已经发展成名为 DDR 同步动态 RAM（SDRAM）
的高性能 RAM 芯片组。它通过在时钟循环的上升和下降沿提取数据，把处理速率 提高了 1 倍。这与在时钟循环的单边上提取数据的单倍数据速率（SDR）SDRAM 形成了鲜明的对比。
除了众所周知的计算机应用外，DDR 存储器还广泛应用于其他高速、对存储器提 出很高要求的应用中，如图形卡，它需要在非常短的时间 内处理大量信息，以 实现最佳图形处理效率。采用很多刀片或专用主板、由一个更高效电源供电的刀 片式服务器也需要快速存储器存取。这使得刀片能够在彼此间快 速发射可靠信 息，创造出更大的降耗机会。在一些联网和通信应用中也需要存储器器件，它们 的任务范围从简单的地址查询到流量整形/警管和缓冲管理。
本文介绍了 DDR 存储器的主要特性以及各类 DDR 存储器所需的电源规范。
DDR 存储器特性
DDR 存储器的主要优势就是能够同时在时钟循环的上升和下降沿提取数据，从而 把给定时钟频率的数据速率提高 1 倍。例如，在 DDR200 器件中，数据传输频率 为 200 MHz，而总线速度则为 100 MHz。
DDR1、DDR2 和 DDR3 存储器的电压分别为 2.5、1.8 和 1.5V，因此与采用 3.3V 的正常 SDRAM 芯片组相比，它们在电源管理中产生的热量更少，效率更高。
延时性是 DDR 存储器的另一特性。存储器延时性可通过一系列数字体现，如用于 DDR1 的 2-3-2-6-T1、3-4-4-8 或 2-2-2-5。这些数字表明存储器进行某一操作所 需的时钟脉冲数，数字越小，存储越快。
这些数字代表的操作如下：CL- tRCD – tRP – tRAS – CMD。要理解它们，您 必须牢记存储器被内部组织为一个矩阵，数据保存在行和列的交叉点。
CL：列地址选通脉冲（CAS）延迟，是从处理器发出数据内存请求到存储 器返回内存间的时间。
tRCD：行地址选通脉冲（RAS）到 CAS 的延迟，是激活行（RAS）和激活列
（CAS）间的时间，其中，数据保存在矩阵中。
tRP：RAS 预充电时间，是禁用数据行接入和开始另一行数据接入间的时 间。
tRAS：激活预充电延时，是在启动下一次存储器接入前存储器必须等待的 时间。
CMD：命令速率是存储芯片激活和向存储器发送第一个命令间的时间。有 时，该值不会公布。它通常是 T1（1 个时钟速度）或 T2（2 个时钟速度）。
表 1 是在当今计算机中可以发现的 RAM 存储器芯片组的时钟和传输速率的 比较，包括 SDR、DDR、DDR2 和未来的 DDR3 模块。
表 1：SDRAM 存储器速度比较
存储器 技术 额定时钟 实际时钟 最大传输速率 PC66 SDRAM 66 MHz 66 MHz 533 MB/s PC100 SDRAM 100 MHz 100 MHz 800 MB/s PC133 SDRAM 133 MHz 133 MHz 1,066 MB/s DDR200 DDR-SDRAM 200 MHz 100 MHz 1,600 MB/s DDR266 DDR-SDRAM 266 MHz 133 MHz 2,100 MB/s DDR333 DDR-SDRAM 333 MHz 166 MHz 2,700 MB/s DDR400 DDR-SDRAM 400 MHz 200 MHz 3,200 MB/s DDR2-400 DDR2-SDRAM 400 MHz 200 MHz 3,200 MB/s DDR2-533 DDR2-SDRAM 533 MHz 266 MHz 4,264 MB/s DDR2-667 DDR2-SDRAM 667 MHz 667 MHz 5,336 MB/s DDR2-800 DDR2-SDRAM 800 MHz 400 MHz 6,400 MB/s DDR3-800 DDR3-SDRAM 800 MHz 400 MHz 6,400 MB/s DDR3-1066 DDR3-SDRAM 1066 MHz 533 MHz 8,528 MB/s DDR3-1333 DDR3-SDRAM 1333 MHz 666 MHz 10,664 MB/s DDR3-1600 DDR3-SRAM 1600 MHz 800 MHz 12,800 MB/s
DDR 存储器类型
目前，有三代 DDR 存储器：
1. DDR1 存储器，400 MHz 最大速率时钟和 64 位（8 字节）数据总线，
现正逐渐过时，且不再批量生产。这一技术正采用新方式来实现 RAM 存储器的更快速度/数据速率。
2. DDR2 技术正以 400 MHz 至 800 MHz 的数据速率和 64 位（8 字节）
数据总线代替 DDR。RAM 制造商目前正大量生产的 DDR2 存储器与上 一代 DDR 存储器不能物理兼容。
3. DDR3 技术拾起的正是 DDR2 遗忘的技术（800 Mbps 带宽），并使速 度达到 1.6 Gbps。ELPIDA 已宣布的一个芯片包含高达 512 兆的 DDR3 SDRAM，8.75 ns（CL7 延迟）的列存取时间以及 1.6 GHz 时 1.6 Gbps
的数据传输速率。与 DDR2 存储器相比，1.5V DDR3 电压电平还更 省电。更有趣的是，在更低的 1.36V 上，DDR3 RAM 在具有 CL6 延 迟（总 CAS 时间为 8.4 ns）的 1.333 GHz（DDR3-1333）上运行正 常，这可与目前最快 DDR2 存储器的 CAS 时间相媲美。
图 2.0.1 显示 DDR2/DDR3 存储器类型的片内终结器（ODT）与 DDR1 母板终 结的比较，这也是为什么前两个类型与 DDR1 器件不能物理兼容的主要原 因。
图 2.0.1：DDR-I 与 DDR-II 的终结差异
DDR2 与 DDR3 之比较
DDR2 和 DDR3 模块的主要差异如下：
DDR2 存储器包括 400 MHz、533 MHz、667 MHz 和 800 MHz 版本，
而 DDR3 存储器包括 800 MHz、1066 MHz、1333 MHz 和 1600 MHz
版本。两种类型都把给定时钟频率的数据速率提高了 1 倍。因此，
所列的时钟是标称时钟，不是实际时钟。要想获得实际时钟，用标 称时钟除以 2 就可以了。 例如，DDR2-667 存储器实际运行在 333 MHz 上。
除增强型带宽外，DDR3 还由于运行在 1.5V 上（比 DDR2 的 1.8V 低 16.3%）而使用比 DDR2 更小的功率。DDR2 和 DDR3 存储器都 具有 省电功能，如更小的页面以及一个活动的关机模式。这些功耗优势 使得 DDR3 存储器特别适合笔记本电脑、服务器和低功率移动应用
输出数据缓冲器新推出的自动校准功能增强了在电压和温度波动 期间控制系统定时预算的能力。这种功能有助于实现强劲的、高性 能的运算，而这正是 DDR3 架构的主要优势之一。
DDR3 器件推出中断复位功能，实现了系统灵活性。
在 DDR2 存储器中，CL 参数（存储器延时提交所需数据的时间）可 以有 3 至 5 个时钟循环，而在 DDR3 存储器上，CL 可以是 5 至 10 个时钟循环。
在 DDR2 存储器中，根据芯片不同，有 0 至 5 个时钟循环的额外延 迟（AL）。因此，在带有 CL4 的 DDR2 存储器中，AL1 延迟为 5。
DDR2 存储器拥有等于读延迟（CL + AL）减 1 的写延迟。
从内部来说，DDR2 存储器内的控制器通过从存储区（称为预取任 务）预加载 4 个数据位进行工作，而 DDR3 存储器内的控制器则通 过提前加载 8 个位进行工作。
DDR 的典型电源要求
DDRx SDRAM 器件的 VTT 和 VREF 考虑因素
终结电压（VTT）电源必须以一半输出电压（1/2 VDDQ）汲取和供应电流。
这意味着，如果电源没有允许供应电流的分流器，就不能使用标准的切换 电源。由于每条数据线路都与具有相对较低抗阻的 VTT 相 连，因此这一 电源必须极其稳定。电源中的任何噪音都直接进入数据线路。
必须提供充足的 BULK 和旁路电容，以便把该电源保持在 1/2 VDDQ 上。相 同的噪音问题要求电压参考（VREF）信号不能来自 VTT，而必须来自具有 1%或更好电阻分压器的 VDDQ。不要尝试用一个分压器生成 VREF，并把它 从控制器路由到存储器器件。在每个器件上生成一个本地 VREF。使用离 散电阻器生成 VREF。不要使用封装电阻。
DDR 存储器电源管理
DDR1 存储器有一个推拉输出缓冲器，而输入接收器是一个需要参考偏移 中点 VREF 的微分级。因此，它要求一个能够供应和汲取电流的输入电压 终结。 这一特性把 DDR VTT 从出现在计算机母板上的其他终结区分开来。
由于其正轨终结，连接 CPU 与存储器通道控制中心（MCH）的前置系统总 线（FSB）终结只需要接收功 能。因此，这种 DDR VTT 终结不会重新使用 或调节以前的 VTT 终结架构，而要求新设计。图 3.2.1 显示 DDR1 存储器 的典型电源管理配置。
在驱动芯片组的任何输出缓冲器和存储器模块上的相应输入接收器之间，
您必须终结电阻器 RT 和 RS 的路由痕迹（图 3.2.1）。所有抗阻，包括输 出缓 冲器，每条终结线路都可以供应或汲取±16.2 mA 的电流（根据 2000 年 6 月的 JESD79 修订，这比以前的值±15.2 mA 大）。对于那些在发射 器和接收器间有较长追踪长度的系统来说，可能必须在两端终结线路，从 而把电流提高一倍。
VTT 和 VDDQ 的峰值和平均电流消耗是正确确定我们电源系统规模的两个 参数。要发现终结电压的峰值功率要求，我们必须决定存储器系统中的总 线路。
图 3.2.1：DDR 电源管理 表 2：SDRAM 器件比较
条目 DDR3 SDRAM DDR2 SDRAM DDR SDRAM 时钟频率 400/533/667/800 MHz 200/266/333/400
MHz
100/133/166/200 MHz
传输数据速 率
800/1066/1333/1600 Mbps
400/533/667/800 Mbps
200/266/333/400 Mbps
输入/输出
宽度 x4/x8/x16 x4/x8/x16 x4/x8/x16/x32 预取位宽 8 位 4 位 2 位
时钟输入 差分时钟 差分时钟 差分时钟 突发长度
（Burst length）
8, 4（突发突变） 4, 8 2, 4, 8
数据选通 差分数据选通 差分数据选通 单数据选通 电源电压 1.5V 1.8V 2.5V
接口 SSTL_15 SSTL_18 SSTL_2 /CAS 延迟
(CL)
5, 6, 7, 8, 9, 10 时
钟 3, 4, 5 时钟 2, 2.5, 3 时钟 片内终结器
（ODT） 支持 支持 不支持
组件封装 FBGA FBGA TSOP(II) / FBGA / LQFP
电源顺序违反
DDR 存储器必须以特定方式接通电源。任何违反通电顺序的行为都将导致 意外操作。此外，当需要关闭 DDR 器件，而所有与同一电源连接的其他器 件都不关闭时，断电顺序也作为省电工具。违反这些顺序将出现不良省电 后果。
DDRx 存储器的典型应用
市场分析表明，DDR 目前已应用于超过 50%的电子系统中，并且未来几年 其应用还将提高到 80%。DDR 现在不会，将来也决不会成为“ALL THINGS TO ALL DESIGNS”技术。DDR 存储器很适合于那些具有高读写比率的设计。
例如，4 倍数据速率存储器就旨在用于需要 50%读/写比率的应用。
当今，DDR 存储器主要用于双列直插存储模块（DIMM） RAM 器件中的计算 机应用。在与 32 位微控制器和 DSP 进行接口时，可采用 DDR 存储器。由 于很多存储器都用 64 位数据总线进行工作，微控制器必须进行双 数据采 集，以便先获得不太重要的 32 位，后获得更重要的 32 位。DDR 存储器还 一直用于与 FPGA 进行接口，从而给予这些器件广泛的编程灵活性。FPGA 常用于定制结合了众多数字模块的应用，如带有特定应用硬件、USB 控制 器和打印模块的微控制器。FPGA 还常发现专门作为存储控制器使用，以 便与其他器件 进行接口。DDR 存储器适合这些类型的器件，因为与其他 RAM 存储器相比，它不但快速而且经济。
结论
要保持竞争优势，您必须创造出能够充分利用当今先进技术的新设计。要 了解具体设计应用挑战的最佳解决方案，必须进行大量的研究，使您有机 会权衡技术 （如 DDR 存储器）的优势，并把它们融入新产品开发过程中。
本文简明扼要地介绍了 DDR 存储器，描述了它们与其他存储器的不同，是 您为您的特定需求选择最 佳解决方案的良好开端。
参考文档
2000 年 6 月的 JEDEC STANDARD JESD79 以及 1998 年 9 月的 JESD8-9。
Understanding Ram Timings (Article) www.hardwaresecrets.com/article/26/1
DDR Memories require efficient power management. (Article) powerelectronics.com/mag/power_ddr_memories_require/
ELPIDA 1 Gb DDR2 SDRAM 存储器产品说明书
Joaquin Romo 是一名电源管理和发动机控制应用部门的应用工程师，主 管新电源管理产品的特性描述，开发消费电子市场的应用注意事项和评估 板。
