四位元新泡沫編碼之快閃式類比數位轉換器

四位元新泡沫編碼之快閃式類比數位轉換器

4 - B i t f lash analog-to-digital converter

呂輝宗 徐桂森

建國科技大學電子工程所

htlu@ctu.edu.tw

摘要

我們以TSMC0.35um2P4M製程技術設計一個 兩級式比較器的四位元新泡沫編碼之快閃式類比 數位轉換器。其工作電壓區間為0.5至1.3伏特，取 樣率為1GHz，消耗功率為2.2343 mW。整體電路佈 局面積為(含PAD)1.374×1.384mm 。 電路結構是利用電阻陣列產生了參考電位，再 將其參考電位輸入比較器中與輸入的電位比較，而 所得到溫度計碼(Thermometer Code)的值經由新泡 沫編碼電路，輸出值再送給後置編碼電路(Binary Code)編碼後輸出。 而我們所使用的新泡沫編碼比傳統式編碼少 一半，因此減少MOS使用顆數與面積減少。未來 會把位元數向上提升與採用不同的比較器，使他的 取樣率提高和面積減少達到最佳。 關鍵詞：兩級式比較器，溫度計碼，新泡沫編碼。

1. 前言

快 閃 式 類比 數 位轉 換 器 (Flash Analog-to-Digital Converter; Flash ADC)是將類比轉為數位過 程中同時轉換並且完成，而並不需要處理轉換過程 中產生的餘量問題。其重點在於要求快速的轉換時 間及較低的功率消耗，採用CMOS的製程來設計，可 以大幅降低生產成本及提高電路的整合能力，然而 至今仍廣受設計者喜愛。 本研究採用Flash ADC結構[1]，電路中包含了電 阻 陣 列 (Resistive Array) 、 比 較 器 (Comparator) 及編碼器(Encode)等；電阻陣列產生電壓位準， 接至比較器與輸入訊號做比較，輸出為數位的溫 度計碼(Thermometer Code)，再經新泡沫編碼器 與後置編碼器(Binary Code)，最後輸出即為輸入訊 號電壓相對應的數位碼。 此快閃式類比數位轉換器可應用於感測器量 測，光纖接收器、硬碟或光碟讀取頭，以及超寬頻 無線傳輸系統等之前端電路，具有不可取代的地 位。

2. 架構說明

四位元快閃式類比數位轉換器之整體架構， 如 圖 1所 示， 其 電路 中 包含 電 阻 陣列 (Resistive Array)、比較器陣列(Comparator Array)及溫度計碼 (Thermometer Code)、編碼器(Encode)等。

2.1 電路整體動作

由電阻陣列(Resistive Array)產 生參考電 位 後，輸入至比較器陣列(Comparator Array)與輸入訊 號電位(Vin)做比較，比較器陣列輸出值經由溫度計 碼 ( T h e r m o m e t e r C o d e ) 轉 換 進 行 新泡沫編碼，由新泡沫編碼轉換成二進制碼(Binary Code)[2]並輸出至緩衝級，最後得到數位輸出碼。 而比較器的多寡，取決於位元數，假使有n bit 則就需要2N1 的比較器。以上文為例，此論文設 計於四位元快閃式類比數位轉換器，則需要241， 所以需要十五顆比較器的電路。

圖 1 快閃式類比數位轉換器的整體架構內部電路

3. 設計流程

首先定出電路規格表，並決定電路的架構及 元件進行模擬。當是否達到預先設計規格，如否， 則回到第一層進行規劃電路。如是，則進行電路佈 局、DRC、LVS 驗證，再以 PEX 萃取寄生效應， 進行模擬，當是否達到預期規格，如否，則返回， 如是，則進行下線晶片及量測與改進，此設計流程 如圖 2 所示。 圖 2. 快閃式類比數位轉換器設計流程

4. 電路內部結構

4.1 比較器的動作原理：

比較器的主要功能是偵測輸入信號之間的差 異而做出正確的判斷。當輸入信號之間的差距很小 而且處在雜訊干擾嚴重的環境時，很可能常常會做 出誤判。因此需要遲滯的功能來保持輸出的穩定性 及正確性。 其原理是用圖 3 兩級式比較器電路來說明，電 路分成兩部分。第一部分是差動輸入電路，第二部 分是 current-sink 反向比較器電路所組成的。是除 了可以提高電路的增益，更可達到輸出端電壓更接 近提供電壓之優點。Va、Vb 是輸入比較電壓，Vbias 是自定電壓端[3]。 圖3 二級式比較器電路 圖4 二級式比較器之等效電路 表一為本論文新泡沫編碼與文獻[1]傳統式 編碼所使用MOS的顆數比較表。 表 1 本論文編碼與文獻[1]編碼之比較表 規格項目 本論文 [1] 謝傑宇 編碼總顆數 15 32 本論文提出四位元新泡沫編碼類比/數位轉換 器與其他文獻做比較。本研究將文獻[1]原本工作 電壓區間為1至2.2伏特的類比數位轉換器，降低至 0.5至1.3伏特，使消耗功率降低為2.2343mW，比較 結果如表二所示。

表 1 本論文與文獻[1]之比較表

5. 電路晶片圖

圖5為4-Bits Flash ADC 加上I/O PAD之完整晶 片圖。總面績為1.374mm×1.384mm。

圖5 4-Bits Flash ADC晶片圖

6. 結果

圖6為經過比較器後的輸出為一個類似溫度計 的溫度計碼，是由一組由連續0以及連續1所組成的 字串列，例如比較出來的結果一般看起來像是 「00..0111…1」的字串列。再將此編碼轉換成新泡 沫編碼形式，如下圖7所示，以便利後置編碼器使 用。 圖6 溫度計碼模擬圖 圖7 新泡沫編碼模擬圖 佈局模擬，輸入波型為每1.2us為一週期，工 作電壓由0.5伏特至1.3伏特的三角波，取樣時間為 0.8ns， 而 保 持 時 間 為 0.2ns。 本 論 文 整 個 轉 換 速度為1ns，檢視模擬輸出結果是否由階梯方式 從”0000”變化”1111”，再由”1111”變化”0000”，如 圖 8所 示 ， 可 以 發 現 輸 出 的 變 化 是 從 ”0000”變 化”1111”，再由”1111”變化”0000”。 圖8 4位元輸出模擬圖

7. 結論與未來展望

本研究是利用TSMC 0.35μm 2P4M 製程技術 成功的設計一個取樣率為1GHz，工作電壓由0.5伏 特至1.3伏特的三角波，取樣時間為0.8ns，而保持 時間為0.2ns，本論文整個轉換速度為1ns，消耗功 率為2.2343mW。 我們要努力的部分就是；如何把這些方法的影 響降到最低，並讓系統速度繼續提昇，並且盡可能 減少晶片面積。而我們未來將整個架構也會朝向更 低功率、更穩定、更快速以及提高目前位元的方向 改進。

參考文獻

[1] 謝傑宇、蔡志墝，四位元快閃式類比對數位轉 換器，國立雲林科技大學電子工程系，民93， 雲林。 [2] 莊堯仁，採用新式泡沫容忍編碼器之1GHz六位 元，碩士論文，國立成功大學電機工程系， 2005。 [3] 呂輝宗、蔡佩娟、謝明周，具有1GHz新結構取 樣器之六位元快閃是類比數位轉換器，2010系 統雛形與電路設計創新應用研討會論文集， P126-131，2010。 [4] 蔡佩娟，具有1GHz新結構取樣器之六位元快閃 是類比數位轉換器，碩士論文，建國科技大學， 2011。 [5] 謝明周，四位元快閃式類比數位轉換器，碩士 論文，建國科技大學，2011。