薄膜電晶體之製備方法及頂閘極式薄膜電晶體

(1)

【11】證書號數：I479547

【45】公告日：中華民國 104 (2015) 年 04 月 01 日

【51】Int. Cl.： H01L21/28 H01L29/78

(2006.01) (2006.01)

H01L21/336 (2006.01)

發明　　　　　全 5 頁　

【54】名　　稱：薄膜電晶體之製備方法及頂閘極式薄膜電晶體

METHOD OF FABRICATING THIN FILM TRANSISTOR AND TOP-GATE TYPE THIN FILM TRANSISTOR

【21】申請案號：100115551 【22】申請日：中華民國 100 (2011) 年 05 月 04 日

【11】公開編號：201246309 【43】公開日期：中華民國 101 (2012) 年 11 月 16 日

【72】發明人：高騏 (TW) GAU, CHIE；蕭鉉樺 (TW) SHIAU, SHIUAN HUA；鄭百勝 (TW) CHENG, BAI SHENG

【71】申請人：國立成功大學 NATIONAL CHENG KUNG UNIVERSITY

臺南市東區大學路 1 號

【74】代理人：吳冠賜；蘇建太

【56】參考文獻：

US 2006/0194058A1

ALI JAVEY，HYOUNGSUB KIM，MARKUS BRINK，QIAN WANG，ANT URAL，

JING GUO，PAUL MCINTYRE，PAUL MCEUEN，MARK LUNDSTROM and

HONGJIE SAI "High-k dielectrics for advanced carbon-nanotube transistor and logic gates" Nature，December 2002， Page 241 to 246

國立成功大學航空太空工程研究所博士論文單壁奈米碳管薄膜成長及利用積體電路相容製程製作 N 型場效電晶體之研究 Growth Of Single-Walled Carbon Nanotubes Thin Film And Its Patterning As An N-type Field- Effect Transistor Device Using Integrated Circuit Compatible Process 研究生:蕭鉉樺指導教授: 高騏中華民國九十七年七月

審查人員：趙芝婷

[57]申請專利範圍

1.　一種薄膜電晶體之製備方法，包括步驟：(A)提供一基板；(B)於該基板表面形成一源極電極、一汲極電極、以及一單壁奈米碳管層，該源極電極與該汲極電極係相隔一距離配置，且該單壁奈米碳管層係配置於該源極電極與該汲極電極之間；(C)於該單壁奈米碳管層之表面形成一閘極氧化層；(D)以氧氣或氮氣回火處理該閘極氧化層之表面；以及(E) 形成一閘極於該閘極氧化層之表面；其中，該步驟(D)中，以氧氣或氮氣回火處理該閘極氧化層之溫度係為 500℃至 600℃。

2.　如申請專利範圍第 1 項所述之薄膜電晶體之製備方法，其中，該閘極氧化層之材料係為氧化鉿(HfO_x )。

(2)

4.　如申請專利範圍第 1 項所述之薄膜電晶體之製備方法，其中，該步驟(D)中，以氧氣或氮氣回火處理該閘極氧化層之時間係為 30 分鐘至 1 小時。

5.　如申請專利範圍第 1 項所述之薄膜電晶體之製備方法，其中，該步驟(D)中，以氧氣或氮氣回火處理該閘極氧化層之氣體流速係為 100sccm 至 500sccm。

6.　如申請專利範圍第 1 項所述之薄膜電晶體之製備方法，其中，該步驟(B)中，該單壁奈米碳管層係經由以下步驟形成：(B1)將複數含金屬之奈米顆粒放入於一溶劑中以形成一催化劑；(B2)將該步驟(A)所提供之基板浸泡於該催化劑中；(B3)將該經浸泡後之基板拿出，並將該基板進行煅燒處理；以及(B4)加熱該經煅燒處理後之基板，並同時提供一醇類之成長氣源，使藉由該醇類之成長氣源於該基板之表面形成複數單壁奈米碳管，其中，該些複數單壁奈米碳管係互相連接形成網狀結構之該單壁奈米碳管層。

7.　如申請專利範圍第 6 項所述之薄膜電晶體之製備方法，該步驟(B4)中，該醇類之成長氣源係選自由：甲醇、乙醇、丙醇、異丙醇、正丁醇、異丁醇、正戊醇、及其混合所組成之群組。

8.　如申請專利範圍第 6 項所述之薄膜電晶體之製備方法，該步驟(B1)中，該複數含金屬之奈米顆粒之金屬係選自由：鈷、鉬、及其混合所組成之群組。

9.　如申請專利範圍第 1 項所述之薄膜電晶體之製備方法，其中，該步驟(B)中，該單壁奈米碳管層係作為一通道層。

10. 如申請專利範圍第 1 項所述之薄膜電晶體之製備方法，其中，該步驟(B)中，該單壁奈米碳管層之厚度係為 100nm 至 400nm。

11. 一種頂閘極(top-gate)式薄膜電晶體，包括：一基板；一源極電極與一汲極電極，係相隔一距離配置於該基板表面；一單壁奈米碳管層，係包括有互相連接形成一網狀結構之複數單壁奈米碳管，該單壁奈米碳管層係配置於該源極電極與該汲極電極之間，且係設置於該基板表面；一閘極氧化層，係配置於該單壁奈米碳管層之表面，並覆蓋部分該源極電極與部分該汲極電極；以及一閘極，係配置於該閘極氧化層之表面。

12. 如申請專利範圍第 11 項所述之頂閘極式薄膜電晶體，其中，該閘極氧化層之材料係選自由：氧化鉿(HfO_x )、氮氧化鉿(HfO_x N_y )、及其混合所組成之群組。

13. 如申請專利範圍第 11 項所述之頂閘極式薄膜電晶體，其中，該單壁奈米碳管層經由拉曼散射光譜(Raman Scattering Spectrum)分析後，所得到之 G/D 比值為 10 至 25。

14. 如申請專利範圍第 11 項所述之頂閘極式薄膜電晶體，其中，該單壁奈米碳管層係作為一通道層。

15. 如申請專利範圍第 11 項所述之頂閘極式薄膜電晶體，其中，該單壁奈米碳管層之厚度係為 100nm 至 400nm。

圖式簡單說明

圖 1A-圖 1D 係本發明實施例 1 之頂閘極式薄膜電晶體之製備流程圖。

圖 2 係本發明實施例 1-3 以及對照組 1 所製得之頂閘極式薄膜電晶體之元件測試結果。

圖 3 係本發明實施例 4-6 以及對照組 2 所製得之頂閘極式薄膜電晶體之元件測試結果。

圖 4 係未經回火處理之單壁奈米碳管薄膜電晶體之 I_ds -V_gs 特性圖。

圖 5 係未經回火處理之單壁奈米碳管薄膜電晶體之 N 型操作時之 I_ds -V_ds 特性圖。

(2)

- 7319 -

(3)

(4)

- 7321 -

(5)