模擬數據整理列表與總結

第三章整體電路實現與模擬結果

3.9 模擬數據整理列表與總結

從上面的討論中已經可以確定了所有本論文的模擬方法，因此便進行了完整的電路模擬，包括pre-sim、post-sim 以及 corner 變異。最後表 3.3 整理了本論文設計的SSCG 完整電路模擬結果，可以看到 pre-sim 跟 post-sim 的差異並不大，

且皆有符合一開始定的SATA-3.0 規格。至於 corner 的變異透過改變電壓的結果，

也可以從表 3.4 看到，只要給予 VCO 電路相對的電壓，則展頻功能一樣可以不受corner 的影響而達到規格要求。

表3.3 本論文設計的SSCG 電路模擬結果整理

Pre-sim Post-sim Specification Technology TSMC-0.18um

Supply voltage 1.8V

Frequency 5.97GHz~6GHz EMI reduction 23.1dB 22.49dB >7dB

PLL jitter (pk-pk) 4.97ps 6.16ps N/A Random jitter

@250 cycle(pk-pk) 8.38ps 9.22ps <12ps(rms) Power dissipation 56.35mW 60.43mW N/A

Chip area 500um×300um (core)/933um×933um (total)

表3.4 SSCG 不同 corner 的模擬結果比較

Corner tt ss ff VCO supply 1.8V 2.2V 1.6V

EMI reduction 22.49 dB 22.40 dB 21.07 dB PLL jitter (pk-pk) 6.16ps 8.41ps 6.03ps

Random jitter

@250 cycle(pk-pk) 9.22ps 7.67ps 7.73ps Power dissipation 60.43mW 77.65mW 45.92mW

從進入本章至此，本論文已經在模擬上完成了所設計 SSCG 的 layout 以及所有post-sim 結果，每一項都能符合當初訂立的 SATA-3.0 規格，因此第四章將會開始進入晶片實作後的各種量測以及結果分析。

第四章

晶片量測結果與分析

本章將進入到晶片的量測結果，由於 PCB 版設計對高頻量測是相當重要的關鍵，因此在 4.1 節本論文會針對量測環境的設置以及對 PCB 版做設計上的考量。4.2 節會先在排除最多外界雜訊的情況下，以理想電源電池作晶片的 PLL 鎖定以及SSCG 展頻等基本功能的驗證，確保 PCB 設計是否無誤。4.3 節會換成電源供應器再做一次驗證，觀測電源的不同所帶來的影響。4.4 節以及 4.5 節則會對應到之前第三章設計輸出 Buffer 討論時所提到的使用 Bias-Tee 元件以及探針量測。4.6 節則是整合了 4.2 節~4.5 節所有在常溫狀態下的量測結果做整理列表。

4.7 節會進入到設計 Ring-VCO 時所提的 PVT 分析，也就是會將晶片做溫度的改變觀察需要調整的電源電壓變化，以及針對量測結果跟一開始設計的目標作討論。4.8 節會對量測時所觀測到的特殊現象做討論，最後 4.9 節會為本章做總結。

4.1 量測平台設置以及 PCB 版設計分析

量測平台的建立可用圖 4.1 做說明。本晶片是採取 TSMC-0.18um 的製程，

因此設計時就讓所有電路的輸入電源為 1.8V，而電壓供應器(Keithley 2400 or Battery)提供所需的電源。再來利用石英振盪器(ASD3_25MHz_ECT) 產生 25MHz 的ref flock。而輸出的時脈部分有分成兩種，一是驗證 PLL 鎖定功能的 fb clock，

二是VCO 的 output-clock。這部份則要有時域跟頻域的分析，時域量測以示波器 (Tektronix_DPO 70804)來觀察時脈波形以及 jitter。頻域部份是透過頻譜分析儀 (Agilent_E4407B) 來觀察能量強度跟展頻後的 EMI reduction。

圖4.1 晶片量測示意圖

當然上面的分析是建立在以 PCB 版量測的思維上，而在 3.8 節呈現電路完整layout 圖時，也提到本晶片有針對下探針的量測可能進行設計，因此若是有需要，也能夠使用圖4.2 的方式進行探針量測。在設計上特意將電源線擺放左右兩邊，而所有的偏壓以及輸入信號都在下方，讓上方的VCO 輸出時脈經由探針直接傳送到儀器，可以避開 PCB 之類的外部負載。相關的儀器設備將可經由國家晶片系統設計中心(National Chip Implementation Center, CIC)商借提供。

Support by CIC (http://www.cic.org.tw)

20GHz RFIC Parameter Measurement System 1. 4-Port Network Analyzer (Agilent-5230A) 2. Noise Figure Analyzer (Agilent-N8975A) 3. Signal Generator (Agilent-E8247C)

4. Synthesized Signal Generator (Wiltron-68347B) 5. Spectrum Analyzer (Agilent E4407B)

G S G S G

Power line Power line

Signal .

. . . . .

. . . . . .

. . . . . .

Bonding wire Bonding wire

Probe

圖4.2 探針量測示意圖

在確定了上面的量測平台設置後，便可以開始進入 PCB 的設計。圖 4.3 是本論文用來量測SSCG 的 PCB 版，它是使用 FR4 的四層板，版厚為 8mm。同時也針對了高頻傳輸相當重視的阻抗匹配作了設計，在VCO 輸出時脈的路徑上作了線寬上的調整(19mil，此數值由廠商提供)，令其輸出負載盡量接近 50 歐姆。

chip crystal

圖4.3 本論文設計用來量測SSCG 的 PCB 電路版

從板上可以看到已將各元件的電源線獨立分開放置在兩旁。Output+ - clock 則是VCO 的 6GHz 時脈差動輸出，可以看到輸出路徑在 PCB 板上並沒有對稱排列，這是本論文量測上的特殊考量。因為雖然設計的VCO 能夠提供差動輸出對，

但是因為SMA 接頭有一定的佔用空間，若是要求輸出路徑兩端以對稱排列的形式，則不可避免會遇到路徑無法都走直線，一定會有轉折的情況發生，而高頻信號在路徑轉折處會有很大的衰減，考慮到本論文需要量測的 PLL 以及展頻功能只需要一端信號正常便可進行驗證，因此選擇讓Output-這端在 PCB 版上可以直線傳輸，確保有最好的傳輸品質。在中間擺放晶片處也有對下針bonding wire 的需求，以廠商提供的規格將間距放大讓探針能順利放入。分析至此，本論文所設計的PCB 版大致如上所述，因為當時在設計輸出端時已經有針對下針，Bias-Tee

元件等不同的外部負載做考慮，同時也將產生ref clock 的 crystal 做在版子上，

可說只需要提供電源再打開 crystal 便可以開始量測。以下將進入正式的晶片量測，圖4.4 為最後設計完成的 SSCG 實做晶片 Die photo，而圖 4.5 則為量測實境。

圖4.4 本論文的SSCG 晶片 die photo (Chip area : 933um×933um)

圖4.5 量測實境

4.2 以電池做初步的 PLL 鎖定跟 SSCG 展頻測試

由於此節是初次進行驗證，所以會盡量降低各種元件的使用以及雜訊的干擾。因此先在 PCB 版上以理想的電源，也就是電池當作供應器，同時也先不使用Bias-Tee 元件。

4.2.1 PLL 鎖定驗證(電池)

圖 4.6 顯示的是走直線端出來的 VCO output 負端信號，可以看到這確實是一個6GHz 的時脈信號，其振幅約為 0.25V，rms jitte 約為 2.211ps，而圖 4.7 則為fb clock 端所觀測到的信號，為 6GHz 時脈經過除頻後要送回跟 ref clock 比對的25MHz fb clock，至此可以確定 PLL 鎖定功能正確，此時電源為 1.8V，功率消耗為65.556mW(不含輸出 Buffer)。

圖4.6 PLL 產生的 VCO output- clock 量測

圖4.7 PLL 產生的 fb clock 端量測

在確定了 PLL 鎖定功能正常後，圖 4.8 便將產生的 6GHz 時脈轉換到頻域上觀測，此時儀器設置條件為8192 點的傅立葉轉換以及 RBW 為 100K，中心能量為-11.63dBm。接著便是啟動展頻功能來驗證 EMI reduction。

15:38:40 Sep 28, 2010

Meas Tools

Next Peak

Next Pk Right

Next Pk Left

Min Search

Pk-Pk Search

More 1 of 2 Peak Search Ref 0 dBm Atten 10 dB

Mkr1 5.999982 GHz -11.63 dBm Peak

Log 10 dB/

W1 S2 S3 FS AA

Start 5.95 GHz

#Res BW 100 kHz VBW 100 kHz

Stop 6.05 GHz Sweep 81.91 ms (8192 pts)

Marker

5.999981687 GHz -11.63 dBm

圖4.8 8192 點+RBW=100K 的 PLL_6GHz 時脈頻譜圖

4.2.2 SSCG 展頻驗證(電池)

當展頻電路啟動時，確實如圖 4.9 所示將中心能量平均分散在 5.97GHz~6GHz 的調變範圍，此時峰值能量軸為-25.65dBm，便可知道在這樣測試條件下，對比可由圖4.10 得知 EMI reduction 為 14.02dB(25.65dBm-11.63dBm)。

到此也確立了SSCG 展頻功能也是正確的，再來就是更進一步各種效能的驗證。

15:50:03 Sep 28, 2010

Meas Tools

Next Peak

Next Pk Right

Next Pk Left

Min Search

Pk-Pk Search

More 1 of 2 Peak Search Ref 0 dBm Atten 10 dB

Mkr1 5.998175 GHz -25.65 dBm

Start 5.95 GHz

#Res BW 100 kHz VBW 100 kHz

Stop 6.05 GHz Sweep 81.91 ms (8192 pts)

Marker

5.998174826 GHz -25.65 dBm

圖4.9 8192 點+RBW=100K 的 SSCG_5.97GHz~6GHz 時脈頻譜圖

15:46:28 Sep 28, 2010

Meas Tools

Next Peak

Next Pk Right

Next Pk Left

Min Search

Pk-Pk Search

More 1 of 2 Peak Search Ref 0 dBm Atten 10 dB

Mkr1 5.998175 GHz -25.65 dBm

Start 5.95 GHz

#Res BW 100 kHz VBW 100 kHz

Stop 6.05 GHz Sweep 81.91 ms (8192 pts)

Marker

5.998174826 GHz -25.65 dBm

圖4.10 8192 點+RBW=100K 的 EMI reduction 量測結果

4.2.3 進階效能驗證 (電池)

將測試條件改為 8192 點+RBW=10K，從圖 4.11 以及圖 4.112 的比較下可得知EMI reduction 為 24.22dB。結果跟 RBW=100K 有著約 10dB 的差異是因為 RBW 的不同會影響儀器選擇積分範圍的大小，而這兩者的積分範圍差了10 倍，表示積分後的能量也會差10 倍，故讓整體的 noise floor 下降了約 10dB。

16:05:58 Sep 28, 2010

Meas Tools

Next Peak

Next Pk Right

Next Pk Left

Min Search

Pk-Pk Search

More 1 of 2 Peak Search Ref 0 dBm Atten 10 dB

Mkr1 5.999982 GHz -12.65 dBm

Start 5.95 GHz

#Res BW 10 kHz VBW 10 kHz

Stop 6.05 GHz Sweep 1.288 s (8192 pts)

Marker

5.999981687 GHz -12.65 dBm

圖4.11 8192 點+RBW=10K 的 PLL_6GHz 時脈頻譜圖

16:10:00 Sep 28, 2010

Meas Tools

Next Peak

Next Pk Right

Next Pk Left

Min Search

Pk-Pk Search

More 1 of 2 Peak Search Ref 0 dBm Atten 10 dB

Mkr1 5.986992 GHz -36.87 dBm

Start 5.95 GHz

#Res BW 10 kHz VBW 10 kHz

Stop 6.05 GHz Sweep 1.288 s (8192 pts)

Marker

5.986991820 GHz -36.87 dBm

圖4.12 8192 點+RBW=10K 的 EMI reduction 量測結果

在距離中心頻率 1MHz 偏離的 phase noise 測試中，圖 4.13 是在 Agilent E4407B 儀器上做的測試，在 8192 點+RBW=1K 的情況下看中心頻率根據離它偏離1MHz 的能量差異，再減去 RBW=1K 的-30dB 能量誤差，結果為-74.41dBc/Hz。

Ref 0 dBm Atten 10 dB

Mkr2 6.000982419 GHz -57.61 dBm Peak

Log 10 dB/

Start 5.999 GHz

#Res BW 1 kHz VBW 1 kHz

Stop 6.001 GHz Sweep 2.577 s (8192 pts)

Marker

6.000982419 GHz -57.61 dBm

Marker Trace Type X Axis Amplitude

1 (1) Freq 5.999982541 GHz -13.2 dBm

2 (1) Freq 6.000982419 GHz -57.61 dBm

圖4.13 Agilent E4407B 的 phase noise 量測

而在 jitter 測試中，圖 4.14 為 PLL 產生的 6GHz 時脈 peak to peak jitter，在累積約 3 萬個週期後，可以發現 jitter 約為 15.938ps。另外一項測試就是當展頻功能產生後，會因為調變的關係造成多少jitter 的增加，所以圖 4.15 是展頻時一樣也做了約 3 萬個週期的累積，這中間可以發現因為中心頻率是平均在 5.97GHz~6GHz，所以其頻率平均結果約在 5.985GHz，這表示展頻功能是正常運作，同時peak to peak jitter 約為 19.954ps，兩相比較下，可以說當展頻調變時所帶來的jitter 增加約為 4ps 左右。而展頻期間內任意取 250 個週期時脈累積的 peak to peak jitter 為 10.924ps，符合了規格的 Random jitter(rms)@250 cycles : <12ps。

圖4.14 PLL 6GHz 時脈 peak to peak jitter 量測

圖4.15 展頻功能啟動後的 peak to peak jitter 量測

4.2.4 使用電池的量測總結

4.2節的量測至此可以確定了在理想電源電池的情況下，本論文設計的SSCG 晶片是可以運作的。儀器的傅立葉轉換點數分析最少可做401點最多可做8192 點，而在Resolution Band Width(RBW)上選擇了目前在IEEE 各種相關論文最廣為使用的100K以及10K作測試。在隨意挑選兩顆晶片量測後結果如表4.1，跟一開始訂立的SATA-3.0規格對照，晶片確實能夠符合所有規格要求。

表4.1 使用電池的量測結果 jitter rms

PLL jitter pp

SSCG jitter pp

Random 250cycles jitter(pp)

Power 將會用電源供應器(Keithley)取代電池，測試不同電源所帶來的影響。

4.3 電源供應器與電池差異測試

在此處的量測是為了要比較使用不同的電源供應器是否會有影響，因此在外部條件設定上可說跟4.2 小節是一樣的條件，只差在提供電源的儀器不同。

圖 4.16 的(a)為使用電源供應器的頻譜，而(b)則為使用電池的頻譜。可以很明顯看出雖然兩者都可以讓 PLL 鎖在 6GHz 且信號能量強度一致，但明顯使用了電池當電源的頻譜有較好的雜訊表現。

Ref 0 dBm Atten 10 dB

Mkr1 5.999982 GHz -11.32 dBm

Start 5.95 GHz

#Res BW 100 kHz VBW 100 kHz

Stop 6.05 GHz Sweep 81.91 ms (8192 pts)

Marker

5.999981687 GHz -11.32 dBm

Ref 0 dBm Atten 10 dB

Mkr1 5.999982 GHz -11.63 dBm

Start 5.95 GHz

#Res BW 100 kHz VBW 100 kHz

Stop 6.05 GHz Sweep 81.91 ms (8192 pts)

Marker

5.999981687 GHz -11.63 dBm +RBW=100K 的量測條件下，結果都是相當接近在 13~14dB。

Ref 0 dBm Atten 10 dB

Mkr1 5.998834 GHz -25.53 dBm

Start 5.95 GHz

#Res BW 100 kHz VBW 100 kHz

Stop 6.05 GHz Sweep 81.91 ms (8192 pts)

Marker

5.998834086 GHz -25.53 dBm

Ref 0 dBm Atten 10 dB

Mkr1 5.998175 GHz -25.65 dBm

Start 5.95 GHz

#Res BW 100 kHz VBW 100 kHz

Stop 6.05 GHz Sweep 81.91 ms (8192 pts)

Marker

5.998174826 GHz -25.65 dBm

(a) Keithley (b) Battery

圖4.17 使用電源供應器以及電池對 SSCG 功能量測的影響

表 4.2 整理了在同一顆晶片(no.3)用 Keithley 所做的所有量測結果跟使用電 jitter rms

PLL jitter pp

SSCG jitter pp

Random 250cycles jitter(pp)

Power

Battery

14.02

Keithley 14.21 dB

但是雜訊干擾的部份也比較嚴重，這可能是兩個部份所造成的現象，第一是使用 Bias-Tee 讓信號多經過一個元件，傳輸路徑變長對高頻時脈而言雜訊干擾的影響

在文檔中一個應用在SATA-3.0且使用環型振盪器的6GHz全積體化展頻時脈產生器 (頁 77-0)

第三章 整體電路實現與模擬結果

3.9 模擬數據整理列表與總結

第四章

晶片量測結果與分析

4.1 量測平台設置以及 PCB 版設計分析

Support by CIC (http://www.cic.org.tw)

20GHz RFIC Parameter Measurement System 1. 4-Port Network Analyzer (Agilent-5230A) 2. Noise Figure Analyzer (Agilent-N8975A) 3. Signal Generator (Agilent-E8247C)

4. Synthesized Signal Generator (Wiltron-68347B) 5. Spectrum Analyzer (Agilent E4407B)

chip crystal

4.2 以電池做初步的 PLL 鎖定跟 SSCG 展頻測試

4.2.1 PLL 鎖定驗證(電池)

Marker

5.999981687 GHz -11.63 dBm

4.2.2 SSCG 展頻驗證(電池)

Marker

5.998174826 GHz -25.65 dBm

Marker

5.998174826 GHz -25.65 dBm

4.2.3 進階效能驗證 (電池)

Marker

5.999981687 GHz -12.65 dBm

Marker

5.986991820 GHz -36.87 dBm

Ref 0 dBm Atten 10 dB

Mkr2 6.000982419 GHz -57.61 dBm Peak

Log 10 dB/

Start 5.999 GHz

#Res BW 1 kHz VBW 1 kHz

Stop 6.001 GHz Sweep 2.577 s (8192 pts)

Marker

6.000982419 GHz -57.61 dBm

4.2.4 使用電池的量測總結

4.3 電源供應器與電池差異測試

第三章整體電路實現與模擬結果