細微間距球柵陣列錫球之快速疲勞壽命分析
113
0
0
全文
(2) 細微間距球柵陣列錫球之快速疲勞壽命分析 指導教授：俞肇球 博士 國立高雄大學土木與環境工程系. 學生：駱宏明 國立高雄大學土木與環境工程系碩士班. 摘要 類似於通常在地震之結構設計的過程中所應用的一種反應譜分析，此種快速之分 析方法用來執行對於承受振動下之細微間距球柵陣列的錫球，其疲勞壽命的評估；在 期間，建立了三個數值模型以用來逐步分析計算錫球內部的應變與應力場。這個數值 模型和其材料性質透過了彎曲的試驗及修改之 JEDEC 的振動試驗來做驗證。為了考 慮未來可能應用於分析材料非線性與系統阻尼的影響，本文採用顯性暫態分析。數值 分析上，目前暫以兩個不同階段的模型來執行，分別是(1) 整體主系統 與(2) 錫球子 系統，模擬的結果與實驗的結果比對，是相當一致的。 本研究主要針對 TFBGA 封裝體以有限元素分析理論與實驗的相互配合，探討封 裝體錫球於共振頻率下之振動疲勞壽命；數值模擬方面，採用有限元素分析，對 TFBGA 封裝體在實際振動測試條件下，進行振動模擬分析，進而計算錫球內部之應 力與應變。在數值分析中，可以觀察到，封裝體與測試電路板之整體主系統的分析結 果相當受楊氏係數及阻尼係數之影響。而實驗部分，對測試片施加正弦函數之負載， 進行由低頻到高頻的掃頻振動測試，以得知其第一共振頻率。疲勞測試則採用固定頻 率、固定輸入振幅，連續振動直到封裝體因錫球產生疲勞破壞而失效，以此取得封裝 體錫球之振動疲勞壽命。透過高倍光學顯微鏡及掃描式電子顯微鏡 SEM 觀察錫球細 部疲勞破壞裂縫，結果發現錫球之疲勞破壞位置在靠近晶片封裝體的接合介面附近， 與相關文獻中所述之破壞位置吻合。本研究對於電子元件封裝體錫球之疲勞破壞分 析，提供快速 JEDEC 規範修訂的數值分析方法，將可成為一種快速疲勞評估的工具。 關鍵字：時域分析、細微間距球柵陣列、錫球、疲勞實驗. I.
(3) Fast Fatigue Life Analysis on TFBGA Solder Balls Advisor: Dr. Chau-Cho Yu Department of Civil and Environmental Engineering National University of Kaohsiung. Graduate Student: Hungming Luo Department of Civil and Environmental Engineering National University of Kaohsiung. ABSTRACT. Similar to a response spectrum analysis commonly employed in seismic resisting structural design, a fast analysis method is presented to evaluate the fatigue life of the TFBGA solder balls subject to a vibration load. Three numerical models are suggested to calculate the internal strain and stress fields of the solder ball. These numerical models as well as basic material property are verified through bending tests and a modified JEDEC vibration test. In order to consider the influence of material non-linearity in the future, an explicit transient analysis is applied. As a preliminary study, numerical analyses are carried on with the models at two different stages: (1) main system and (2) sub-system. In this study, the standard JEDEC test boards with 15 TFBGA packages are analyzed. Two types of vibration loads are investigated: (1) Speeded JEDEC frequency sweep and (2) Constant resonant frequency vibration. Both lab test and numerical simulation are carried out and responses are compared between two results. Fair agreement is obtained. Through SEM observations, local solder ball damages found in tests also matches in locations from other research documents. Further potential applications for effective and fast fatigue life analyses over solder ball related appliances in the future are suggested.. Keywords: Transient Analysis, TFBGA, Solder Ball, Fatigue. II.
(4) 誌. 謝. 感謝指導教授俞肇球老師這二年來於課業上與研究上的指導，老師 以愛的教育代替責罰、以寬容和藹的教育代替嚴厲，以及嚴謹的治學態 度與努力不懈的研究精神，教導學生於學習期間逐步完成論文內容，使 學生受益良多。同時，在整段艱辛的過程中，也由於葉齡微師母時時關 心問切，讓學生倍感溫馨。感激系上各位老師專業知識的教導與啟發。 感謝賴逸少博士與蔡宗岳學長的指導，使得研究過程更加順利，心 中甚是感激。也感謝日月光楊秉豐學長、陳燦賢學長對於實驗上的協助 與資料的提供。試驗室的學長姐們：雀君、效銓、靜君、俊弘、建銘、 英志、小碧、阿達、金利、秀美、靜宜與小玉，感謝你們在實驗方面的 支持與幫忙。研究室的同學們：政佑、建琦、英智、耀增、政宇、佳民、 証耀、佳靜、琬鈴、君傑、京澤、琨焯等，於生活上及學業上的相互扶 持及學弟們的幫忙、表弟志傑的支持與胡琳的鼓勵、在此特別表示感激。 最後，謹將本碩士論文獻給父母、恩師與百忙中抽空來為我口試的 委員：賴逸少博士與鄭錦銅教授。再次感謝日月光公司提供儀器設備、 試驗材料與研究上的所有相關資料，使得本論文得以順利完成。. 駱宏明. 於高雄大學工學院 501-1 室 中華民國 97 年 7 月. III.
(5) 目錄 中文摘要…………………………………………………………………..I 英文摘要………………………………………………………………….II 誌謝………………………………………………………………………III 目錄………………………………………………………………………IV 圖目錄…………………………………………………………………...VII 表目錄…………………………………………………………………...XII 第1章. 緒論……………………………………………………………...1. 1.1 前言……………………………………………………………......1 1.2 研究動機與目的………………………………………………......3 1.3 文獻回顧……………………………………………………… ….4 1.4 研究方法………………………………………………………......8 第2章. 封裝技術與分析原理…………………………………………..11. 2.1 積體電路(IC)封裝………………………………………………..11 2.2 球柵陣列(BGA)封裝……………………………………………..12 2.3 封裝型式與種類………………………………………………….13 2.4 結構振動的分析方法…………………………………………….14 2.5 有限元素法原理………………………………………………….15. IV.
(6) 第 3 章 數值分析………………………………………………………...19 3.1 數值分析工具簡介………………………………………………..19 3.1.1 前處理…………………………………………………………...20 3.1.2 主程式…………………………………………………………...21 3.1.3 後處理…………………………………………………………...21 3.2 有限元素模型的建立……………………………………………..21 3.2.1 模型建立………………………………………………………...25 3.2.2 材料性質………………………………………………………...26 3.3 負載與邊界條件…………………………………………………..36 3.4 快速掃頻模擬分析………………………………………………..41 第4章. 實驗…………………………………………………………… ..46. 4.1 結構振動特性……………………………………………………..46 4.1.1 共振頻率………………………………………………………...46 4.1.2 阻尼……………………………………………………………...46 4.2 振動實驗裝置……………………………………………………..47 4.3 實驗依據、材料與設備…………………………………………..51 4.3.1 JEDEC 標準振動規範…………………………………………..52 4.3.2 實驗試片………………………………………………………...54 4.4 掃頻疲勞振動試驗………………………………………………..63. V.
(7) 4.4.1 實驗程序………………………………………………………...63 4.4.2 振動機掃頻速率測試…………………………………………...65 4.5 定頻振動疲勞實驗………………………………………………..68 4.5.1 實驗架構程序與測試…………………………………………...69 4.5.2 疲勞試驗與破壞損傷……………………………………….......73 4.5.3 失效結果與分析………………………………………...............78 4.6 結果與討論……………………………………………………......90 第5章. 結論…………………………………………………………… ..94. 5.1 結語………………………………………………………………..94 5.2 未來研究方向……………………………………………………..95 參考文獻 ……………………………………………………………….....96. VI.
(8) 圖目錄 圖 1-1 整體研究架構................................................................................10 圖 3-1 JEDEC 規範標準測試板...............................................................22 圖 3-2 測試片相同尺寸數值模型板........................................................24 圖 3-3 空板之勁度測試裝置....................................................................28 圖 3-4 無封裝體之測試用印刷電路板....................................................28 圖 3-5 對稱之剛性支座............................................................................29 圖 3-6 位移量測計....................................................................................29 圖 3-7 磁力性機械手臂............................................................................30 圖 3-8 測量水準器....................................................................................30 圖 3-9 加重負載器....................................................................................31 圖 3-10 電路板勁度試驗之數值模擬........................................................32 圖 3-11 晶片封裝體示意圖........................................................................33 圖 3-12 固體元素與殼元素間的轉換........................................................34 圖 3-13 數值上固體元素封裝體之勁度測試............................................35 圖 3-14 等效之殼元素封裝體....................................................................35 圖 3-15 振動條件之加速度-頻率...............................................................37 圖 3-16 振動條件之振幅-頻率...................................................................38. VII.
(9) 圖 3-17 振動台實驗配置示意圖................................................................41 圖 3-18 掃頻 16.5 秒的時間與頻率關係曲線...........................................42 圖 3-19 振動負載輸入之位移-時間歷時..................................................42 圖 3-20 加速度反應譜(模擬上).................................................................43 圖 4-1 振動實驗設備................................................................................47 圖 4-2 試驗測試片....................................................................................48 圖 4-3 固定測試片輔助平台與扭力板手................................................48 圖 4-4 電磁式振動試驗機........................................................................49 圖 4-5 微型加速規....................................................................................49 圖 4-6 螺栓與蜜蠟....................................................................................50 圖 4-7 Dactron 振動控制器主機..............................................................50 圖 4-8 Dactron 控制軟體..........................................................................51 圖 4-9 JEDEC 規範標準振動試驗封裝體測試板尺寸示意圖...............53 圖 4-10 JEDEC 振動條件(a)頻率與加速度(b)頻率與振幅....................54 圖 4-11 試驗用測試板幾何尺寸為 132 mm * 77 mm * 1 mm…………..54 圖 4-12 TFBGA 296L 晶片封裝體……………………………………..55 圖 4-13 錫銀銅合金 Sn 96.5/Ag 3.0/Cu 0.5 之無鉛錫膏……………….56 圖 4-14 精密之定位鋼板…………………………………………………57 圖 4-15 半自動錫膏印刷機………………………………………………57. VIII.
(10) 圖 4-16 光學定位儀器……………………………………………………58 圖 4-17 熱風式回焊爐……………………………………………………58 圖 4-18 未上錫膏之測試板………………………………………………60 圖 4-19 均勻塗抹錫膏於定位鋼板上……………………………………61 圖 4-20 檢視錫膏是否有與測試板上之焊墊對準………………………61 圖 4-21 晶片封裝體鑲於測試板上之定位動作…………………………61 圖 4-22 多段式溫差之回焊作業…………………………………………62 圖 4-23 回焊溫度曲線……………………………………………………62 圖 4-24 實驗試片內部電阻值之檢測……………………………………63 圖 4-25 振動掃頻速率測試實驗之設置…………………………………65 圖 4-26 20 G 掃描速率 1 decade/minute 頻譜響應分析歷程…………66 圖 4-27 20 G 掃描速率 7.5 decade/minute 頻譜響應分析歷程……….66 圖 4-28 20 G 掃描速率 26 decade/minute 頻譜響應分析歷程………..67 圖 4-29 不同速率下掃頻的頻譜響應……………………………………68 圖 4-30 連接電線測試板之疲勞實驗……………………………………69 圖 4-31 偵測控制台………………………………………………………70 圖 4-32 無接線測試板疲勞試驗之加速度值……………………………71 圖 4-33 有接線測試板疲勞試驗之加速度值(電線未固定)…………….72 圖 4-34 有接線測試板疲勞試驗之加速度值(電線黏於振動台)……….73. IX.
(11) 圖 4-35 20 G 定頻振動下 0.5 小時各封裝體失效時間與位置………..74 圖 4-36 3 G 定頻振動下 1 小時各封裝體失效時間與位置…………..74 圖 4-37 1 G 定頻振動下 70 小時各封裝體失效時間與位置………….75 圖 4-38 20 G 定頻振動下 0.5 小時各封裝體失效區域分佈………......75 圖 4-39 3 G 定頻振動下 1 小時各封裝體失效區域分佈……………...76 圖 4-40 1 G 定頻振動下 70 小時各封裝體失效區域分佈…………….76 圖 4-41 菊鏈………………………………………………………………78 圖 4-42 U1 封裝體紅染料觀察…………………………………………79 圖 4-43 U3 封裝體紅染料觀察…………………………………………79 圖 4-44 U4 封裝體紅染料觀察…………………………………………80 圖 4-45 U3 封裝體錫球破壞位置分佈…………………………………80 圖 4-46 U3 封裝體錫球破壞平面圖……………………………………81 圖 4-47 U3 封裝體錫球疲勞破壞斷裂位置示意圖……………………82 圖 4-48 U4 封裝體錫球破壞位置分佈…………………………………82 圖 4-49 U4 封裝體錫球破壞平面圖……………………………………83 圖 4-50 U4 封裝體錫球疲勞破壞斷裂位置示意圖……………………83 圖 4-51 U14 封裝體垂直斷面觀察……………………………………..84 圖 4-52 不同強度振動下 U14 封裝體角落 W1 錫球破壞情形………...85 圖 4-53 強度 20G 振動下 U14 封裝體錫球破壞斷裂位置分佈圖……..86. X.
(12) 圖 4-54 強度 3G 振動下 U14 封裝體錫球破壞斷裂位置分佈圖………87 圖 4-55 強度 1G 振動下 U14 封裝體錫球破壞斷裂位置分佈圖………88 圖 4-56 強度 1G 下之 U14 封裝體 H8 錫球破壞斷裂剖面圖………….89 圖 4-57 強度 1G 下之 U14 封裝體 J8 錫球破壞斷裂剖面圖…………...89. XI.
(13) 表目錄 表 3-1 正反面測試電路板勁度試驗之位移平均值……………………32 表 3-2 電路板勁度實驗與數值模擬之位移值比較表…………………33 表 3-3 晶片封裝體各層之厚度…………………………………………34 表 3-4 修正主系統元件之材料性質……………………………………36 表 4-1 JEDEC 標準正弦振動試驗條…………………………………...53 表 4-2 測試板之複合層板詳細材料成份………………………………55 表 4-3 振動試驗裝置之架構內容………………………………………64 表 4-4 不同速率下掃頻的鋒値位置與大小……………………………68 表 4-5 中間封裝體在不同強度下的失效時間與週期數………………77 表 4-6 U14 封裝體在不同強度下的失效時間與週期數………………77. XII.
(14) 第1章. 1.1. 緒論. 前言 在二十世紀裡，半導體封裝技術的快速進展與產品的應用主要以. 輕、薄、短、小、功能佳為主要，以至於快速地成就一連串的技術改進 與突破；但是，在 21 世紀的現在，所期望的是更穩定、功能更好、價錢 更低廉、外表更美觀、更輕薄短小地易於攜帶等特性，而導致封裝技術 的再變革與封裝產品穩定性的更加應用發展；以色列科學家已把聖經的 希伯來語版本，裝進一個零點五平方公厘的晶片中。近幾年來，因為改 用無鉛銲料的問題，美國工業組織 NEMI 已達成共識，將以錫銀銅系列 銲料來取代錫鉛銲料的應用，日本焊接協會則加緊探討無鉛銲錫的標準 和評測方法，希望能制定 JIS 的標準規格，歐盟更提議在 2008 年起全面 禁用含鉛銲料(詹,2000)，希望能夠達成無鉛電子工業的目標。 封裝技術由 1970 年代起以針插孔(Pin-Through-Hole, PTH)方式為主 的雙邊引腳(Dual In Line Package, DIP)演變到表面黏著技術(Surface Mount Technology, SMT)而提升其功能；由單晶片演變到三度空間的堆疊 模組(Stack-Chip Scale Package, CSP)及多晶片封裝(Multi Chip Package, MCP)及系統封裝(System on Package, SOP)，以更進一步地縮小化及高性 能化；由周邊引腳(Quad Flat Package, QFP)演進到面陣列引腳(Ball Grid Array, BGA)以增加其腳數；晶片和基板的接合，也由打線接合演變到目 前的覆晶接合 (邱, 2005)。. 1.
(15) 球柵陣列的應用技術已是相當普遍，在電子系統應用的範圍內，對 於所有封裝等級的相互聯繫中錫料一直擔當主要連接的材料，除了提供 彼此相互連接材料之外，對於元件與板，錫料也作為表面的塗層。先前， 因為錫鉛合金具有低成本，良好的可焊性和良好的機械性，因此應用在 電子產業已有很長的一段時間。無鉛的材料一般包括在傳統前導框型式 採用錫銅和錫鉍，而在矽基板型式是使用錫銀和錫銀銅(Gilleo, 2002)； 然而，由於人類健康與環境保護的考量，無鉛已是必然，沒有含鉛的錫 料之機械性質優劣對於產品可靠度是相當重要的。 電子封裝在頻率範圍和加速度級數上承受許多不同的振動形式，這 些全部電子在其壽命中的一些時間會承受一些類型的振動或許是安全 的，若非由於一機器或移動車輛的主因，也由於運送的過程，在這種運 輸 和 搬 移 的 過 程 中 遭 遇 振 動 會 造 成 許 多 不 同 的 破 壞 型 式 (Steinberg, 1999)。然而封裝元件在製程、運輸及操作等過程，可能對電子元件造成 衝擊及振動負載影響，或是在長期的使用下；衝擊負載往往造成封裝元 件產生脫離而振動負載則造成元件發生疲勞破壞，進而影響封裝之可靠 度，因此衝擊及振動負載的影響是不可忽略的，此外，封裝元件承受振 動負載之受損程度與電路板的彎曲幅度有關係，其彎曲幅度過大，將造 成錫點可能產生應力集中現象(陳, 2003)，進而造成材料間的脫離，而 降低封裝元件壽命且影響其可靠度。 電子產品除了在封裝製造過程中受熱效應影響其性能外，大多數電 子系統則處於振動和機械疲勞的環境，振動發生在運輸期間，而疲勞透 過對於攜帶式電子在重複使用下發生。當系統受到任何環境外力而導致. 2.
(16) 錫點失效，產品品質的穩定性便會受到極大的影響，換言之在任何大小 的電子系統中，連接材料所扮演的角色就相對的更加重要，也因此，錫 點的可靠度探討是目前最重要的議題之一。. 1.2. 研究動機與目的 分析整個電子元件結構，發現當振動產生時，所受應力應變最大的. 區域為電子元件的錫點連接部份，而破壞也最易從這個區域發生(莊, 2001)。當含有錫點的電子元件被裝配在動態機械，由於機械的運作會使 得這些元件處於振動狀態而產生提早破壞失效的情形(McGuire, 1995)。 由於封裝體在製作期間的整個過程，大多數最初的缺陷是來自因熱膨脹 的差異，也因此熱效應對於可靠度上一直以來扮演著重要的主題，然而 另一方面，封裝體在應用上通常承受著不同振幅大小及頻率的振動；所 以，在產品耐久上能夠處理這類問題的動態特性分析顯得重要。例如電 子元件在振動中的內部應力應變，像是由於車體-路面互制效應，汽車電 子元件承受來自車體結構之振動；依測試板與晶片之大小，振動可以有 不只一種型式，一般來說，晶片與板之間的垂直法向相對運動為主要之 振動型式，其他尚有彎曲、剪力等型式，對晶片及錫球皆可造成某程度 之損傷，各型式之振動對系統究竟可造成何程度之傷害，則有待進一步 之定量分析。 錫鉛已被取代例如無鉛的錫銀銅等材料，在電子封裝產業裡錫點可 靠度是重要的問題，為了使封裝技術的效能更為增長，對於更密集半導 體裝置來說球陣列(BGA)分佈錫點是解決的辦法之一，而且細間距錫點. 3.
(17) 變得更為普遍。對於高性能電子元件的整體設計，錫點可靠性與疲勞壽 命預測勢必要被發展而更精確，Steinberg 所著書說到： 「在此產業裡許多 人聲稱電子元件的可靠性等於錫點的可靠性，在整個過程中錫點是相當 重要的。」電子封裝設計隨著機電科技進步而日新月異，除了重視因日 益縮小體積所帶來的高溫破壞外，隨著組裝、運輸、使用環境等各因素 所帶來的振動破壞也是極重要的設計關鍵，在未來，能夠在設計過程中 採用快速有效的分析與設計方法就顯得特別重要了 (Schubert et al., 2003； Lai et al., 2004；Ganesan and Pecht, 2006)。 振動問題一直是動態分析設計中很重要的一部分，除了傳統的熱應 力控制外，動態載重控制也是重要的關鍵，尤其是振動快速破壞，當外 加力的頻率到達元件結構系統的自然頻率，即進入共振狀態，此時的振 動振幅將達到最大，破壞將快速的產生。本論文將利用實驗分析之結果 與數值分析資料作比較，以驗證所建立之封裝結構有限元模型等效於實 際結構體，並進而以模型執行錫點分析預測。換言之，預期初步結果將 是獲得一與實驗比對的數值上等效模型，再者從實際上疲勞試驗中，除 了可以瞭解其破壞型式與元件材料疲勞壽命，也可以得知振動負載下的 可靠度，而後續則希望對於電子封裝體與錫點建立出一新穎且快速的疲 勞分析方法。. 1.3. 文獻回顧 Lau 等人(1996)分析 PBGA 及 FC 封裝體承受熱循環負載及振動負載. 之錫點可靠度，並分析錫點破裂之裂縫延伸。Hong 等人(1997)以有限元. 4.
(18) 素法分析建立封裝體與錫球平面應力應變的模型，在低週期溫度負載下 分析錫點之力學行為。Zhang 等人(1998)也以有限元素二維模型分析封 裝體錫點，但結果並不理想。Steinberg(1999)於書中對常見電子元件的振 動行為做了廣泛討論，以及相關測試方法和疲勞現象提出數學理論基礎 推導，在電子設備預防正弦振動失效並且預測錫點存活的能力與耐久 性。Zhao 等人(2000)以實驗方法探討 BGA 封裝體承受熱循環及振動下 之變形行為，結果顯示熱應力雖為導致結構變形之主要因素，但不可忽 略振動負載之影響。Tu 等人(2000)探討不同溫度 μBGA 封裝體承受正弦 振動負載下，由 SEM 觀察錫點之裂縫發生位置及延伸方向。Quinones 等人(2000)探討 CSP 及 DCA 在隨機振動負載下及衝擊負載下，有無底 填膠材料對於封裝體可靠度之影響，發現無底填膠會造成封裝體結構承 受較大之應變。Yang 等人(1998)對含四個 PBGA 之封裝體做振動可靠度 測試，在實驗上施加 5 至 2000Hz 振動頻率，藉由 SEM 檢測封裝晶片焊 錫接點之疲勞破壞位置，結果確認出錫點在振動下是很受傷的。Yang 等 人(2000)針對 PBGA 封裝在印刷電路板上對整體振動特性的影響做實驗 分析，發現多加晶片對印刷電路板的振動特性影響不大，且在有限元素 分析的模型建立時，以彈簧或樑元素來模擬 PBGA 封裝的焊接錫球也是 可以的。Yang 等人(2002)再針對 PBGA 封裝晶片的焊接錫球利用振動試 驗機作來回垂直振動的激振方式，實驗結果顯示錫球再振動中之破壞確 實是造成性能失效的重要原因，且發生位置往往在封裝體的四個角落。 Wong 等人(1999)對 BGA 焊錫接點以樑元素建立錫球的有限元素模型， 以板殼元素建立印刷電路板等其他部分的模型，假設單自由度系統線性. 5.
(19) 有限元素靜力分析出在振動下的錫點有效應變，而所建立的錫點疲勞壽 命預測模型將會與實驗做比對。Wong 等人(2000)再建立並驗證 PBGA 焊 錫接點的振動失效有限元素模型與實際的實驗上是等效的，錫點斷裂面 發生在封裝體與錫點的介面處，但是錫點的第一個破壞位置與實驗上的 觀察並不相符。汪(2001)探討 PBGA 封裝體於回焊過程下之變形機制， 結果得知 PBGA 在受熱後，由於各結構間的材料性質差異，而導致 PBGA 會發生翹曲行為.蕭(2001)針對覆晶封裝體在環境溫度循環負載作用 下，模擬覆晶封裝體之熱及機械行為，結果顯示，由於受元件間材料性 質差異之影響，使封裝體產生變形；就錫球部分而言，最大應力、應變， 均發生在離模型中心對稱面最遠處，既封裝體最外側錫球與晶片接合面 處.莊(2001)探討錫點合金的振動特性及富錫相層狀變形產生的臨界條 件與影響，且就不同合金及振動條件的變化來定義振動壽命並相互比 較，試圖找出最佳耐振的合金組成及條件.陳(2002)針對覆晶晶粒尺寸封 裝在溫度循環作用下，利用有限元素分析軟體 ANSYS 進行數值模擬，結 果顯示，就二維與三維結構之差異性而言，簡化的二維模型可幫助了解 結構最大位移及最大等效應變的位置，但其值仍有一定的誤差.Lee 等人 (2002)以實驗探討 PBGA 錫點承受溫度循環負載、三點彎矩及隨機振動 負載之可靠度，發現封裝體尺寸小的比大的尺寸具有較好的可靠度。郭 (2003)探討分析 FCBGA 封裝體在溫度循環作用下的熱應力與熱應變， 得知添加填充底膠可以減少錫球的應力集中現象,但會增加封裝體的翹 曲值.陳(2003)對於 FCBGA 封裝體進行四點彎曲測試，研究結果發現， 即時監測其電阻値變化，為一判斷電子封裝體失效必要之測試方法，因. 6.
(20) 為失效之初，會隨外力變動而電阻値再回復正常，且振動之加強，會造 成錫球之疲勞破壞.蘇(2003)針對覆晶封裝體進行四點彎曲試驗，於不同 環境溫度下觀察其菊鏈(Daisy Chain)是否失效，研究結果發現(1)錫球之 疲勞破壞位置在錫球與電路板接合界面上.(2)當電路板在進行四點彎曲 測試時，先被破壞是最邊緣的錫球；而在進行彎曲下壓時，封裝體所在 部分幾乎沒有彎曲，即此部分之剛性較電路板強.Schubert 等人(2003)以 模擬與實驗分別對不同成分 SnAgCu 與 SnPb 之錫點分析，結果顯示在較 高應變下 SnAgCu 比 SnPb 較佳。王(2004)針對 BGA 無鉛錫球為 Sn-9Zn 與 Sn-7.23Zn-0.01Al 作分析研究，結果得知(1)錫球接點剪應力強度會因 回焊次數增多而下降(2)接點之破裂面在錫球時其接合強度最高，而破裂 面在錫球和介金屬化合物接合處其接合強度次之，當破裂面靠近墊子時 其接合強度最低。陳(2004)利用 ANSYS 內建之潛變模式，在熱循環負載 下進行模擬，並利用 Coffin-Manson 公式求得錫球疲勞壽命，以預測錫 球封裝體所能承受的壽命，結果顯示同是無鉛錫球之錫銀銅成份比起錫 銀，有較佳的疲勞壽命。邱(2004)針對覆晶封裝體使用有限元素分析軟 體，進行溫度循環負載模擬，發現無鉛的錫球，其抗熱性及抗潛變性較 佳。kao 等人(2004)以樑元素模擬錫點，以殼元素建立印刷電路板等部 分，以此模型分析印刷電路板特性，在受到 CPU 風扇運轉產生的振動下 的影響。賴等人(2005)針對 PBGA 封裝中焊墊與錫球間因迴焊缺失所形 成之裂縫，當受到溫度循環作用時，裂縫尖端應力強度因子及應變能密 度因子之變化趨勢，發現當錫球含有介面裂縫時，採用無鉛合金之應力 強度因子，較含鉛材料為高，而大尺寸封裝體之裂縫所造成的破壞情形. 7.
(21) 較小尺寸更為嚴重。Lai 等人(2004)對上板掉落試驗在不同的錫球成份與 綠漆(Solder mask)開口的無鉛封裝體研究，結果顯示上板中間的封裝體 是最關鍵的，而且 Sn-3Ag-0.5Cu 錫球成份的掉落試驗失效表現上比 Sn-4Ag-0.5Cu 好。Lai 等人(2005 和 2006)針對錫球不同成份與表面處理 方式使用掉落試驗，結果發現含鉛錫球是斷裂在測試板側而無鉛錫球大 部份都斷裂在與基板的連接處。Yeh 等人(2004 和 2005)針對電路板在掉 落衝擊試驗，使用有限元素分析電路板的暫態反應，結果發現應力最大 發生位置在封裝體角落，且分析結果與實驗相符。Yeh 等人(2005)對封 裝體錫球做高速衝擊試驗並以有限元素法模擬，分析不同衝擊速度、不 同衝擊角度與錫球各種破壞模式。Yeh 等人(2005 和 2006)建立錫球高速 衝擊系統，並以錫銀銅錫球有限元素模型，模擬分析實驗中各參數的關 係。陳(2007)透過理論計算方式對 PBGA 元件之振動壽命進行估算，以 應變能理論計算電子元件之振動壽命値，並與實驗比對，結果顯示，配 合文獻中之材料常數，計算所得之壽命値與實驗値略有差異。. 1.4. 研究方法 一直以來僅用實驗方法來測試封裝體可靠度，會較費時且成本相當. 高，對於講求速度與適用性的現今社會就越來越不適用，因此必須尋找 更快速、更簡便、更具適用性的實驗方法來取代之。當電腦的性能隨著 科技的發展越來越快時，有限元素法這新興的數值計算結構分析也隨之 普及，運用數值方法可以藉由設定封裝體參數來模擬實驗條件下的振動 過程，分析的結果再與實際上實驗的驗證後，便可以成功地建立有限元. 8.
(22) 素等效模型，進行分析。 本論文利用有限元素分析軟體 LS-DYNA 建立一套BGA型式封裝 體，符合美國電子工程設計發展聯合協會JEDEC(Joint Electron Device Engineering Council)規範下標準振動試驗過程的模擬分析模型，與實驗 相證後得等效模型進行分析，藉由模擬真實的封裝體過程可以瞭解焊錫 接點錫球於振動時的應力、應變等物理量的變化，以助於提高封裝體穩 定度、和改善錫球品質可靠度，更進而發展出一套快速的分析方法，且 更具有廣泛的適用性。 過程中主要在發展一套有效且快速的有限元素分析法，以探討 BGA 封裝體與錫球於加速振動下之應力應變及其可靠度，以顯式動態分析， 獲其暫態反應；程序為建立與實驗相符合的整體主系統之等效模型，其 中假設整體主系統中局部之非線性性質錫球的影響並非主要，採用一個 精簡之整體主系統有限元素分析模型，但能符合實驗上之結果且能夠降 低計算時間，在模擬振動下分析所獲得的響應，再當作中間系統的輸入 條件進行分析，接著再將所獲得之分析結果，帶入細部錫球子系統中作 為邊界輸入條件，以分析錫球在振動環境下的響應，而在細部分析時， 採用更精細的錫球子系統分析模型。其中，也以實驗來相互驗證以及比 較其結果，並且針對測試板上之封裝體進行長時間之疲勞試驗，以瞭解 其壽命與破壞行為，整體研究架構如下圖 1-1 所示。. 9.
(23) 質量與密度量測 電路板與封裝體的彎矩測試 參數驗證. 共振頻率的確認 整體主系統的模擬與驗證. 掃頻試驗 數值模擬. 破壞失效分析 求疲勞週期數. 定頻實驗. 由數值模擬求應力、應變 得疲勞壽命 S-N 曲線 元件分析. 圖 1-1. 整體研究架構. 文中的第 1 章主要在敘述研究動機目的、研究方法與文獻回顧；第 2 章則針對封裝技術與有限元素法作簡單的介紹；第 3 章則是數值分析； 第 4 章敘述實驗架構與試驗程序、數據整理討論與疲勞破壞後的結果； 第 5 章為結論與未來發展方向。. 10.
(24) 第2章 2.1. 封裝技術與分析原理. 積體電路(IC)封裝 IC封裝有著許多不同的型態，應該採用何種材料、何種製程技術去. 完成乃是由產品的電性、熱傳導、可靠度的需求材料與製程技術及成本 價格等因素來決定。 因為IC元件是由薄膜製程技術在矽等等的晶圓上所製成的，故尺寸 極為微小，結構的強度也很脆弱，因此封裝的目的就是防止在取置晶片 的過程中因為外力或者是環境因素的破壞，避免物理性質的破壞以及化 學性質的侵蝕，以確保訊號的傳遞；簡單來說，封裝的目的就是保護好 IC晶片、使電性上傳輸良好及散熱性更佳等等。 然而封裝是以建立各層級間介面接合為基礎的技術，通常會將封裝 分成不同的階層來表示(Ganesan, 2002)，在IC晶片上的佈線或設計配置 等，稱為第 0 階層封裝，將切割後的IC晶片封裝合成元件模組的過程稱 為第 1 階層封裝，將模組及其他元件組合到電路板的過程稱為第 2 階 層封裝，將電路板組合到機板的過程成為次系統稱為第 3 階層封裝，將 所有的元件機板組合成產品的最後過程稱為第 4 階層封裝。 近十幾年來，台灣的封裝代工產業由於具備成本低、良率高、服務 佳等特色，已是全球專業代工生產的大本營，除了追求高產能外，也不 斷積極投入研發，封裝型態上也邁向BGA、CSP等的高階封裝。. 11.
(25) 2.2. 球柵陣列(BGA)封裝 在90年代初期美國 Motorola 與日本 Citizen 公司共同開發了球柵. 陣列封裝，簡稱BGA（Ball Grid Array），而此方式與傳統單晶片最大的 不同處是採用了基板及錫球取代了傳統所使用的導線架，形成電路板上 的支撐及銲料點。 BGA封裝乃是指晶片以打線接合、捲帶接合與覆晶接合的方式與基 板連結，訊號傳遞方式是藉由錫球以陣列分佈的方式作為IC元件的輸出 輸入端，最後BGA封裝可透過表面黏著技術之迴焊作業和下層之電路板 作連結。其優點為尺寸已近於小型、薄型，安裝於電路板的方法能夠採 用固有的表面黏膜技術，但是，也是有其缺點的，安裝於電路板後的檢 查較為困難，連接銲點的信賴與可靠性是有待商確的。 藉由基板所使用的材料不同可將BGA封裝體分類為四種：①採用陶 瓷基板BGA封裝體的CBGA（Ceramic BGA）②採用剛性有機材料基板 PBGA（Plastic BGA）③採用薄膜軟性有機材料基板TBGA（Tape BGA） ④採用鋁質基板MBGA（Metal BGA）(陳,2005)。一般而言，BGA封裝 是為了需要更小、更薄、且腳數更多而產生的封裝方式，也因此，此種 封裝型式與過去傳統的封裝方式大大地不同，也由於這種BGA封裝是採 用塑膠或陶瓷等材料作為晶片的基板，在電氣與散熱等特性上有許多優 點都比傳統封裝來的更好。 隨著表面黏著技術的成熟，焊接點以面積錫球陣列型式分佈在封裝 體下方，且連接封裝體與印刷電路板；整體封裝系統的主要組成元件包 含封膠、晶片、基板、印刷電路板及錫球，晶片藉由銀膠貼附於基材上，. 12.
(26) 而晶片上的電路藉由金線的方式連接至基板上，再經由基板上多層銅線 的設計將電訊傳遞出去。此時錫球為連接封裝體與印刷電路板的橋樑， 經由錫球連接將電訊傳遞到印刷電路板後即可以與其他的電子元件互 通，錫球透過銅墊與基板或者是印刷電路板連接。當封裝體承受負載循 環時，各組成元件會產生應變及應力，這些應變及應力的大小和分佈會 隨著循環的過程不斷地變化與累積，最後造成週期性的疲勞破壞。. 2.3. 封裝型式與種類 封裝型式的種類大致可分為傳統封裝與先進封裝，如下所述：. (1)傳統封裝 z 前導架型式：如SOP、SOJ、SOJ-LCC、SSOP、TSOP(1)、TSOP(2)、 TSOP-LOC、QFP、TQFP、LQFP、HS-QFP等封裝。 z 矽基板型式：如PBGA、T(F)BGA、L(F)BGA、EBGA、HS BGA、 FC BGA、MCM BGA等封裝。 (2)先進封裝 z 覆晶封裝： 覆晶封裝技術（FC）廣泛的運用在需要高性能、高速、高密度，或 者小尺寸包裝的元件上，不像傳統使用引線接合的互連方式，因此 輸出入(I/O)接合區可以佈滿整個晶片上，不是只有在邊緣的部分， 也因此晶片的尺寸可以縮小，電路通路也可以最佳化。 z 微間距引線接合： 引線接合是現存用在第 1 級連接中最古老的方法，不過它仍是今日. 13.
(27) 最主要的互連方法，特別是用在具有不是很多輸出入(I/O)數目的晶 片上，而且追求更細微間距的趨勢帶動球陣列接合技術的發展。 z 晶片級封裝： 晶片級封裝（CSP）是指在封裝上裸晶佔整個晶片的比例很高，所以 封裝可以越小越好；晶片級封裝包括了矽基板晶片級封裝－細微間 距球柵陣列封裝（TFBGA） 、超細微間距球柵陣列封裝（VFBGA）， 軟板晶片級封裝－極薄軟板球柵陣列封裝（LTBGA） 、極薄細微間距 軟板球柵陣列封裝（TFTBGA） ，前導架的晶片級封裝－四方扁平無 引腳封裝（QFN）。 z 晶圓級封裝： 晶圓級封裝（WLCSP）是指大多數或是全部的封裝程序都以晶圓級 執行的一種封裝技術。 z 多晶片封裝： 多晶片封裝（MCP）的研發和應用增加則是因為對於高密度、高效 能的需求，且電子元件配置上也可整合系統與多種晶片。 為了因應各種不同的需要而有著不同的封裝種類，且每一種型式都 有著各別的功能，本論文所採用的封裝體是有基板承載的細微間距球柵 陣列封裝體(TFBGA)，內含單一晶片與面積型態球陣列分佈 296 顆錫 球，封裝體尺寸為 13mm*13mm，晶片大小是 6mm*6mm*0.3mm。. 2.4. 結構振動的分析方法 封裝體錫點因為動態運作而處於振動狀態，因此振動破壞對錫球可. 14.
(28) 靠度會造成相當的影響，且振動可能引發錫點彈塑性變形而導致損壞。 對於結構體一些振動過程的分析特性簡述如下： (1)時間域：觀察訊號的傳統方法是在時間域中進行，時間域是待測變數 對時間的關係紀錄，是反應結果的直接表達方式，分析上， 易於考慮結構的非線性或甚至非彈性，但有時反應太過複 雜，不易觀察某些結構特性。 (2)頻率域：此觀念最早是由法國的數學家傅利葉所證明任何波形都可以 用不同頻率的正弦波的和來表示，對共振頻率及其對應的振 態(屬結構特徵性質之一)較易觀察分析。但因整體反應結果 係為振態之疊加，較不易考量到結構之非線性或非彈性，尤 其是局部非線性或非彈性的部分。 本研究的數值分析為考量未來一般振動之非穩態，非線性與非彈 性，採用時間域之顯式有限元素分析，但在實驗的部分，為便於擷取共 振頻率，振動結果則以掃頻頻率為橫軸，加速度振幅為縱軸來表示。. 2.5. 有限元素法原理 有限元素法是目前最廣為學術界與工業界使用的分析工具之一，其. 應用已經有超過一百年以上的歷史。其發展是由結構分析矩陣的方法開 始，起初是應用在以梁跟桁架為主的鋼結構上，而後將理論引用至各個 物理領域，由於有限元素法是許多數值方法的組合，故其應用領域相當. 15.
(29) 廣泛，舉凡固力、流力、熱傳、製造、以及結構設計等，都可以有限元 素法分析或模擬(王等, 1997)。它的基本原理是將工程問題的微分方程 轉為積分方程，經過對問題的幾何分割、變數內差近似後，最後轉換成 聯立代數方程式，寫成程式，交由電腦解出方程式中的未知變數，並做 後續的處理。 以結構學為例，當一懸臂樑在尾端受到外力作用時，尾端的變形量 與外力會符合虎克定律而呈線性關係。將此一物理系統轉換成彈簧與質 點相聯接之系統，要想得知尾端受力及變形狀況是可以輕易達成的，但 假設要想得知其他位置的受力及變形狀況，則不能使用簡化成單一彈簧 的系統，而需要將此懸臂樑轉換成多個質點與彈簧的組合，其中彈簧代 表的即為元素單元，而質點為元素中之參考點。節點為分布在物理系統 中的參考點，它是組合成元素的基本要素。在有限元素法裡除了壓力外， 所有的外力都只能作用在節點上，所以只要有施予外力的地方都必須要 設定節點，如此才能將外力有效的作用到系統上。另外在建立節點時須 考慮到節點數是否夠多，以充分描述物體的位移資料，但又得斟酌節點 數過多會有運算時間太長的問題，所以要使用適當的節點數才能有效率 且準確的將物體的行為特性表現出來。 在有限元素法的求解過程中，非拘束點的位移是最先求得的資料， 稱之為主要資料。而之後再推導出來的資料則稱為衍生資料，如反力、 應力及應變等資料。主資料的結果與節點的資料有關，而衍生資料的結 果則是跟元素的資料有關。由此可知，主資料的準確性會跟節點的密度 有關，相對的衍生資料的結果除了受到主資料的影響外，又跟元素之特. 16.
(30) 性及細長比有關。所以在使用有限元素法時，如對結果有所疑慮，應注 意以上所提之特性(Moaveni,2001)。由於對複雜結構的封裝體精確分析 日益需要，幾何不規則形狀，多變的材料性質，以及各種負載情況等各 種因素皆超越了嚴密理論數學的範疇。因此，有限元素法的模擬與分析 相對提高了應用價值。將實體的物件，分割成不同大小、種類、小區域 稱為有限元素。利用不同領域的需求，推導出每一個元素的作用力方程 式，組合整個系統的元素，構成系統方程式，最後將系統方程求出其解。 一般完整的有限元素程式包含前處理、分析程式和後置處理，其主 要步驟可區分如下(陳和林, 2001)： (1) 元素、截面及材料定義：在此主要定義分析元件之元素型式、實 體 常數以及材料性質，決定所分析之條件，如 2-D 或 3-D 元素以及 線性或非線性之材料特性，或考慮時間常數等問題。 (2) 繪出幾何圖形：利用軟體提供的功能繪出點、線、面與體等幾何圖形， 或者經由 CAD 系統，用DXF檔、IGES檔、SAT檔、STL檔輸入。 (3) 物件分格：結構體外形定義完畢後，再將之分成小網格，在此所需 考慮網格之粗細，決定於所計算結果之收歛性誤差。 (4) 定義邊界條件與負載：此步驟主要定義依假設之需求、結構固定的部 份或是對稱之條件，以及針對需求輸入外力或是能量等條件。 (5) 分析：在此將物件依給定之條件分析出其結果，並提供應力、應變、 位移等資料的圖示及列示。 (6) 結果：此一步驟包括全部後處理的功能。包括列示圖及分析結果，也 可以動態顯示振動模型或其他分析結果之圖形。. 17.
(31) 雖然有限元素具有如此多的優點，但卻也有一些限制，如有限元素 分析結果的合理性判斷困難，尤其是複雜結構物，需藉助其他方法如實 驗輔助、驗證或理論分析判斷，以使所得結果能讓人信服。. 18.
(32) 第3章. 3.1. 數值分析. 數值分析工具簡介 實際上振動試驗的目的，是在於實驗室中由一些實際上的控制振動. 方式，對於測試物是否能承受環境振動因素而確定產品設計與功能品質 外，也能獲得與了解測試物的特性。依規範JEDEC正弦振動試驗對實際 封裝體測試片執行實驗量取其特性響應，並與在有限元素方法所建立模 型做分析，相互比較以驗證所建立整體模型之正確性。 本論文中將利用商用軟體 LS-DYNA 非線性的分析能力及分析功 能建立 TFBGA 封裝體的分析模型，以及正弦振動試驗下的測試板裝 置，透過此模型振動過程中，瞭解焊錫接點錫球於振動時的應力、應變 等物理量的變化，進而分析與探討錫球的疲勞壽命，以助於提高元件穩 定度、和改善錫球品質可靠度，更進而發展出一套快速的疲勞壽命分析 方法，使更具有廣泛的適用性。 LS-DYNA 是 一 套 泛 用 型 的 有 限 元 素 分 析 軟 體 ， 最 早 是 由 J.O. Hallquist博士於1979年在美國Lawrence Livermore National Lab.所開發完 成，早期研究主要在於計算結構物受衝擊負荷時應力分析。而後Hallquist 博士成立了Livermore Software Technology Corp.(LSTC)，它包含了顯性求 解法與隱性求解法兩種求解模式，適合模擬線性、非線性、靜態、動態、 接觸力學、耦合等等的真實結構行為(趙, 2003)。此LS-DYNA擁有龐大 的材料庫和元素庫，有多種的接觸模式以提供高度的準確性，目前全球. 19.
(33) 工業界廣泛地應用於：電子封裝設計破壞分析、航太工業、汽車工業、 生醫力學、土木結構分析、貫穿爆炸及國防工業、鈑金成型模擬分析、 暨其它製造業。 LS-DYNA是一個功能齊全的幾何非線性(大的位移、轉動和應變)、 材料非線性(140多種材料動態模型)和接觸非線性(50多種)的程式。它以 Lagrange演算法爲主，兼有ALE和Euler演算法選項；以顯式求解爲主， 兼具隱式求解功能；以結構分析爲主，也可以進行熱傳導、流體-結構偶 合、電磁場分布等分析功能；以非線性動力分析爲主，兼有靜力分析功 能。LS-DYNA軟體應用有限元素法將實際的物理系統數值模型化，依其 控制方程式、初始條件及邊界條件予以求解。在標準的有限元素法中， 空間與時間的離散是分開的，首先，偏微分方程式藉由積分轉換得到二 階常微分方程式加上起始條件的離散化系統，再由逐步的時間積分而求 得近似解。有限元素軟體最主要的特點在於使用者只需要提供分析模型 正確的尺寸、正確的邊界條件與負載狀況，便能夠迅速得到精確的解答。 本研究使用有限元素分析軟體LS-DYNA進行TFBGA封裝體的模擬 與分析，在前處理部分使用 Hypermesh 為前處理器，而求解部分使用 LS-DYNA求解器，在後處理部份，除了使用LS-DYNA的後處理器觀看位 移、加速度之歷時結果以外，另需發展一專屬程式將主系統輸出之位移 資料轉為子系統之輸入資料。經子系統運算後，再用Hypermesh做局部應 力應變分佈之後處理，基本應用情形簡述如下：. 3.1.1. 前處理. 本研究採用Hypermesh為前處理器，利用此軟體進行TFBGA封裝體. 20.
(34) 與測試電路板等幾何之模型建立與修改；網格劃分、修正；材料性質、 元素屬性之設定；符合JEDEC規範標準振動試驗之邊界條件的設定，建 成完整之LS-DYNA資料檔，此一資料檔稍後將由LS-DYNA進行分析。. 3.1.2. 主程式. 主要求解程式(Solver)為LS-DYNA，則是用來進行計算、求解，使 用到的方程式有質量守恆、動量守恆、能量守恆、材料組構關係式、運 動方程式等。而這些冗長而繁雜的計算，透過一套完整的有限元素軟體 來對時間域積分，再將初始條件及邊界條件代入求解，然後得到大量的 輸出資料，包括變形、速度、加速度、能量吸收、撞擊力、應力、應變、 壓力等，以歷時資料作為結果輸出。. 3.1.3. 後處理. 後處理包括擷取歷時資料用的LS-DYNA後處理程式，觀看變形及應 力、應變分佈歷時動畫的Hypermesh，以及轉換位移-時間關係為加速度 振幅-頻率關係之自行發展的程式等三部份。透過後處理器，可以觀察由 主程式LS-DYNA執行後之各項結果，包含幾何圖形、能量吸收、應力、 應變、節點位移、作用力、加速度、速度、變形、壓力等相對於時間歷 程之曲線圖、應變圖、變形圖等。. 3.2. 有限元素模型的建立 對於研究封裝體與錫球在一振動下之疲勞破壞分析，一般可藉由實. 驗測試與數值分析方法進行；以振動試驗而言，要達到 JEDEC 標準規範 21.
(35) 所規定的測試週期並不困難，僅憑單一 JEDEC 標準規範所規定的測試， 因為試片並不會損壞，而使疲勞研究不能深入。對整個封裝體而言，影 響錫球耐久性的參數很多，如各組成元件的材料性質、尺寸及型態等等。 若以實驗測試方式針對這些設計參數一一探討，將會耗費相當長的時 間；因此，若能發展一正確、有效的與快速的數值方法，是相當有價值 的，而有限元素法即為一般常被採用的方法。 為達到疲勞破壞的目的，採用共振頻率是一種必要的措施。分析的 第一步是將修正過的 JEDEC 掃頻規範應用於驗證模型並且識別模型的第 一模態自然頻率，接著在這種第一共振模式的固定頻率強迫振動下，確 定系統的疲勞特性。對於上述的這兩個分析部份而言，將做數值上與實 驗上的分析並且互相比較，在電子設備中之元件的疲勞壽命須經過真實 的振動作用因而計算，進而獲得其疲勞特性。根據 JEDEC 規範，將測試 的 TFBGA 晶片體需要安裝在一個三列五行共 15 個位置且大小為 132mm*77mm*1mm 的印刷電路板上，如圖 3-1 所示，其中每一個封裝體 內的晶片尺寸大小是 6mm*6mm*0.3mm。. 圖 3-1. JEDEC 規範標準測試板. 22.
(36) 依據 JEDEC 規範的測試片建立相同尺寸的模型，如圖 3-2(a)所示，規 劃了十五顆晶片之位置，一共分為三列五排封裝體型式 TFBGA 13*13 296L。此有限元素模型在整體主系統模擬中主要包含了五個組成元件─ 封膠、晶片、基板、錫球與印刷電路板；尺寸分別為，印刷電路板 132mm*77mm*1mm、晶片 6mm*6mm*0.3mm，封膠、基板與錫球厚度分別是 0.54mm、0.36mm 及 0.22mm，錫球直徑為 0.32mm。 由於錫球陣列尺寸非常微小，在 10 公分見方的面積中，排列有 296 顆，若要精確建構其有限元素網格，以目前個人電腦的資源不足以應付。 因此，必須對此模型加以簡化，簡化的方式如下：(1)錫球以一等值樑代 替(2)測試片(PCB)視為一板殼結構(3)晶片以等值板殼取代。也因為這樣 的簡化，將失去局部細節分析的資料，未來欲分析錫球應力、應變場時， 就必須另已具備錫球局部細節之子系統來分析。 大多數研究人員使用二階段來取得數值結果(Wong, 2002)，如上所 述，這是因為模擬量太大無法一次就完成最後的細部分析。如果需要更 精確的結果，數值分析的步驟可再細分為三個階段來進行，分別是﹝1﹞ 主系統﹝2﹞中間系統﹝3﹞子系統，如圖 3-2(a)到圖 3-2(c)所示。但本 研究礙於時間有限，目前僅分兩階段(1)主系統(圖 3-2a)(2)子系統(圖 3-2b)來分析。. 23.
(37) (a)主系統數值模型-包含 15 顆封裝體的電路板. (b)中間系統數值模型-電路板上的單一封裝體. (c)子系統數值模型-封裝體之部份的單顆錫球 圖 3-2. 測試片相同尺寸數值模型. 24.
(38) 3.2.1. 模型建立. 本研究的主要目的在求得整體封裝體在承受加速的振動週期時，對 於錫球最易破壞的位置與擷取其變形邊界條件。因此，於整體結構分析 時可使用較精簡的整體有限元模型分析，並將所建立模型的分析結果與 實際試驗做比對，以確立模型的等效性與精確性，如此驗證下，即可以 建立一元素數目較少的整體模型，不僅可以減少計算量所需花費的時 間，更可提供足夠精確的分析結果。 首先必須先建立一組與實驗相符合的等效數值模型，其中假設整體 主系統中局部之錫球性質影響並非關鍵因素，在此採用一個精簡的整體 主系統有限元素模型，使其既能符合實驗上之結果且能夠降低計算時 間，在模擬的振動條件下，分析所獲得的響應，再當作後續中間系統（或 甚至細部錫球子系統）的邊界條件，輸入並進行分析，以求得錫球在振 動環境下的響應。而在細部分析時，則採用精細的錫球子系統模型。 探討封裝體承受振動負載之反應，一般研究人員都會使用至少二階 段模型：第一階段為整體主系統，第二階段為局部子系統，有時候視需 要還會在主系統與子系統之間加一個中間系統。如何將各階段系統之間 聯結起來，是此類研究的重要工作之一。Wong 等人(Wong et al., 2002) 就曾運用此概念，提出利用錫點等效應變作為預測疲勞壽命的主要依 據，並找出電路板上可能發生疲勞破壞的位置。 整體主系統的有限元素模型通常規模很龐大，需要以適當方式加以 簡化。本研究所模擬的整體主系統包含模擬樣本的全部元件，整個主模. 25.
(39) 型的測試板是線彈性殼元素，錫球以樑元素來模擬，且數目僅為五行五 列地安置於適當的位置。經過數值的試探分析，最小的錫球數量是三行 三列；由試探結果得知，三行列到五行列的反應結果，差距非常微小， 而五行列以上的反應是相同的，錫球的壓焊強度遠高於把晶片封裝體固 定就位所需。由於這原因，本研究所考慮的簡化方法是十分合理的，也 就是說，在整體主系統中(或甚至如果需要中間系統的話)，所有的錫球 可以用等效樑替換，並且假設為線性彈性。 在晶片封裝體與印刷電路板間之錫球的實際長度是 0.22mm，而一顆 錫球的直徑是 0.32mm，當錫球直徑保持與它的實際值相同時，錫球的等 效長度本來應該是不同於實際長度的；模擬錫球之短樑的等效長度，應 該從晶片封裝體的中央面，量測到印刷電路板的中央面，而其材料性質 也應綜合考量錫球本身以及一部份之晶片封裝體與電路板，不再是原本 單純的錫球。這類樑元素的等效性質，理論上應該由子系統來計算確定。 然而在整體主系統的數值分析中，因為錫球不是這個整體主系統之振動 反應中的主要控制因素，因此，所使用的等效樑長度與實際長度相同， 而其斷面尺寸與材料性質也不變。除了錫球以彈性短樑模擬外，在整體 主系統裡的所有元件由殼元素組成，子系統則是用更細的網格，在錫球 整體與其鄰近部份如銅墊、基板、晶片等等，全部皆以固體元素來模擬。 未來如果要加考慮中間系統，則其主要部分的模擬與整體主系統可以大 致相同，但具有全數(296 顆)錫球的晶片封裝體，且使用比主系統更精緻 縝密的網格來模擬。. 26.
(40) 3.2.2. 材料性質. 錫材料的基本性質通常為非線性，微細裂縫尖端在損壞前的塑性應 變也可能相當大，但在實際的例子裡，一般電子封裝體的疲勞屬於高週 期疲勞(High-Cycled Fatigue)，材料通常被看作是線彈性，僅有微量的非 線性與在錫球本身微小範圍的分析裡所出現的某些黏性阻尼，從實驗測 試上與數值分析結果兩者間的對照比較，在振動反應過程中的整體阻尼 是很重要的，因此，在後面的章節將更進一步討論其對動態反應的影響。 在實驗測試與數值模擬上，一片具有 15 個晶片封裝體的標準 JEDEC 測試板用來當作試驗樣品，以獲得其動態反應，並且繼續進行損傷估計。 因為每個晶片封裝體都有數以百計的錫球點，在數值分析上面臨著相當 大的困難，對於個人電腦而言，此數值模型的尺寸太過於龐大；為了提 高這類板級(Board Level)系統的數值模擬的可行性，勢必採取適當的方 式以簡化模型。如前所言，應用殼元素與樑元素來簡化是個不錯的方法， 因其有效數值運算量，而且只要其勁度、質量、阻尼設定適當，在準確 度上並不會犧牲太多，正如先前所述在整體主系統與中間系統裡用殼元 素所模擬的晶片體與印刷電路板。 正如一般眾所皆知，印刷電路板是一種多層且非等向性的板，在此 研究分析裡，應用單層正向性材料，其性質是由前人文獻中所取得，為 了使簡化模型能有更準確的模擬效果，將以彎曲試驗配合數值元件分 析，對板殼元素的性質做修正，以下分為實驗與模擬兩部分來說明： z 實驗方面 採用封裝體未上滿板之空的印刷電路板來直接測試其勁度，在中心. 27.
(41) 點處施加一固定載重，此時板子有一向下明顯之彎度，量取中心點之變 位，再計算求得其勁度；同時亦使用有限元素法模擬，將所得之結果與 實驗相互比較，所得出之勁度可當作整體結構系統中印刷電路板之勁度 係數。此測試所用裝置如圖 3-3 所示，設備有：. 圖 3-3. 空板之勁度測試裝置. (1) 印刷電路板：JEDEC 規範中所訂定的電子元件測試板，尺寸為 132mm*77mm*1mm 之體積，板子上下面均未置有任何 封裝體，如圖 3-4。. 28.
(42) 圖 3-4. 無封裝體之測試用印刷電路板. (2) 剛性支座：兩支承分別至於印刷電路板兩側，其間距依照 PCB 板上 螺絲中心至中心的距離固定為 105mm，如圖 3-5。. 圖 3-5. 對稱之剛性支座. (3) 位移計：安裝於測試板下方，目的為準確量取板子下陷之位移量， 精度為 0.01mm，如圖 3-6。 29.
(43) 圖 3-6. 位移量測計. (4) 機械手臂：多點活動式手臂可以配合位移計來使用，並以磁力方式 固定於某一位置，臂端緊緊鎖住測計後，目的是要調整 位移測計與測點保持垂直，如圖 3-7。. 圖 3-7. 磁力機械手臂. (5) 水準器：校正測板與測針，使之保持於水平與垂直，如圖 3-8。. 30.
(44) 圖 3-8. 測量水準器. (6) 加載器：利用一底端為直徑 10mm 正圓與上方可添加 10 元硬幣所組 成的載重器，作為試驗之加載重量，如圖 3-9 所示，總重為 168.56g。. 圖 3-9. 加重負載器. 31.
(45) 位移量測操作步驟： (1) 固定支座於一平穩處後，利用測微尺精密測放 105mm 等間距於兩 支承間，並於剛性支座上刻劃出測試板放置位置的邊界尺寸，以 確定每次測試板的位置都是一致的。 (2) 微調機械手臂使位移計的測頭準確地置於 PCB 板的中心點，且稍 微高於兩基座之水平面，以確立測板放置後與測頭間能緊密相 接，並以水準器測定，使位移計垂直於測試板。 (3) 將準備好的測試板水平放置於兩支座上，中心量測點的微壓使測 頭稍降一些，讀取並記錄下降位移初始值。 (4) 將固定重量之載重器輕輕放置加載於測試板上，讀取並記錄最終 位移值。所得試驗結果如表 3-1 所示。. 表 3-1. 正反面測試電路板勁度試驗之位移平均值. 勁度試驗之位移值(mm) 次數. 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 平均 正反平均. 測試板正面 0.54 0.55 0.54 0.61 0.56 0.53 0.59 0.57 0.61 0.56 0.566 0.573 測試板反面 0.58 0.6 0.64 0.58 0.58 0.58 0.59 0.58 0.52 0.55 0.58. z 模擬方面 用殼元素建立相同尺寸的印刷電路板模型，使其長軸兩端受簡支約 束，並在此數值印刷電路板中心點加載相同大小的集中力；將所得出中 心點的垂直位移資料與上述的實驗結果相互比較，以進而驗證印刷電路. 32.
(46) 板的勁度。彎曲試驗的數值模型如圖 3-10 所示，結果列於表 3-2。經由 彎曲試驗的驗證推斷，在印刷電路板的材料性質上是不需要修改的。這 結果也顯示出，數值模擬方面與實驗上是相當符合的。. 圖 3-10. 表 3-2. 電路板勁度試驗之數值模擬. 電路板勁度實驗與數值模擬之位移值比較表 Lab Test Result. 0.573 mm. Numerical Simulation Result. 0.53452 mm. 對於另一個簡化的修正是指同樣用殼元素所模擬的晶片封裝體，是 由晶片黏於基板上再封裝而形成，如圖 3-11 所示，晶片體每層的厚度如 表 3-3。在整體主系統與中間系統裡，晶片體被模擬成兩種殼元素型式； 一種是中心殼元素，另一種是周圍殼元素，如圖 3-12 所示。 Compound. Die Substrate. 圖 3-11. 原始晶片封裝體示意圖. 33.
(47) 表 3-3. 晶片封裝體各層之厚度. Thickness of layers in a chip Surrounding Core Area Area Compound 0.235 (mm) 0.540 (mm) Die 0.305 (mm) Substrate 0.360 (mm) 0.360 (mm). Compound. Core Shell. Die. Substrate Compound. Surrounding Shell Substrate. 圖 3-12. 固體元素與殼元素間的轉換. 簡化修正共分兩步驟來進行，第一步是將各元件的固體元素轉換為 殼元素，在此利用每層的厚度作為加權函數，取晶片體中每個組成部分 之性質的加權平均，以計算殼元素的等效材料性質，再以同樣方法求得 平均密度。第二步則是以數值計算三層立體元素與單層殼元素受均佈載 重撓曲時之中央點垂直位移。圖 3-13 所示為以固體元素模擬的內部三層 晶片體，取其中間面的四個邊加以完全約束，於上方施予均佈力；再將 由第一步得到的等效殼元素晶片體，如圖 3-14 所示，以同樣方式束制與. 34.
(48) 負載。對固體元素晶片體與等效殼元素晶片體的中心點，計算其位移並 作相互比較；最後則依據雙方中心點位移的比率，來調整所模擬的等效 殼元素之彈性係數。原始材料性質與修正材料性質分別列於表 3.4。. (a) Side-View (Fill Plot). (b) Iso-View (Line Plot). 圖 3-13. 固體元素封裝體之勁度測試. Core Shell Surrounding Shell. 圖 3-14. 等效之殼元素封裝體. 35.
(49) 表 3-4 修正主系統元件之材料性質 Original Material Property ρ ν Components Model E (GPa) G (GPa) (g/cm3) 0.39 (νyz) 16.8 (Ex) 7.59 (Gyz) Orthotropic 0.39 (νxz) 16.8 (Ey) 7.59 (Gxz) 2.1337 PCB Elastic 7.40 (Ez) 3.31 (Gxy) 0.11 (νxy) Solder Elastic 39.5 7.44 0.36 0.39 (νyz) 16.8 (Ex) 7.59 (Gyz) Orthotropic 0.39 (νxz) 16.8 (Ey) 7.59 (Gxz) 1.9518 Substrate Elastic 7.40 (Ez) 3.31 (Gxy) 0.11 (νxy) Die Elastic 131 11.58 0.23 Compound Elastic 28 2.987 0.35 Final Material Property Used in Main System ρ ν Components Model E (GPa) G (GPa) (g/cm3) PCB Shell Un-Changed Solder Un-Changed 0.33 (νyz) 52.9 (Ex) 21.5 (Gyz) Orthotropic 0.33 (νxz) Core Shell 52.9 (Ey) 21.5 (Gxz) 5.4850 Elastic 49.5 (Ez) 20.0 (Gxy) 0.21 (νxy) 0.37 (νyz) 21.3 (Ex) 8.39 (Gyz) Surrounding 0.37 (νxz) Elastic 21.3 (Ey) 8.39 (Gxz) 2.5370 Shell 17.9 (Ez) 6.83 (Gxy) 0.25 (νxy). 3.3. 負載與邊界條件 在 JEDEC 規範中對於元件測試的級數有不同的振動條件，條列如表. 4.1 所示，本研究採取第一項加載條件，負載曲線與頻寬於圖 3-15 所示。 在此節中將說明基於 JEDEC 規範下掃頻與加速度振動關係轉化為位移-時 間的歷時關係，以作為在掃頻分析裡的輸入負載。. 36.
(50) 在正弦掃頻振動下，對於測試板的四個角點給予垂直 Z 方向的振動， 其中這振動的週期 T、頻率 f 與角速度 ω 的關係可表示如下： ω = 2πf. and. T = 1/f = 2π/ω. 垂直振動 Z 方向的移動屬於時間的函數，假如所規定垂直振動下之 正弦振動函數中的 ω 為常數，此垂直 Z 方向振動位移是時間的函數並且 表示如下式，其中 A 是指振幅大小。 z = A sin ωt 然而，在這研究中的掃頻頻率也是時間的函數，如圖 3-15 與圖 3-16 所示，振動的過程分為兩階段部份就是頻率 0 Hz 到 80 Hz 與 80 Hz 到 2000 Hz，同樣地，振動時間也分為第一階段部份：t=0~tm 與第二階段部 份：t=tm~tend 表示。在此兩部份裡各有其不同的振動條件，第一階段的振 動過程中，頻率是由 0 Hz 增加至 80 Hz，但是位移振幅保持常數不變， 而 第 二 階 段 中 ， 頻 率 持 續 增 加 至 2000 Hz ， 但 是 峰 值 加 速 度 (peak acceleration)保持 20g 振動. a 20g. 80 Hz Stage 1. 圖 3-15. 2000 Hz. f. Stage 2. 振動條件之加速度-頻率關係. 37.
(51) A A0. 2000 Hz. 80 Stage 1. 圖 3-16. f. Stage 2. 振動條件之振幅-頻率關係. 在整個過程的掃頻時間下，設數目 n 為頻率變化率的一控制參數， 並且為一常數；在任一部份中，時間架構下可分割成許多段 n，且以 Δti 表示所分割的每一小段的時間，而指標 i 表示這部份裡的第幾小段。掃 頻過程中在任一個小段頻率皆會掃幾個週期後，再往下一個頻率，這裡 的加速振動分析則是以每個頻率掃兩週期，並假設每一小段頻率是常 數。在第 n 個小段的時間可表示為下式，且 n 為 1 ~ N，而 N 是時間段 總數，β 則為分段中的局部時間，即 0<β<Δtn。 t=. n −1. ∑ Δt + β ≣ ∑ Δt i. i =1. tn-1. or t = tn-1 + β. n −1. i. i =1. 在振動過程中，雖然振幅 A 與角速度 ω 也是時間函數，但是假設在 某個時間 t 或某時間間隔 Δti 下皆為常數，不隨時間改變。因此，在每一 小段頻率時的位移、速度、與加速度如下式可求得： z = A sin ωβ v = Aω cos ωβ a = -Aω2 sin ωβ ≣ -amax sin ωβ. 38.
相關文件
In order to have a complete and efficient decision-making policy, it has to be done with multi-dimensional reflection and analysis; The multi-criteria decision-making analysis
The objective of this research is to conduct the theoretical and experimental studies on how to use the Empirical Mode Decomposition method to process the response of a single
Tan, “Thermo-Mechanical Analysis of Solder Joint Fatigue and Creep in a Flip Chip On Board Package Subjected to Temperature Cycling Loading,” IEEE 48th Electronic Components
Tan, “Thermo-Mechanical Analysis of Solder Joint Fatigue and Creep in a Flip Chip On Board Package Subjected to Temperature Cycling Loading,” IEEE 48th Electronic Components
Tan, “Thermo-Mechanical Analysis of Solder Joint Fatigue and Creep in a Flip Chip On Board Package Subjected to Temperature Cycling Loading,” IEEE 48 th Electronic Components and
Instead of the conventional discrete model using an equivalent mass and spring, a continuous geometrical model of the finite element method is utilized to the dynamic analysis of
views of students’ errors and responding to errors (Son & Sinclair, 2010; Song & Pang, 2012), and on in-service teachers’ handling student errors in classroom
The process of optimization is as shown below: (1) the design is generated based on uniform random number, (2) the structural analysis is conducted by structural analysis
