MOS的Surface potential之探討

(1)

報告題名：

MOS 的 Surface potential 之探討

作者：蕭名凱俞詠騰李茂瑜系級：電子四甲學號：D9465722 D9465871 D9465909 開課老師：李景松老師課程名稱：化合物半導體元件開課系所：電子工程系開課學年：97 學年度第一學期

(2)

摘要

目前 MOSFET 被廣泛應用於在數位電路的應用之中，這是因其具有相當小的面積，而且能製造數千個元件於單一個積體電路之上。所以無庸置疑的，MOSFET 是目前積體電路設計的核心。MOSFET 的心臟是一個稱為 MOS 電容的金屬－氧化物－半導體結構。當在 MOS 電容上外加一個電壓時，在半導體之中接近氧化物－半導體界面的能帶將會彎曲。在氧化物－半導體界面處，傳導帶及價帶相對於費米能階的位置是 MOS 電容器電壓的一個函數，因此我們能夠藉由外加適當的電壓而將半導體的表面特性由 p 型反轉成 n 型，或者由 n 型反轉成 p 型。MOSFET 的操作及特性乃是由半導體表面處的這種反轉，以及所產生的反轉電荷密度所決定的。臨限電壓（threshold voltage）被定義為產生反轉層電荷所需要外加的閘極電壓，為 MOSFET 的一個重要係數。因表面電位於整個 MOSFET 的影響極廣, 故我們主要於探討當”閘極殿壓”==“臨界電壓”時,臨界反轉點的 MOS 表面電位. 關鍵字：表面電位，MOS，FET。

(3)

目錄

摘要

...i

目錄

...ii

一、MOSFET基礎

...4

1-1 場效電晶體簡介

...4

1-2 金氧半場效電晶體的構造、原理與特性...6

1-3 金氧半場效電晶體的應用...17

二、MOS通道一維表面電位分析

...錯誤! 尚未定義書籤。

2-1 表面電位概說及計算

...22

2-2 臨限電壓的求得

...24

2-3 表面電位相關推導...錯誤! 尚未定義書籤。

2-4 表面電位之繪圖與探討

...錯誤! 尚未定義書籤。

三、MOS通道二維電位描述

...29

3-1 改變VG

...29

3-2 改變L對表面電位的影響

...30

3-3 N通道改變NA摻雜量...34

(4)

結論

...37

(5)

一、MOSFET 基礎

1-1 場效電晶體簡介

一般場效電晶體（field effect transistor，簡稱 FET）和雙極電晶體一樣都有三隻接腳，不過工作原理卻完全不同。FET 的控制接腳稱為閘極（gate，簡稱 G 極），顧名思義閘極的功用就如同水壩的閘門；而水壩上方的水庫可以提供水，對應到 FET 的另一接腳稱做源極（source，簡稱 S 極）；水壩下方水的出口，對應到 FET 的第三隻腳稱為汲極（drain，簡稱 D 極）。而水流就可以對應到電流，不過半導體中的電流可以是電子流或電洞流，利用電子流來工作的稱為 n 通道場效電晶體（n-channel FET），利用電洞流來工作的稱為 p 通道場效電晶體（p-channel FET）。n 通道 FET 的源極提供電子，經過 n 型通道（channel），到達汲極，電流方向是由汲極流向源極；p 通道 FET 的源極則提供電洞，經過 p 型通道（channel），到達汲極，電流方向是由源極流向汲極。通道的特性和其附近的電場有關，該電場可由閘極的電位來控制，故此類電晶體稱為場效電晶體。圖 1 為 n 和 p 通道 FET 的示意圖。由於 FET 工作時只利用到多數載體，和少數載體的特性無關，故均屬於單載體元件（unipolar devices）。

(6)

圖 1、n 和 p 通道 FET 的結構比較圖 FET的構想在BJT被發明前就有了，只是那時材料及材料間介面缺陷都無法控制，一直沒有實用的FET結構出現。近年來由於材料及磊晶技術的進步，我們可以將材料及介面的缺陷及雜質降得很低， FET得到很大的發展。 FET 的種類除了依導通用的載體種類來分外，還可依照閘極的結構來分。FET 閘極結構有很多種類，這裡介紹兩種最常見的，一是逆向偏壓的 pn 接面，另一種是閘極金屬、絕緣氧化物和半導體形成類似電容的結構。前者稱為接面場效電晶體（junction field effect transistor，簡稱 JFET），後者稱為金氧半場效電晶體

（metal-oxide-semiconductor field effect transistor，簡稱 MOSFET）。而後者 MOSFET 也是我們主要要討論的重點。

(7)

1-2 金氧半場效電晶體的構造、原理與特性

MOSFET 應該是人類使用最多的電晶體種類，特別是在電腦及通訊相關的電子設備中，大量的這種電晶體開關幫助我們處理、運算及記憶大量的數據。由於 MOSFET 的結構特別適合被縮小化，而且功率需求也小，在同一晶片上製作上千萬個電晶體開關變得可行。 MOSFET控制通道的方式和JFET不同，但元件特性有許多相同之處。這裡我們以n通道MOSFET（簡稱NMOS）為例來介紹他的構造與原理。圖2 (a)為一典型的NMOS的結構示意圖。閘極是由金屬、氧化層和半導體依序疊在一起所形成類似電容的結構（氧化層當做介電質），故命名為金氧半場效電晶體。閘極只要加上足夠的正電壓，即可在半導體內靠近氧化層的介面上，吸引足夠多的導電電子形成通道，使源極與汲極的n+區導通。故控制閘極的電壓，等效上就是控制氧化層內的電場，就可以控制源極與汲極之間的導電特性。基板本體（body）有時也會接出一隻腳，使MOSFET變成四隻腳的元件，在大部分的應用中，基板本體會和源極接在一起，使源極、汲極和基板本體間的pn 接面永遠是不導通的，如此MOSFET 就變成和JFET類似的三隻腳元件。圖2(b)包括三隻接腳與四隻接腳的NMOS電路符號。

(8)

圖2、(a)為一典型的NMOS 的結構示意圖。(b)包括三隻接腳與四隻接腳的NMOS電路符號。由於 MOSFET 中，導電電子是在靠近介面的通道運動，因此氧化層與半導體接面必須製作得非常平整。現代的半導體技術能夠在矽晶圓的表面形成結構緻密的二氧化矽（SiO2）層，而且介面的品質可以有效地被控制，故常用的 MOSFET 元件均是以矽晶圓做基板材料。

(9)

下面我們將較仔細的介紹 n 通道 MOSFET 的工作原理以及元件在不同偏壓情形的變化。

當閘極沒加偏壓（相對於基板本體或與之連結之源極），源極與汲極間只是像兩個反向串接的 pn 接面，互不導通，NMOS 在所謂的截止（cut off）狀態，如圖 3(a)，其中還顯示了 n+型源極與汲極各和 p 型基板間 pn 接面的空乏區。

圖 3、不同閘極偏壓下，空乏區與通道形成之示意圖。(a)VGS=0，(b)

(10)

在閘極與基板本體（和源極相接）間慢慢加上正電壓，由於閘極的結構類似電容，閘極的金屬導體會堆積一些正電荷，而在氧化物絕緣層另一邊，則會吸引等量的負電，我們可以看成是吸引了導電電子，但電子在很短時間內即被多數載體電洞復和了，或者是電洞被閘極的正電荷趕跑了，不管哪一種看法，結果都是在靠近氧化層的p 型半導體內形成空乏區，所帶的負電都來自電洞被游離的受子摻雜，如圖3(b)，這裡先討論汲極與源極電位差很小的情形。源極與汲極間仍然不導通，NMOS 在截止區。 如果閘極的正電壓持續增加，到達一特定的臨限電壓 Vth，在氧 化層與半導體的介面會開始出現導電電子層，如圖 3 (c)。以後再增加

(11)

的閘極電壓就不再用來改變空乏區的大小，而是用來增加導電電子層的電子數目，如圖 3 (d)。這時源極與閘極可藉由此導電電子層形成之通道導通。由閘極的電壓變化，可以將原本 p 型半導體，轉變成具導電電子的 n 型通道，此導電通道我們稱為反轉層(inversion layer)。閘極電壓加到什麼程度反轉層才會形成呢？這必須考慮在半導體靠近氧化層介面的電子電位能受到閘極電壓影響產生的變化。假設沒有加閘極電壓時，氧化層和半導體中均無電場，電子在p 型半導體 中（遠離源極和汲極處）的電位能分佈應是平的，如圖4 (a)，圖中z 軸方向代表電子電位能，另兩軸是標示在半導體中的位置。電子不喜歡處在氧化層中，也就是說那裡的電位能較高，故在進入氧化層的介面上有一個像牆一樣很高的位障，阻止電子進入氧化層。靠近源極或汲極的n+半導體處，電子電位能較在p 型半導體中為低。圖4只畫出靠近源極附近的電位能分佈狀況，在汲極和源極電位差不大的情形下，在汲極附近的電位能分佈狀況也類似。介面通道區的電子電位能太高，導電電子被侷限在源極與汲極的n+區，不能互相導通。對閘極開始加正電壓時，氧化層中會有一朝向半導體基板的電場，如圖 4 (b)所示，電子在閘極金屬的電位能會變低，靠近介面的 p 型半導體區的電子電位能也會被往下拉，電位能面彎曲的部分就是空乏區的部分。

(12)

圖 4、NMOS 中，對於不同閘極偏壓，電子電位能在半導體中的分佈 圖。(a)VGS=0，(b) VGS<Vth，(c) VGS>Vth。導電電子無法進入氧化 層，故氧化層用一極高的位障表示。 當閘極的電壓足夠高，即超過 Vth 時，靠近介面的半導體區的電子電位能會下降到使源極（n+區）中的導電電子能夠流入通道區，如圖 4(c)所示，形成反轉層，源極與汲極間遂能導通。圖 5(a)是在不同的閘極偏壓，靠近氧化層的半導體中，電子電位能沿著源極、通道中點 C 到汲極的分佈改變；圖 5(b)則是由 C 點、沿著和介面垂直方向，朝向基板方向的電子電位能變化，虛線是由源

(13)

極到 p 型半導體基板的電位能變化。通道中點 C 在圖 3(a)及 4(a)中也有標出來。從圖 5 中很容易看出通道區和源極電子電位能的差別，而閘極電壓就是用來調整在氧化層與半導體介面通道的電子電位能。圖 5、NMOS 中，對於不同閘極偏壓，電子電位能在半導體中，(a) 沿著源極、通道中點 C 到汲極，以及(b)由 C 點、沿著和介面垂直方 向，朝向基板方向的分佈圖。(1)VGS=0，(2) VGS<Vth，(3) VGS=Vth， (4) VGS>Vth。(b)中之虛線是由源極到 p 型半導體基板的電位能變 化。 這裡還有一點要說明，在 VGS 超過 Vth 後，再增加的電壓除了持續在閘極金屬層有正電荷儲存外，在半導體區也必須增加等量的負電荷，由於此時反轉層已形成，負電荷很容易由源極進入通道，所費之能量遠較改變空乏區產生負電荷來得小，因此空乏區寬度就不再變化了。瞭解了NMOS 的基本工作原理，下面我們可以開始討論他的電

(14)

的變化。有關MOSFET 在數位電路的應用，我們這裡介紹兩個簡單且具有代表性的電路，一個是CMOS 的反閘（NOT gate），他是一種數位邏輯閘（logic gate），功用是輸入是數位訊號＂1＂時，輸出是＂0＂；數入是＂0＂時，輸出是＂1＂。另一個是電腦必備的動態隨機存取記

(19)

憶體(dynamic random-access memory, DRAM)的一個記憶胞(memory cell)，就是一個能夠記憶＂1＂或＂0＂的電路單元。

CMOS 反閘反閘是一個很基礎的邏輯運算，可以用BJT 來做，

也可以用NMOS 來做，但均不如CMOS 的電路來的簡潔，而且以功率消耗而言，CMOS 電路更是優越。圖9(a)是一個由NMOS 和PMOS 串接的一

個CMOS 電路，二者閘極連結在一起當作輸入端

vI

，汲極接在一起做

輸出端

vO

，提供電路兩端5V的直流電源。

圖9、(a)一個由NMOS 和PMOS 串接的一個CMOS 反閘電路，(b)

vO

對

vI

的轉換特性曲線。

的轉換特性曲線，圖中可以看出輸入在0V附近一定範圍輸出為5V，輸入在5V 附近則輸出為0V，合乎反閘的邏輯運算要求。另外有一點要注意的，當輸入無訊號變化時，也就是電晶體並無改變導通之狀態，通過兩個電晶體的電流均為0，故沒有功率損耗。功率損耗只發生在輸入有＂0＂和＂1＂之間變化的時候。動態隨機存取記憶體 DRAM 是由矩陣式排列的記憶胞組成，一個DRAM 的晶片上會有很多矩陣，只要適當的安排地址，就很容易可以直接找到對應的記憶胞。所謂＂隨機存取＂，是相對於早期，例如磁帶類型的記憶元件，必須依序一個個的把記憶取出的方式。＂動態＂的意義則是指這個記憶體必須常常去＂更新＂或＂提醒＂(refresh)，也就是記憶不太好，記憶時間太長會容易有錯誤。

(21)

圖10、(a)DRAM 的一部份，虛線框起來的是一個基本記憶胞；(b) 一個DRAM 的記憶胞可以類比成容器和閥的系統，電容相當於裝水的容器，NMOS 開關就相當於水閥。 DRAM 的記憶胞基本上就是一個電容加上一個控制充放電及讀取的電晶體開關，如圖10(a)所示。這裡用的是NMOS，但是源極和汲極並沒特別標出，主要原因是他是用作雙向開關，電流可以流入或流出電容。每一個記憶胞會外接兩條線，一條是控制閘極的稱字線(word

(22)

line)，加上正電壓時可以選擇同一行的記憶胞（同一個字的不同位元），將他們的NMOS 開關導通；另一條接到源/汲極的稱為位元線(bit line)，用來＂寫＂或＂讀＂資料到記憶胞中。所謂＂寫＂資料，是指當控制開關導通時，電容可以充電或放電，使得位元線的電壓訊號和電容兩端的電壓是一樣的。當控制開關不導通，電容便維持（記憶）他被＂寫＂入的電位，通常高電位為數位資料＂1＂，接近0V 的電位為數位資料＂0＂。要＂讀＂的時候，將控制開關打開，這時位元線則接到一個類似電位計的電路，即可讀出電容儲存的訊號。由於電路中的電容的正負電極間有漏電流，經一段時間就必須＂更新＂一下資料。一個DRAM 的記憶胞可以類比成如圖10(b)的容器和閥的系統，電容相當於裝水的容器，水位到一定的高度就當作＂1＂，幾乎沒水就是＂0＂。NMOS 開關就相當於水閥，控制水是否流通。要寫入＂1＂時就將閥門打開，水加適當的壓力注入容器，寫＂0＂則將水放掉。到讀記憶的資料，就將閥打開，讀一下水壓即可。

(23)

二、MOS 通道一維表面電位分析

2-1 表面電位概說及計算

表面電位（surface potential）ys是本體半導體之中所量測到的EFi （本微費米能階）以及在半導體表面所量測到的EFi兩者之間的差。其乃是跨降在空乏電荷層的位勢差。 ( 本微費米能量 )是位於接近禁止能帶隙中央的位置。我們可以明確地計算本微費米能量的位置。由於電子與電洞的濃度相等，此表示式為: Nc exp[-(Ec -Efi )/kT]=Nv exp[-(Efi -Ev )/kT] 中隙能量定義為: Efi – Emidgap=(3/4) kT ln [m*p/m*n] 在閘極電壓等於臨限電壓時，表面電位ys= 2 fF，電位 fF是EFi與EF （費米能階）之間的差。而此時的空乏區寬度 w 我們可以以一個類似於單邊 pn 接面的型式來表示：式子中es是半導體的電容率，VBG是本體端的電壓，NA則是施體的摻雜濃度。在知道這些之後，我們就可以實際來計算所要的表面電位及空乏區寬度的值了。以下是我們用 mathematica 實際做出的程式及結果：

(24)

ymin：指ys，ni：本微載子濃度，Vt：熱電壓長度單位：cm （我們所用的設定數據均是用本專題最後所附的參考資料上的數據，以方便對照查證。）如此我們即可求得所要的表面電位及空乏區寬度的值。但這只是個開始，因為在 MOS 的表面，其表面電位是會變動的，絕不可能是我們求得的這個定值，所以我們還要以其他方法來求得表面電位，再與現在已求得的來對照結合，以獲取最正確的結果。

(25)

2-2 臨限電壓的求得

臨限電壓（threshold voltage）被定義為是為了達到臨限反轉點所需要外加的閘極電壓。我們要探討在臨限電壓時 MOS 的表面電位分佈，就必須知道在我們設定的情況下臨限電壓的值，即我們必須知道臨限電壓的表示式。臨限電壓VT是半導體摻雜、氧化物電荷以及氧化物厚度的一個函數，我們可將它寫為：：空乏區每單位面積的最大空乏電荷密度的大小 Cox：每單位面積的氧化物電容，VFB：平帶電壓而對一個均勻摻雜的基板而言，臨限電壓更可被寫成：再經過短通道修正後，可以得到最終的臨限電壓表示式： tox：氧化物的厚度，eox：氧化物的電容率 L_{：通道長度，}VD：汲極電壓，Vbi：內建電位障礙

(26)

2-3 表面電位相關推導

前兩節我們已分別求得表面電位的一個代表值和臨限電壓的表示式。而現在我們要做的便是從另一個方向去推導表面電位詳細的表示式，進而使得分布在 MOS 表面各處的表面電位大小關係能清楚地顯現出來。首先我們由 Poisson’s equation 開始推導， Poisson’s equation： A S N q y x ε ψ ψ ₌ ∂ ∂ + ∂ ∂ 2 2 2 2 由此可導出一有關ys的式子： _A _D dx d S S − ψ = ψ 2 2 A= 4 eox es 1 toxw + 6 w2 D= q es NA- 4 eox es VG tox w + 6 VBG w2 而接下來再利用我們已知的ys邊界條件： ys=Vbi for x=0 ys=VD+Vbi for x= L 代入求解，最後可解得ys的表示式：這就是在我們的專題中非常重要的式子。利用我們導出的這個式子，配合上先前已經求出的表面電位值、空乏區寬度和臨限電壓表示式，我們就可完整地繪出在臨限電壓時平行 MOS 介面的方向（x 軸）與表面電位的關係圖。而且我們導出的ys表示式還能進一步導出其最小值ymin：

(27)

然後將 A 與 D 之式子代入ymin還能更進一步求出閘極電壓VG和ymin的

關係式：

不過由於我們討論的是在閘極電壓等於臨限電壓的狀況下，所以以上兩個式子並沒有用到，但還是有提出來的必要性，因為它們都與表面電位的討論有關。

(28)

2-4 表面電位之繪圖與探討

在這一節我們將把已求得的資料加以整合，來繪出表面電位的描述圖。圖 11 是一 MOSFET，我們即是要畫出在臨限電壓時，沿著 x 軸表面電位的變化圖。圖 11、一 MOSFET 之剖面圖在資料整合時，會發現ys的表示式中仍有未知的表面電位值及空乏區寬度值，我們將在 2-1 節所求得之表面電位代表值以ymin表示代入，而其對應的空乏區寬度值以 w 表示代入，如此即可解決這個問題。以下是用 mathematica 實際做出的程式及結果：

(29)

(30)

圖 12、表面電位描述圖（由下至上：V_D1V ~5V）

圖 12 是程式執行的結果，為在長度為 1μm 的通道中，表面電位變化之情形，由下到上的五條曲線是改變汲極電壓（由 1V~5V）

(31)

的值所造成之結果。由此圖我們可知道，改變汲極電壓對表面電位所造成的影響是在靠近汲極端的表面電位會受到汲極電壓之影響而大幅上升，而通道中央及靠近源極的表面電位則是幾乎不受影響。為了探討更多特性，我們將上述程式稍作修改，把表面電位ys之表示式減去在 2-1 節所求得之表面電位代表值，再將圖的縱軸取對數來觀察。以下是用 mathematica 實際做出的程式及結果：

(32)

圖 13 圖 13 是程式執行的結果，從此圖我們可以看出，減去在 2-1 節用理論所求得之表面電位代表值後，圖上的電位仍然全大於 0，這表示我們用理論所求得之表面電位值是表面電位的最小值。而且約在圖中通道中心的位置電位最小，幾乎接近 0，在扣除因實驗所可能產生的誤差後，我們可以知道約在通道中心的位置表面電位最小，而且就是我們用理論（y = 2 fs F）所求得之表面電位值。

(33)

1 2 3 4 5 y s

HL

V

(36)

第五章結論

MOS 的表面電位以往在半導體物理之中通常以一未知數或常數就輕鬆帶過,這次專題探討後才了解,當仔細了解並實際以可變參數代入公式,以 MATHEMATICA 做圖分析後,顯示出實際上更為細微的結果,並告訴了我們表面電位並非定值,而是隨著代入參數的不同而有所變化,且讓我們知曉這些數據並不是可以隨便決定的,而是有更多的實驗做根據. 在實驗中,我們可以發現當改變汲極電壓和改變通道長度對表面電位的影響,及其他外在因素所可能會造成的改變,也使我們粗略了解到目前業界為何以小尺寸元件為競爭的標的. 於實驗中 , 為了順利模擬出公式的推導 , 閱讀了不少有關 MATHEMATICA 的參考書,於其中獲益良多,也驚訝於其軟體的強大, 希望以後能有機會再多多琢磨,並能將這次的經驗發揮到其上,也讓專題多出了額外的收穫。

(37)

參考資料

1.IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL. ED-26,NO.4,APRIL 1979,PAGE453~460.

2.書名：Semiconductor Physics & Devices，作者：Donald A. Neamen PAGE519~600.

3.Kano,K.Semiconductor Devices.Upper Saddle River,NJ：Prentice Hall,1998.