HIPIMS鍍製HfO2氧化層之MIM電容的鐵電量測

全文

(1)國立臺灣師範大學機電工程學系碩士論文指導教授：劉傳璽博士鄭慶民博士阮弼群博士 HIPIMS 鍍製 HfO2 氧化層之 MIM 電容的鐵電量測 Ferroelectric of HfO2 dielectric layer by high power impulse magnetron sputtering for MIM capacitors. 研究生：石登元撰中. 華. 民. 國. 1. 0. 5. 年. 6. 月.

(2) 致謝非常感謝指導教授劉傳璽教授這兩年碩士階段的細心指導，老師重點清晰的教學方式與多年的職場經驗，讓學生能以淺顯易懂的角度來面對深奧的理論，並能因此快速的吸收半導體相關知識，除了學術方面，從老師身上同時也學到了做人處事的方式以及將來在這社會工作應有的態度，這間接加強了我對社會的價值觀。感謝阮弼群教授在我研究上的建議與討論，這讓我的研究能有條有理的步步邁進，同時也在老師身上學到了從材料和製程的角度來思考元件的特性。並感謝口試委員鄭慶民教授、鄭淳護教授和林奎至教授，在口試時的指教與寶貴意見的提供，這讓我更加了解了我的研究以及論文該改進的部分，也使得我的論文更加完善。感謝實驗室的學長宜憲與禹丞，在我剛進來實驗室時的親切帶領，這彷彿我們原本就是朋友一般的相處，還分享了許多經驗。感謝我的實驗室同窗彥廷、典勇和揚群，我們不只在課業上一同努力，日常生活中點點滴滴回憶都是支持著我在實驗室學習以及研究的動力，這些日子來我們一同度過許許多多的難關，編撰論文時也是互相鼓勵對方一路走過來，這將是我人生無可取代的經歷。感謝我們的學弟彥成這些日子陪同我們幫助我們處理一些雜事，也一同探討研究方面的事，實驗室的生活已無法想像沒有你的位置，也期望我們大家都能繼續保有研究的熱忱與友好的溝通。感謝明志的同學宗家與弘育，我的研究沒有你們一定無法這麼順利進行。感謝我的朋友廷宇、乃睿、慶冠和友寬在假日一起在外打球、逛街、吃飯等休閒活動，這讓我能有效的紓解壓力，讓我更享受碩士生涯的日子，最後要感謝我的家人們，母親總能在我回家時準備好食物等待我，看著弟弟在努力學習也令我更加欣慰，舅舅的支持也讓我能更確立的目標完成我的碩士學位。感謝這段時間我生活周遭各位的幫助與支持。.

(3) 摘要鐵電材料是目前熱門的研究目標之一，現今科技的發展使得我們對於電子元件的尺寸追求越來越小。然而傳統鐵電材料所鍍製的薄膜厚度大約幾百奈米，薄膜的漏電也非常大，從而影響鐵電材料在記憶體上的應用。所以科學家們開始尋找新型的鐵電材料，並且發現 HfO2 和 ZrO2 等材料，有機會取代傳統鐵電材料。其中 HfO2 更是許多科學家所看好的新型鐵電材料選擇，並嘗試使用不同的鍍製方式來探討 HfO2 薄膜所能展現出的鐵電特性。在本研究中，我們將利用高功率脈衝磁控濺鍍 (High Power Impulse Magnetron Sputtering, HIPIMS)來製備 HfO2 鐵電層。試片的基本結構上為，在 P-type 矽基板上使用 DC sputter 鍍製下電極的 Mo，再來是鐵電層 HfO2，最後則是上電極的 Al。實驗總共會有三組 Sample 的變化。Sample 1 為在 HfO2 層中摻雜 Zr 形成 HfO2:Zr 薄膜。Sample 2 則是在 HfO2 層上鍍製一層 Zr 層。Sample 3 是在 HfO2 的上下方分別鍍製 TiN 層以及 ZrN 層兩種結構變化。試片完成後，做鐵電性的量測，並配合物性測量作分析。最後，本研究在三組 Sample 中皆有發現極化現象。在 Sample 1 中得知 HIPIMS 鍍製時，氧氣通量在 10 sccm 表現最佳，並且 RTA 在 850℃時無鐵電性表現。在 Sample 2 中得知 Zr 摻雜在 HfO2 的量不是越多越好，在 TEM 中看出 HIPIMS 鍍製時 Hf 對 Mo 層造成損害的情況，這情況在 Sample 3 的結構中能有效的改善。而 Sample 3 試片的鐵電性在三組中是表現最好的，TiN 與 ZrN 在 RTA 溫度上的趨勢表現相反，推測是因為兩者在應力結構上表現不同。. 關鍵字: 高功率脈衝磁控濺鍍、鐵電材料、二氧化铪. i.

(4) Abstract Ferroelectric material is now one of the popular research objectives. Due to the current development of technology, the size of electronic components become smaller and smaller. However, the film thickness of the conventional ferroelectric material is about few hundred nanometers and the current leakage is large, thus effecting the application of ferroelectric material used in memory devices. Therefore, scientists began looking for new ferroelectric materials such as HfO2, ZrO2 and other materials with the opportunity to replace the conventional ferroelectric materials. HfO2 is the choice for many researchers who try to use different deposition methods to find out the ferroelectric properties in HfO2 films. In this research, we used High Power Impulse Magnetron Sputtering (HIPIMS) for the deposition of HfO2 ferroelectric layers. The basic structure of the sample was Al/HfO2/Mo/p-Si in which Al and Mo were deposited by DC sputter. In Group 1, we doped Zr into HfO2 to form HfO2:Zr layer. In Group 2, we deposited a Zr layer above the HfO2 layer. In Group 3, we formed two different structures in which TiN and ZrN were separately deposited above and below HfO2. Then measurements of ferroelectric and physical properties were performed for all the samples.. Keywords: HIPIMS, Ferroelectric material, HfO2. ii.

(5) 目錄第一章緒論 .......................................................................................................... 1 1.1 研究背景與動機 ....................................................................................... 1 1.1.1 本論文研究架構 ............................................................................ 2 第二章文獻探討 .................................................................................................. 3 2.1 金氧半場效電晶體 ................................................................................... 3 2.1.1 摩爾定律 ........................................................................................ 4 2.1.2 電晶體之結構 ................................................................................ 6 2.1.3 電晶體之操作性能 ........................................................................ 8 2.2 鐵電材料 ................................................................................................. 12 2.2.1 傳統鐵電材料 .............................................................................. 12 2.2.2 鐵電材料之結構特性 .................................................................. 13 2.2.3 鐵電性質 ...................................................................................... 14 2.2.4 鐵電之電滯曲線 .......................................................................... 16 2.3 高介電係數材料 ..................................................................................... 18 2.3.1 高介電係數氧化層材料 HfO2 .................................................... 21 2.4 磁控濺鍍系統 ......................................................................................... 24 2.5 高功率脈衝磁控濺鍍系統 ..................................................................... 26 2.5.1 高功率脈衝磁控之電源系統 ...................................................... 28 2.5.2 脈衝製程 ...................................................................................... 31 2.6 影響鐵電薄膜製程的因素 ..................................................................... 33 2.6.1 共鍍元素濃度對鐵電薄膜的影響 .............................................. 34 2.6.2 製程時環境氣體對鐵電薄膜的影響 .......................................... 36 2.6.3 給予外加應力層時對鐵電薄膜的影響 ...................................... 37 2.7 總結 ......................................................................................................... 40 iii.

(6) 第三章實驗方法 ................................................................................................ 42 3.1 實驗原理 ................................................................................................. 42 3.1.1 實驗設計與流程 .......................................................................... 43 3.1.2 元件樣本的製程參數 .................................................................. 47 3.2 實驗儀器介紹 ......................................................................................... 50 3.2.1 快速熱退火 (RTA) ...................................................................... 50 3.2.2 表面輪廓儀 (α-Step) ................................................................... 52 3.3 物性量測之實驗儀器 ............................................................................. 53 3.3.1 X 光繞射分析儀 (XRD) ............................................................. 53 3.3.2 穿透式電子顯微鏡 (TEM) ......................................................... 55 3.3.3 離子減薄機 (Ion Miller) ............................................................. 57 3.3.4 原子力顯微鏡 (AFM) ................................................................. 58 3.4 電性量測之實驗儀器 ............................................................................. 59 3.4.1 鐵電特性 (Ferroelectric Characteristic) ...................................... 60 3.5 總結 ......................................................................................................... 61 第四章結果與討論 ............................................................................................ 63 4.1 鐵電性量測結果 ..................................................................................... 63 4.1.1 HfO2 摻雜 Zr 之鐵電性量測 ....................................................... 63 4.1.2 HfO2 熱擴散 Zr 之鐵電性量測 ................................................... 67 4.1.3 HfO2 添加 TiN 和 ZrN 層之鐵電性量測 .................................... 73 4.2 XRD 量測結果 ....................................................................................... 82 4.2.1 HfO2 熱擴散 Zr 之 XRD 量測 ..................................................... 82 4.2.2 HfO2 添加 TiN 和 ZrN 層之 XRD 量測...................................... 84 4.3 TEM 量測結果 ....................................................................................... 88 4.3.1 HfO2 熱擴散 Zr 之 TEM&EDS 量測 .......................................... 88 iv.

(7) 4.3.2 HfO2 添加 TiN 和 ZrN 層之 TEM&EDS 量測 ........................... 89 4.4AFM 量測結果 ........................................................................................ 91 4.4.1 HfO2 添加 TiN 和 ZrN 層之 AFM 量測 ..................................... 91 第五章結論與展望 ............................................................................................ 93 5.1 結論 ......................................................................................................... 93 5.2 未來展望 ................................................................................................. 94 參考文獻 .............................................................................................................. 95. v.

(8) 表目錄表 2-1 各材料間高介電係數與 SiO2 介電係數之比較..................................... 20 表 2-2 傳統濺鍍系統與 HIPIMS 系統的比較 .................................................. 29 表 3.1 三種 PVD 技術之比較 ............................................................................ 43 表 3.2 Al/HfO2:Zr/Mo/p-Si 元件製程參數 ......................................................... 47 表 3.3 Al/TiN/HfO2:Zr/TiN/Mo/p-Si 元件製程參數 .......................................... 49. vi.

(9) 圖目錄圖 2.1 摩爾定律 (Moore’s law) ........................................................................... 5 圖 2.2 高度整合晶片涵概 SOC 和 SIP................................................................ 5 圖 2-3 金氧半 (MOS)結構剖面示意圖 ............................................................... 6 圖 2.4 n 型金氧半場效電晶體 (n-MOSFET)剖面結構示意圖 .......................... 8 圖 2.5 理想 n-MOSFET 輸出特性 ID-VD 圖 ........................................................ 9 圖 2.6 非理想 n-MOSFET 輸出特性 ID-VD 圖 .................................................. 11 圖 2.7 理想鈣鈦礦結構示意圖，O 為陰離子，A 為離子半徑較大的陽離子，. B 為離子半徑較小的陽離子 .................................................................. 12 圖 2.8 鈦酸鋇 (BaTiO3) 單位晶胞的 (a)等角投影視圖 (b)前視圖 ............. 15 圖 2.9 鐵電內部極化示意圖 (a) 未外加電場 (b) 有外加電場 ..................... 15 圖 2.10 理想鐵電材料之電滯曲線圖 ................................................................ 16 圖 2.11 閘極氧化層材料之介電常數與能隙關係圖 ........................................ 19 圖 2-12 CET 對漏電流在不同的 Hf 金屬沉積厚度下的趨勢 .......................... 22 圖 2.13 Hf 沉積不同厚度所對映到的氧化層以及介面層的厚度 .................... 23 圖 2.14 沉積不同厚度 Hf 的 TEM 圖。THf = (a)0, (b)1.3, (c)2.6 and (d)3.9 nm ................................................................................................................. 23 圖 2.15 HIPIMS 與不同薄膜技術之電漿密度比較示意圖 .............................. 27 圖 2.16 Thornton 的 Structure Zone Model 示意圖 ............................................ 28 圖 2-17 HIPIMS 電源系統配置圖 ...................................................................... 29 圖 2.18 HIPIMS 電流電壓圖.............................................................................. 30 圖 2-19 圖 2.19 典型 HIPIMS 電源工作的靶電流、靶電壓與時間的關係圖 ................................................................................................................. 31 圖 2.20 脈衝 On/Off time 對靶電壓及電流的變化圖 ...................................... 33 vii.

(10) 圖 2.21 HfO2 在不同 Y 濃度下之 GIXRD 圖 .................................................... 35 圖 2.22 摻雜不同濃度 Y 下的 P-E 曲線 ........................................................... 36 圖 2.23 熱處理時分別在通以(a) O2 和(b) N2 之室溫下的 P-E 遲滯曲線 ....... 37 圖 2-24 圖 2.24 10 nm 厚 Hf0.5Zr0.5O2 在 (a)Pt TE 用 FGA 處理 (b)Pt/TiN TE 用 FGA 處理 (c)Pt TE 用 FGA 處理的 P-V 圖以及 (d)各條件下不同溫度熱處理時 2Pr 的折線圖 .................................................................. 38 圖 2-25 圖 2.25 Pt TE 的 Hf0.5Zr0.5O2 在 FAG 分別為 300、400、500、600℃ 時的漏電流 ............................................................................................. 39 圖 3.1 試片實驗流程設計圖 .............................................................................. 44 圖 3.2 DC Sputter 系統機台 ................................................................................ 45 圖 3.3 HIPIMS 和 RF Sputter 系統機台 ............................................................. 46 圖 3.4 MIM 元件製作流程示意圖 ...................................................................... 47 圖 3.5 Al/HfO2:Zr/Mo/p-Si 之 MIM 元件結構示意圖 ....................................... 48 圖 3.6 Al/TiN (ZrN/HfN)/HfO2/ TiN (ZrN/HfN)/Mo/p-Si 之 MIM 元件結構示意圖 ......................................................................................................... 49 圖 3.7 RTA 快速熱退火機台 .............................................................................. 51 圖 3.8 表面輪廓儀α-Step .................................................................................. 52 圖 3.9 XRD 量測示意圖 ...................................................................................... 54 圖 3.10 XRD 分析儀器 ........................................................................................ 55 圖 3.11 HR-TEM 儀器 ......................................................................................... 57 圖 3.12 離子減薄機 Ion Miller .......................................................................... 58 圖 3.13. AFM 儀器 QScan Plus ........................................................................ 59. 圖 3.14 量測電性時放置試片之黑箱內部圖 .................................................... 60 圖 3.15 鐵電量測儀器 RT66B .......................................................................... 61 圖 4.1.1 Sample 1 Al/HfO2:Zr/Mo/p-Si 退火溫度 550℃ 氧氣通量 5 sccm ... 64 viii.

(11) 圖 4.1.2 Sample 1 Al/HfO2:Zr/Mo/p-Si 退火溫度 550℃ 氧氣通量 10 sccm .. 64 圖 4.1.3 Sample 1 Al/HfO2:Zr/Mo/p-Si 退火溫度 550℃ 氧氣通量 15 sccm .. 65 圖 4.2.1 Sample 1 Al/HfO2:Zr/Mo/p-Si 退火溫度 700℃ 氧氣通量 5 sccm .... 65 圖 4.2.2 Sample 1 Al/HfO2:Zr/Mo/p-Si 退火溫度 700℃ 氧氣通量 10 sccm .. 66 圖 4.2.3 Sample 1 Al/HfO2:Zr/Mo/p-Si 退火溫度 700℃ 氧氣通量 15 sccm .. 66 圖 4.3 Sample 1 不同參數下 3 V 的殘留極化強度趨勢圖 ............................... 67 圖 4.4.1 Sample 2 Al/Zr/HfO2/Mo/p-Si Zr =2 nm 退火溫度 350℃ .................. 68 圖 4.4.2 Sample 2 Al/Zr/HfO2/Mo/p-Si Zr =2 nm 退火溫度 450℃ .................. 68 圖 4.4.3 Sample 2 Al/Zr/HfO2/Mo/p-Si Zr =2 nm 退火溫度 550℃ .................. 69 圖 4.5.1 Sample 2 Al/Zr/HfO2/Mo/p-Si Zr =4 nm 退火溫度 350℃ .................. 69 圖 4.5.2 Sample 2 Al/Zr/HfO2/Mo/p-Si Zr =4 nm 退火溫度 450℃ .................. 70 圖 4.5.3 Sample 2 Al/Zr/HfO2/Mo/p-Si Zr =4 nm 退火溫度 550℃ .................. 70 圖 4.6.1 Sample 2 Al/Zr/HfO2/Mo/p-Si Zr =6 nm 退火溫度 350℃ .................. 71 圖 4.6.2 Sample 2 Al/Zr/HfO2/Mo/p-Si Zr =6 nm 退火溫度 450℃ .................. 71 圖 4.6.3 Sample 2 Al/Zr/HfO2/Mo/p-Si Zr =6 nm 退火溫度 550℃ .................. 72 圖 4.7 Sample 2 不同參數下 3 V 的殘留極化強度趨勢圖 ............................... 72 圖 4.8.1 Al/TiN/HfO2/TiN/Mo/p-Si TiN =2 nm 退火溫度 350℃ ..................... 73 圖 4.8.2 Al/TiN/HfO2/TiN/Mo/p-Si TiN =2 nm 退火溫度 450℃ ..................... 74 圖 4.9.1 Al/TiN/HfO2/TiN/Mo/p-Si TiN =4 nm 退火溫度 350℃ ..................... 74 圖 4.9.2 Al/TiN/HfO2/TiN/Mo/p-Si TiN =4 nm 退火溫度 450℃ ..................... 75 圖 4.9.3 Al/TiN/HfO2/TiN/Mo/p-Si TiN =4 nm 退火溫度 550℃ ..................... 75 圖 4.10.1 Al/TiN/HfO2/TiN/Mo/p-Si TiN =6 nm 退火溫度 350℃ ................... 76 圖 4.10.2 Al/TiN/HfO2/TiN/Mo/p-Si TiN =6 nm 退火溫度 450℃ ................... 76 圖 4.10.3 Al/TiN/HfO2/TiN/Mo/p-Si TiN =6 nm 退火溫度 550℃ ................... 77 圖 4.11 Sample 3 TiN 層 3 V 的殘留極化強度趨勢圖 ...................................... 77 ix.

(12) 圖 4.12.1 Al/ZrN/HfO2/ZrN/Mo/p-Si ZrN =2 nm 退火溫度 350℃ .................. 78 圖 4.12.2 Al/ZrN/HfO2/ZrN/Mo/p-Si ZrN =2 nm 退火溫度 450℃ .................. 78 圖 4.13.1 Al/ZrN/HfO2/ZrN/Mo/p-Si ZrN =4 nm 退火溫度 350℃ .................. 79 圖 4.13.2 Al/ZrN/HfO2/ZrN/Mo/p-Si ZrN =4 nm 退火溫度 450℃ .................. 79 圖 4.13.3 Al/ZrN/HfO2/ZrN/Mo/p-Si ZrN =4 nm 退火溫度 550℃ .................. 80 圖 4.14.1 Al/ZrN/HfO2/ZrN/Mo/p-Si ZrN =6 nm 退火溫度 350℃ .................. 80 圖 4.14.2 Al/ZrN/HfO2/ZrN/Mo/p-Si ZrN =6 nm 退火溫度 450℃ .................. 81 圖 4.14.3 Al/ZrN/HfO2/ZrN/Mo/p-Si ZrN =6 nm 退火溫度 550℃ .................. 81 圖 4.15 Sample 3 ZrN 層 3 V 的殘留極化強度趨勢圖 ..................................... 82 圖 4.16.1 Sample 2 Zr 層厚度為 2 nm 時的 XRD 圖 ......................................... 83 圖 4.16.2 Sample 2 Zr 層厚度為 4 nm 時的 XRD 圖 ......................................... 83 圖 4.16.3 Sample 2 Zr 層厚度為 6 nm 時的 XRD 圖 ......................................... 84 圖 4.17.1 Sample 3 TiN 層厚度為 2 nm 時的 XRD 圖 ...................................... 85 圖 4.17.2 Sample 3 TiN 層厚度為 4 nm 時的 XRD 圖 ...................................... 85 圖 4.17.3 Sample 3 TiN 層厚度為 6 nm 時的 XRD 圖 ...................................... 86 圖 4.18.1 Sample 3 ZrN 層厚度為 2 nm 時的 XRD 圖 ...................................... 86 圖 4.18.2 Sample 3 ZrN 層厚度為 4 nm 時的 XRD 圖 ...................................... 87 圖 4.18.3 Sample 3 ZrN 層厚度為 6 nm 時的 XRD 圖 ...................................... 87 圖 4.19.1 Sample 2 Zr 厚度 2 nm 退火溫度 550℃ ........................................... 88 圖 4.19.2 Sample 2 Zr 厚度 6 nm 退火溫度 550℃時的 TEM .......................... 89 圖 4.20.1 Sample 3 TiN 厚度 2 nm 退火溫度 550℃時的 TEM ....................... 90 圖 4.20.2 Sample 3 TiN 厚度 6 nm 退火溫度 550℃時的 TEM ....................... 90 圖 4.21 Sample 3 TiN 各參數粗糙度趨勢圖 ...................................................... 91 圖 4.22 Sample 3 ZrN 各參數粗糙度趨勢圖 ..................................................... 92. x.

(13) 第一章. 緒論. 1.1 研究背景與動機在科技蓬勃發展的時代，遵循著摩爾定律 (Moore’s law)預估，各式各樣的電子元件皆朝向尺寸微縮且功能多樣的目的來發展。積體電路在這近幾十年中不斷的創新，使電晶體的積集度不斷增加，效能與應用也隨之提升。記憶體也是如此，快閃式記憶體為當今目前最常見的非揮發記憶體，隨著記憶體尺寸的縮小，穿隧介電層的厚度也越來越薄。厚度變薄可以得到比較快的讀寫速度，但是相對的其電荷保存時間會因為漏電流的增大而縮短。在較厚的穿隧氧化層中，單一個點的缺陷是不足以造成載子從多晶矽閘極躍遷至矽基板進而形成漏電，既使出現多數個點的缺陷，只要缺陷的點和點距離大於載子可躍遷的距離，電荷流失的現象就不容易產生。所以當穿隧氧化層變薄時，存在於多晶矽閘極的電荷藉著穿隧氧化層內單一點缺陷產生躍遷的機率將會提高，而失去記憶功能，所以研發新一代的記憶體會成為主要的目標。下一世代主流研發的記憶體有電阻式隨機存取記憶體 (Resistive Random Access Memory, RRAM)、相變化記憶體 (Phase Change Memory, PCM)、磁阻式隨機存取記憶體 (Magnetresistive Random Access Memory, MRAM)和鐵電隨機存取記憶體 (Ferroelectric Random Access Memory, FRAM)，而其中 FRAM 具有低寫入電壓、較快速的讀寫速度，並且製程步驟簡單和避免輻射損傷等優點。但傳統鐵電材料所鍍製的鐵電層厚度約幾百奈米才能有良好的鐵電性表現，而且傳統鐵電材料和矽基板的晶格無法互相匹配，所以沉積在矽基板上的鐵電薄膜無法有良好的鐵電性表現。然而新型的鐵電材料，像是 ZrO2 和 HfO2 等材料，擁有鐵電性質表現的同時，與矽基板的介面效果也不錯，所以有能取代傳統鐵電材料的價值。不過新型的鐵電材料在其原本的自. 1.

(14) 然狀態不一定會存在鐵電性，可能需要外界的因素來改變材料晶體的結構。本實驗的研究目的主要就是探討 HfO2 材料的鐵電性質，使用高功率脈衝磁控濺鍍機來鍍製我們的 HfO2 鐵電薄膜，藉著 HIPIMS 的高密度電漿與靶材離化率來影響 HfO2 薄膜鍍成後的鐵電性質。並利用摻雜和擴散 Zr 原子進入 HfO2 或是給予外部的應力扭曲來改變材料的晶相，以達到鐵電性質的表現。除了電性量測方面之外，還會搭配 XRD 來對鐵電薄膜做晶體結構做分析、用 TEM 來觀察薄膜間介面情況、AFM 量測薄膜表面形貌。. 1.1.1 本論文研究架構本論文依內容的安排上，可分為五個章節: 1. 第一章為緒論，先介紹為何要發展鐵電隨機存取記憶體與研究的動機。 2. 第二章是文獻回顧，從鐵電材料的基本介紹開始，同時介紹也屬於高介電係數材料的 HfO2，接著介紹磁控濺鍍系統以及鍍製時所要用的高功率脈衝磁控濺鍍系統，最後則是會影響鐵電薄膜製程的因素。 3.. 第三章為實驗方法，會先稍微介紹一下各組試片鍍製的步驟，製程過程中會用到的機台，還有要量測的特性所需要使用到的各個儀器介紹。. 4.. 第四章將會展現出三組 Sample 的試片量測完所得到的各個結果。量測結果的特性方面則主要分為電性的遲滯曲線以及物性的 XRD、 TEM、AFM。. 5.. 第五章為結論與未來展望，說明本研究的結果以及未來的改進與方向。. 2.

(15) 第二章. 文獻探討. 隨著科技產業的迅速發展，智慧型手機、電腦記憶體等消費性電子產品具備著大量的需求，也因為如此資訊類的儲存器就顯得更加重要。在這之中的電子記憶體則主要可以分為兩種類型，隨機記憶體 (Random Access Memory, RAM)和非揮發性 (Non-Volatile)的唯讀記憶體 (ROM)。RAM 的優點就在於高速的存取，但缺點就是資料會隨著電流的停止供應而消失。而 ROM 則是剛好相反，具有永久記憶的功能，相對的讀取內存的速度就沒那麼快速。上述的兩種記憶體皆無法同時具備快速存取與永久記憶的功能，這也使得電子記憶體的應用受到了限制。為了追求能同時達成兩項功能，科學家們也致力於尋找各種方式來解決這個問題。其中鐵電材料的應用也是一個可望能達到目的的解決方法。鐵電的電場極化特性能應用在非揮發性半導體記憶體，其高介電常數則可應用在動態隨機存取記憶體。因此在下面我們會簡單介紹鐵電材料以及其特性，並另外介紹這次實驗所使用的高功率脈衝磁控濺鍍，預期使用這種濺渡方式可以得到不同的效果。. 2.1 金氧半場效電晶體金氧半場效電晶體 (Metal Oxide Semiconductor Field Effect Transistor, MOSFET)是目前積體電路中應用最廣泛且最重要的元件，它常被用來當成開關或數位邏輯器的驅動電路，其具有低功耗、小面積與高製造良率等優點。在這個生活中充滿 3C 產品的時代，人們對 3C 產品的依賴不容小覷，而這些各式各樣功能的 3C 產品大多是由積體電路所構成。隨著科技的演進，元件尺寸勢必得微縮，以提高元件的積集度並增進其性能。奈米尺度已經是元件發展的重心，效能的追求也需要比前一代更加優秀，精密度、良率也就更加講究。當今的製程技術，在工廠就可以辦到自動化的大量生產，製造的成 3.

(16) 本可以降低許多並擁有穩定的良率。因此元件尺寸的縮減、性能的提升、材料的應用、電性的預測和結構改善等等是許多研究與探討的主要方向。. 2.1.1 摩爾定律積體電路 (Integrated Circuit)的發明帶起了微電子產業的起飛。1965 年，英特爾 (Intel)公司的創辦人摩爾 (Gordon Moore)先生提出了一個經驗定律，摩爾先生預言: 積體電路上的電晶體密度會在約 18 到 24 個月的週期中以兩倍的速率成長，並且這個趨勢會持續好一段時日，這也就是我們所知道的有名的摩爾定律 (Moore’s law)，如圖 2.1 所示[1]。目前摩爾定律仍將會繼續邁進，但已經有許多有識之士提出，只依靠縮小製程尺寸提升性能而滿足摩爾定律，即將會遇到阻礙。因為摩爾定律預言，在固定面積的矽晶片上，電晶體數目每 18 個月會增加一倍。不過由於製程過程中的電晶體密度增加，因此相關的製程開發成本也會隨之大幅提升。儘管種種有關摩爾定律已死的評論不斷在業界出現，但這不代表半導體產業不再遵循摩爾定律，現今的摩爾定律應該更取決於產業所能開發出新材料的能力，而目前半導體產業大致發展分為兩個方向，一個就是繼續遵守摩爾定律繼續不斷的微縮，藉由在矽晶元上容納更多數量的電晶體來降低製造成本以及提升性能，並且開發新材料的應用如高介電係數介電層 (High-k Dielectric)、應變矽 (Strained Silicon)及絕緣膜上形成單結晶矽晶基板的半導體 SOI (Silicon-on-Insulator)等。第二個在摩爾定律以外進行反向思考而產生的新摩爾定律 (more than Moore)的理念，透過以 CMOS 技術為基礎的各種元件製程之相容性，高度整合數位與非數位的不同功能 IC (例如 Logic、Analog、HV power、Sensor、Biochips 等)，注重在技術多樣化，以提升晶片系統化層級並提高附加價值，讓客戶有更多元化的選擇，如圖 2.2 所示[2]。. 4.

(17) 圖 2.1 摩爾定律 (Moore’s law)[1]. 圖 2.2 高度整合晶片涵概 SOC 和 SIP[2]. 5.

(18) 2.1.2 電晶體之結構金氧半電容 (Metal-Oxide-Semiconductor, MOS)是指由金屬-氧化-半導體為結構而堆疊成的電容。現今絕大部分的金氧半場效電晶體 (MOSFET)閘極部分 (Gate)的材料已經從金屬替換成已重摻雜的多晶矽 (Poly-Silicon)。而傳統氧化層的材料大多為二氧化矽 (SiO2)，其功用是在電容器中作為介電層 (Dielectric Layer)，下層則是以矽作為基極 (Substrate)。電容器的電容值會由其介電層厚度 (Thickness)和氧化層的介電常數 (Dielectric Constant)來決定，金氧半電容的頗面結構如圖 2.3 所示。電容器在操作時，通常會將基極接地，然後對閘極施加偏壓，此時在氧化層下方的基底會因為氧化層之閘極偏壓的影響，引起等量的感應電荷來維持元件的電中性。藉著這樣，我們可以改變半導體中電荷分佈的狀態. 圖 2.3 金氧半 (MOS)結構剖面示意圖. 6.

(19) 圖 2.4 則是一個 n 型金氧半場效電晶體 (n-type Metal-Oxide-Semiconductor Field Effect Transistor, n-MOSFET)的剖面結構示意圖，與之前介紹過的 MOS 電容最大的差別是，在通道區域的左右兩端各自是源極 (Source)和汲極 (Drain)的兩個種摻雜區。簡單來說 MOSFET 比 MOS 多了兩端接點，為一個四端接點的元件。源極的主要目的是提供元件多數載子，而汲極的目的則是接受多數載子。除了 n 型的之外，使用不同的摻雜在不同部位，將會形成不同類型的 MOSFET。就 n 型的 MOSFET 來說，元件的基板是使用 P 型的矽基板，在源極和汲極的部分則是使用 n 型的重摻雜 (以 n+表示)，閘極部分多屬於金屬材料 (Metal)或多晶矽材料 (Polycrystalline Silicon，簡稱 Poly-Si)，其下方與基板的接面處以熱氧化方式成長一層薄的二氧化矽 (SiO2)作為閘極氧化層 (Gate Oxide) 或稱閘極絕緣層 (Gate Insulation Layer) ；在 pMOSFET 中則是剛好相反，基板部位是 n 型的摻雜，其他部位的重摻雜則是 P 型的。在 MOSFET 中，MOS 電容即為電晶體的核心結構，在對元件的各個端點施加適當偏壓 (Bias)的情況下，MOSFET 就可以表現出開關的特性。就以 nMOSFET 舉例來說，在閘極端 (Input)給予一個大於臨界電壓 (Threshold Voltage, VT)的正偏壓時，將會形成一層反轉層 (Inversion Layer)在基板與氧化層的介面處，當 p 型矽基底表面的電子濃度大於基底內部的電動濃度，開始產生強反轉 (Strong Inversion)。一旦強反轉發生，半導體中大部分額外的負電荷是由電子在很窄的 n 型反轉層中產生的電荷 Qn 所組成。反轉層在源極和汲極之間形成了能夠讓載子 (Carrier)流通的通道 (Channel)，電晶體在此時就會處於開的狀態 (On State)；相反的，當閘極電壓小於臨界電壓或是無施加偏壓時，反轉層通道將無法形成，源極和汲極之間沒有導通，只有極少量的漏電流 (Leakage Current, Ioff)會存在，此時的電晶體是取於觀的狀態. 7.

(20) (Off State)。綜合以上敘述，我們可以得知控制元件開關狀態的關鍵就在於反轉層通道有沒有形成[3]。. 圖 2.4 n 型金氧半場效電晶體 (n-MOSFET)剖面結構示意圖. 2.1.3 電晶體之操作性能就電晶體來說，以不同偏壓條件施加於各個端點，其操作性能將會出現不同的表現，我們會利用特定的電流-電壓特性 (I-V Curve)來判斷一個電晶體性能的好壞。 MOSFET 的輸出特性 (Output Characteristics)是當我們將源極端和基底端接地 (即 VS=VB=0)後，由其汲極電流 ID 和汲極電壓 VD 構成的曲線。而這個輸出特性的曲線基本上可以分為截止區 (Cutoff Region)、線性區 (Linear Region)和飽和區 (Saturation Region)等三個區域，如圖 2.5 所示。. 8.

(21) 這是假設當電晶體處於理想長通道的狀況下，探討不同區域的電晶體特性。. 圖 2.5 理想 n-MOSFET 輸出特性 ID-VD 圖. 一開始在閘極的電壓還未達到臨界電壓時 (即 VG<VT)，氧化層下方的基板表面並沒有通道形成，因此源極與汲極之間沒有導通路徑產生，又因為是假設在理想長通道的電晶體元件，所以在沒有漏電流的情況下，無論汲極端的電壓值給多少，汲極電流一律為零，此時電晶體的操作區稱之為截止區。若 MOSFET 欲操作在線性區甚至是飽和區，外加閘極電壓 VG 必須大於臨界電壓 VT (即 VG>VT)，此時半導體的表面會產生反轉而出現反轉層，反轉層則會成為載子的通道路徑。汲極電壓小於閘極電壓與臨界電壓差值時 (即 VD<(VG-VT))，汲極電流和電壓的關係曲線會趨近於一線性的直線 (實質為一個拋物線)，在這裡的操作區我們稱之為線性區。 9.

(22) 電晶體線性區的汲極電流關係式如公式 (2.1)所示[3]:. 𝐼𝐷 = µ𝑛 𝐶𝑜𝑥. 𝑊 𝑉𝐷2 [(𝑉𝐺 − 𝑉𝑇 )𝑉𝐷 − ] 𝐿 2. (2.1). ID 為汲極電流，µ𝑛 為載子遷移率 (Carrier Mobility)， Cox 為氧化層電容值， L 為反轉層的通道長度，W 為反轉層的通道寬度，VT 為臨界電壓，VG 為閘極偏壓，VD 為汲極偏壓。當汲極電壓 VD 持續增加，橫跨於氧化層接近汲極端的電壓也會隨之減弱，這意味著靠近汲極端的反轉電荷密度也跟著變小。因為 VD 的提升造成汲極端附近的閘極電壓減弱的影響，使得隨著源極到汲極的通道厚度變得不一樣，越接近汲極端，通道的厚度就越小 (載子傳輸通道縮減)。這相對造成了通道導電率變差並且提升通道的電阻值，ID-VD 曲線斜率降低。當 VD 持續增加來到 VDsat，靠近汲極端的反轉層厚度縮減至零，就稱之為夾止點 (Pinchoff Point)。此時汲極端的反轉電荷密度為零，ID-VD 曲線的斜率亦等於零。在這裡把 VDsat 當作線性區和飽和區的臨界點，VDsat 為閘極電壓與臨界電壓的差值，如公式 (2.2)所示[3]:. (2.2). 𝑉𝐷𝑠𝑎𝑡 = 𝑉𝐺 − 𝑉𝑇. 最後當 VD≧VDsat 時，電晶體的操作區域將正式進入飽和區。如果通道改變量ΔL 遠小於通道長度 L，則汲極電流 ID 基本上是不會有改變，並定義為汲極飽和電流 (Saturation Drain Current) IDsat，並以公式 (2.3)表示。. 1 𝑊 𝐼𝐷 = µ𝑛 𝐶𝑜𝑥 (𝑉𝐺 − 𝑉𝑇 )2 2 𝐿. (2.3). 10.

(23) 在這公式中我們可以發現到，汲極電流不會再隨著汲極電壓 VD 的增加而跟著增加，這是因為夾止點的電壓仍為 VDsat，因此從汲極流向源極的電流不變 (即是說源極流向夾止點的電子數目保持不變)。但是在非理想的狀況下 (短通道元件)，則要考量通道長度調變 (Channel Length Modulation)或是像汲極引起的位能下降 (Drain-induced Barrier Lowering, DIBL)等等的影響 (短通道元件在飽和區時比在線性區時，VT roll-off 的情形更嚴重)。因為這些效應的影響，飽和區的汲極電流將會繼續存在些微上升的趨勢，如圖 2.6 所示。. 圖 2.6 非理想 n-MOSFET 輸出特性 ID-VD 圖. 11.

(24) 2.2 鐵電材料 2.2.1 傳統鐵電材料大部分傳統的鐵電材料屬於鈣鈦礦 (Perovskite)結構，鈣鈦礦是指一陶瓷氧化物，其分子通式為 ABO3，其中 O 是氧原子，A 和 B 則分別是半徑較大和較小的陽離子，；此類氧化物最早是被發現存在於鈣鈦礦石中的鈦酸鈣 (CaTiO3)化合物，因此而得名，如圖 2.7 所示。大部分的鐵電材料像是 BaTiO3、 SrTiO3、PbTiO3、KNbO3 和 RMnO3. (R: 稀土金屬元素，如 Y、Er、Ho 等). 系列，皆為此結構。鐵電性 (Ferroelectric)第一次發現是在 1920 年由 Joseph Valasek 於單晶材料羅謝爾鹽 (Rochelle Salt)中發現。. 圖 2.7 理想鈣鈦礦結構示意圖，O 為陰離子，A 為離子半徑較大的陽離子， B 為離子半徑較小的陽離子. 12.

(25) Valasek 從羅謝爾鹽 (Rochelle Salt)的研究中表示，電場強度 (Electric intensity) E 和極化 (Polarisation) P 類比於鐵磁中的磁感應 B-磁場 H。鐵電磁滯曲線的概念就由此誕生[4]。之後，第一個人造鈣鈦礦，鈦酸鋇 (BaTiO3) 被發現於 1942 和 1944 年在美國、俄羅斯以及日本，而鈦酸鋇也在繼自然產生的鈦酸鈣之後成為鈣鈦礦系列。更之後還有鈣鈦礦 PbZrO3-PbTiO3 系統 (PZT)和(Ba, Sr)TiO3 (Barium-Strontium Titanate)或稱 BST。近幾年又有(Pb, Sr)TiO3 或稱 PST。雖然 PST 存在著健康和環境的問題，與 BST 相比之下卻有著顯著的優勢。. 2.2.2 鐵電材料之結構特性材料特性與晶體的結構有很密切的關係，材料晶體的結構依照單位晶胞可填滿三維空間的方式共分七種晶系；立方體 (Cubic)、正方體 (Tetragonal)、斜方體 (Orthorhombic)、菱形體 (Rhombohedral)、六方體 (Hexagonal)、單斜體 (Monoclinic)、三斜體 (Triclinic)。而在這七種晶系中依對稱性可分為 32 個點群 (Point Group)，在這些點群中又大致上可分為兩種: (a) 非中心對稱晶體，(b) 中心對稱晶體。因為具有中心對稱而無極性 (Polarity)表現的晶體有十種，其餘的二十一種點群則是非中心對稱的結構。然而除了點群 432 之外，其他點群都有沿特定軸方向的壓電效應 (Piezoelectric Effect)。這些具有壓電性的點群中，有十種具有自發極化 (Spontaneous Polarization)的極性晶體 (Polar Crystal)。自發極化是因為晶體中的陽離子或是陰離子偏移至單一方向，進而產生了偶極矩 (Dipole Moment)。在某一些溫度範圍內，陰陽離子各別在晶體中保有最低自由能的平衡位置，若是陰陽離子電荷總中心位置是分隔的，就會有自發極化的表現。電性的表現與晶體結構息息相關，自發極化的方向通常也和晶體的某特定方向一致。而當材料因為周遭環境溫度的. 13.

(26) 變化，材料表面本身產生電荷而形成電壓或電流，就稱之為焦電性 (Pyroelectricity)。具有焦電性的晶體，其自發極化量隨溫度的變化而改變。自發極化會隨著外加電場的變化而改變其方向者，則稱之為鐵電性 (Ferroelectricity)。. 2.2.3 鐵電性質鐵電性材料是指在某一定的溫度範圍具有自發性極化 (Spontaneous Polarization)的介電材料，在無電場作用下也會產生極化，並且其自發性極化方向可以因外加電場方向的逆轉而反向。在居禮溫度 (Curie Temperature)以下，鐵電材料有永久電極化的存在。具有代表性的鐵電材料鈦酸鋇 (BaTiO3)，其結構如圖 2.8 (a) 所示，永久電極化的來源是因為 Ti4+、Ba2+ 與 O2- 等離子於單位晶胞內所佔據的位置所導致。位於單位晶胞角落的 Ba2+ 離子具有正方對稱性，當 Ti4+ 和 O2- 從原本對稱位置上產生相對位移時，將導致電偶極的產生，如圖 2.8 (b) 單位晶胞正視圖所示。六個 O2- 離子稍微向下偏移離六個面心的位置，而 Ti4+ 離子則是從體心的位置向上稍微偏移。因此，在單位晶胞內，陽離子分佈之正電荷總中心，與陰離子分佈之負電荷總中心是分隔的。此結構同等於在正方體 BaTiO3 單位晶胞內存在永久電偶極[5]。然而鐵電材料為降低其自由能，會將相同方向的電偶極矩聚在一起，我們稱之為鐵電域 (Ferroelectric Domain)，鐵電域之間的交界區域則稱之為域壁 (Domain Wall)。鐵電薄膜在成長時同時會有多電域 (Polydomain)存在於晶體內，在沒有外加電場的情況之下，由於顯微尺度磁區 (Domains)的隨機方位所造成的零電場結果，鐵電材料將不會呈現極化現象，如圖 2.3 (a)所示。若有外加電場，鐵壁域的電偶極則會隨著電場方向而平行，此時材料將會有極化現象，如圖 2.9 (b)。. 14.

(27) 圖 2.8 鈦酸鋇 (BaTiO3) 單位晶胞的 (a)等角投影視圖 (b)前視圖. 圖 2.9 鐵電內部極化示意圖 (a) 未外加電場 (b) 有外加電場. 除此之外，鐵電性質的表現通常只存在於某一溫度範圍內，在此範圍內材料會處於非中心對稱的晶體結構，當超過居禮溫度 (Curie Temperature)時，晶體會轉變成一個中心對稱的晶體結構，此時鐵電材料將不會有鐵電性，只 15.

(28) 有當施加外加電場才會有極化強度，但因所施電場僅導致小幅感應偶極，故僅有小幅極化現象 (陽離子被些微拉向負電極，且陰離子被些微拉向正電極)。有時溫度再降低，會由某一結構的鐵電相轉換成另一結構之鐵電相，此溫度稱之為轉換溫度 (Transition Temperature)。. 2.2.4 鐵電之電滯曲線當以重複循環方式施加電場於材料，我們將會得到一個電滯曲線 (Ferroelectric Hysteresis Loop)，是鐵電材料的特徵曲線。電滯曲線是極化 (Polarization) 對電場 (Electric Field) 的電性圖 (P-E 關係圖)，如圖 2.10 所示。顯然地，極化對電場的曲線並不會循原來路徑回到零。曲線為一個雙值函數，即在相同的電場作用下會有兩種不同的極化量。鐵電曲線可用儀器 RT66B 量測。. 圖 2.10 理想鐵電材料之電滯曲線圖 16.

(29) 下列有三個個關鍵參數可評斷電滯曲線。飽和極化 (Saturation Polarization)，Ps，是因為最大磁區成長所造成的結果。當外加電場還不大時，晶體通常只表現出順電性 (Paraelectric)。電場持續增強，晶體內的反向電域開始反轉，這使得極化值快速提升，直到晶體完全取於正向電域，沿著飽和的極化線交於 Y 軸就會得到飽和極化，Ps。若要把 Ps 外推回到電場為零時 (E=0) ，是指修正與磁區方為無關的感應極化。殘留極化 (Remanent Polarization)，Pr，是將電場實際移除時所殘留下來的極化量。隨著電場降至零，極化量就會逐漸減小，雖然電場已經消失，某些電域則是仍然保持正向，表現出極化殘留的現象。而當電場持續往反方向施加，極化量就會逐漸降至零，此時的電場就稱之為矯頑電場 (Coercive Field)，Ec。再持續增加反向電場會使得偶極矩完全轉向，鐵磁性正是因為這種特性磁滯曲線而得名。當然， Ferro-(含鐵的意思)，是指與含鐵有關的字首。鐵磁性材料通常含有鐵。但鐵電性是因為與鐵磁性有類似的曲線而得名，實際上卻很少與鐵為主要成分。鐵電材料應用最廣泛的地方是在非揮發記憶體 (Nonvolatile Random Access Memories, NVRAM)。而利用鐵電材料製作的記憶體就稱之為鐵電隨機存取記憶體 (Ferroelectric RAM)，其記憶體應用的原理是利用電場導致極化的電滯特性。鐵電材料在極化後仍具殘留極化值，於外加電壓去除後仍能保存原有狀態。目前鐵電非揮發性記憶元件依結構可分為兩大類。第一類是以 MFSFET (Metal-Ferroelectric-Semiconductor Field Effect Transistor)為基本架構之鐵電非揮發性記憶體 (FET type)，鐵電薄膜位於閘極通道上方，其殘留極化方向的不同會改變閘極通道表面的電荷狀態和汲極電流值，只須偵測汲極電流值 Id 的大小即可完成資料判讀。此種記憶體的結構十分類似 MOSFET，只是介電層由鐵電薄膜所取代。第二類鐵電非揮發性記憶體是以鐵電薄膜取代 DRAM 記憶胞電容中的介電層 (1T-1C type)，讀取的方式有兩 17.

(30) 種，一種是在給予電壓脈衝時就進行偵測，然後位元線上“1”和“0”的電壓值會與極化大小成比例。另一種則是，施加電壓脈衝後看極化值從 Ps 到 Pr 變化時，若觀察到一小電流的產生，則儲存資料為“0”。反之，若觀察到一較大電流的產生，儲存資料則為“1”，藉由比較這兩種電流的大小，即可得到儲存資料的邏輯狀態。. 2.3 高介電係數材料隨著時代的演進，攜帶型的電子用品越發重要。智慧型手機、筆記型電腦、平板裝置等等的效能提升以及工能不斷的進步，各個領域對其生產的物件要求越來越大。也因為功能性的增加，功耗升高的問題也漸漸浮現出來。像是元件耗電比例較高部為的處理、晶片的設計和優化製程等等就變得非常重要。其中金屬-氧化層-半導體 (Metal-Oxide-Semiconductor, MOS)電容是隨機存取記憶體 (RAM)、互補式金屬氧化物半導體 (CMOS)等等之中的重要元件，MOS 元件尺寸也因此成為許多學者的研究目標。元件微縮最主要的關鍵就在於閘極氧化層的縮減，閘極氧化層長久以來在材料的選擇皆是使用非晶化的二氧化矽 (Amorphous SiO2)，主要的原因是非晶化二氧化矽的下列幾項優點: (1) 優異的熱穩定度與電性特性。(2) 與矽基板的界面 (Si-SiO2)品質良好，介面缺陷 (Interface States)約可控制在 1010/cm2-eV。(3) 氧化層陷阱電荷 (Oxide Trapped Charge)的數量控制在 1010/cm2-eV 這個數量級。(4) 擁有高崩潰電場，約 15MV/cm。(5) 極佳的製程相容性。然而二氧化矽也面臨了本身的物理極限。若是選擇減少元件通道長度，則會造成臨界電壓下滑 (Threshold Voltage Roll-off)、短通道效應 (Short Channel Effect)等影響變得更為明顯。而閘極氧化層厚度縮減將造成絕緣層的絕緣能力降低，漏電流將會穿過元件。經由公式 (2.1)和 (2.2)可知，我們可藉著兩種方式來提升氧化層電容值 Cox 進而提升飽和電流。 18.

(31) 𝐶𝑜𝑥 =. 𝜀𝑜𝑥 𝑡𝑜𝑥. (2.2). 為了提高元件的性能，我們可以經由下列兩個方法改進。第一種就是減少閘極氧化層的厚度，使得電容值 Cox 得到提升。而其中的缺點就是會導致閘極容易發生直接穿隧 (Direct Tunneling)，使得漏電流造成元件的損傷，甚至是元件的毀壞。第二種方式就是直接改變氧化層的材料，藉由改變氧化層的介電係數來增加氧化層的電容值。可藉由摻雜金屬到閘極氧化層進而提升氧化層的介電常數，而這種摻雜後的材料則稱為 High-k 材料，例如二氧化鋯 (ZrO2) [6]、氧化鑭 (La2O3) [7]、二氧化鉿 (HfO2) [8]、氧化釔 (Y2O3)等等材料。但是能隙與介電常數是成反比的，所以還有像是二氧化鈦 (TiO2)這材料，雖然介電常數很高，過低的能隙卻不適合讓它來做為閘極氧化層，如圖 2.11 和表 2-1 所見。. 圖 2.11 閘極氧化層材料之介電常數與能隙關係圖[9] 19.

(32) 表 2-1 各材料間高介電係數與 SiO2 介電係數之比較[10] Material. Dielectric (k). Band Gap (eV). SiO2. 3.9. 8.9. Si3N4. 7. 5.1. Al2O3. 9. 8.7. Y2 O3. 15. 5.6. La2O3. 30. 4.3. Ta2O5. 26. 4.5. TiO2. 80. 3.5. HfO2. 25. 5.7. ZrO2. 25. 7.8. 然而利用這些氧化物的介電常數，再進一步從公式 2.3 和 2.4 計算等效氧化層厚度 (Equivalent Oxide Thickness, EOT ) 或是等效電容厚度 (Capacitance Equivalent Thickness, CET)[11]來做為比較及參考的指標。. EOT =. 𝜀𝑆𝑖𝑂2 × 𝑡𝑜𝑥𝑖𝑑𝑒 𝜀𝑜𝑥𝑖𝑑𝑒. (2.3). CET =. 𝜀0 × 𝑘𝑆𝑖𝑂2 × 𝐴 𝐶𝑜𝑥. (2.4). 其中𝜀𝑆𝑖𝑂2 為二氧化矽之介電常數 (~3.9)，𝜀𝑜𝑥𝑖𝑑𝑒 為使用之 High-k 氧化層的介電係數，𝑡𝑜𝑥𝑖𝑑𝑒 和𝐶𝑜𝑥 則為氧化層實際厚度；公式(2.4)中的𝜀0 為真空狀態下的 20.

(33) 介電常數，𝐴為閘極面積。從這兩個公式可推論出高介電係數材料可在同時保持氧化層電容值的情況下增加氧化層的厚度，藉此減少因厚度降低所造成的影響。. 2.3.1 高介電係數氧化層材料 HfO2 現今高介電係數 High-k 材料被大量應用在 45nm 世代的晶片上面，並成為熱門的探討重點[12]，利用氧氣 (O2)與鉿 (Hf)形成的 HfO2 取代原本的氧化層，可使得閘極氧化層具備所需的特性。HfO2 具有高介電常數介於 20 至 30 之間[13] (可見圖 2.11)和較大的能隙 (~6eV)[14]。除此之外，HfO2 高的能帶差特性能擁有較大的能障阻止電子輕易越過[15]，其在矽基板上也擁有低介面陷阱電荷和高熱穩定度[16]。然而 HfO2 卻存在著較大的臨界電壓 (Threshold Voltage, VT)以及相對較低的結晶溫度 (Crystallization Temperature) (~500℃)[17]，這在對於製作晶片過程中會帶來負面的效果。氧化層若是產生結晶，將會使得電子能輕易穿隧，進而導致較大的漏電流。因此我們可以添加一些金屬像是 Si、Al、N、La 或 Ti 等與 HfO2 結合以改變結晶溫度[18]。 2002 年時，學者 K.Yamamoto 等人使用單純 Hf 為靶材的電子槍來沉積一層 Hf，接著便通入氧氣利用濺鍍去製成 Hf 的氧化物，其 CET 厚度約為 1.3nm，再在 HfO2 氧化層下形成一層 Hf 金屬後，對其表面形態和結構特性的改變做研究與探討[19]。文獻中提到，他控制沉積的 Hf 金屬層厚度來測量 Hf 的多寡並計算漏電流和 CET 的改變來做探討，CET 對漏電流在不同厚度條件的曲線如圖 2.12。由圖 2.12 可看出，當 HfO2 厚度固定為一值時，適當沉積的 Hf 厚度 (1.4nm)會使得 CET 跟著下降到最低值 (~1.3nm)且漏電流會下降將近一個階級。另外也可從此圖中發現 HfO2/Hf 電容值比沒沉積 Hf 的電容值還高。 HfO2/Hf 的介電常數也比沒沉積 Hf 的要來得高，這可以用已知的氧化層厚 21.

(34) 度和電容值透過汲極電流公式來計算。. 圖 2.12 CET 對漏電流在不同的 Hf 金屬沉積厚度下的趨勢[19]. 我們還可從圖 2.13 的曲線和圖 2.14 的 TEM 來判斷，沒有沉積 Hf 的氧化層其因為高能障的介面層 (Interfacial Layer)較厚，電子不易穿越過能障，漏電流降低。若是沉積了 Hf 達到一定的量，雖然氧化層實際的物理厚度增加，導致漏電流降低，但因為物理厚度的增大，氧原子就比較不易與 Si 做反應形成 SiO2，介面層厚度將變小。. 22.

(35) 圖 2.13 Hf 沉積不同厚度所對映到的氧化層以及介面層的厚度. 圖 2.14 沉積不同厚度 Hf 的 TEM 圖。THf = (a)0, (b)1.3, (c)2.6 and (d)3.9 nm. 23.

(36) 2.4 磁控濺鍍系統近幾些年，半導體業界對矽晶圓的加工使用了許多不同的製程，而在這之中磁控濺鍍更是一種已經被廣泛使用且具備一定成熟的技術，其被使用的範圍包含在各式各樣的薄模與元件之中。而所謂的濺鍍製程是指在一個抽真空的腔體之中通以氬氣 (Argon)，並施加一個外加高電壓，使得 Ar 解離成離子態，此時氬的正離子會受到靶材處的負極所吸引，進而去加速衝擊靶材的表面，藉此加速過的氬離子將靶材表面的原子給轟擊出來，而被轟擊出來的靶材原子則會沉積到目標的基板上。再來經由附著、吸附、表面遷移、成核等過程之後，基板上將會慢慢形成與靶材成份相近的薄模 (鍍製過程中可能有其他元素的汙染)，這就是濺鍍製程的過程。在半導體業界的生產上，某一些化合物的薄模在製程時，基材可能需要在極低溫的環境之下進行，其他方式的製程不易達到這個條件。而濺鍍的方式除了能達到這條件之外，還幾乎可以製造各種成分與性質不同的化合物薄模以及合金薄模，因此在業界的使用度不容小覷。濺鍍薄模的製程方法有相當多種，其中包含了射頻二極體 (RF Diode)、三極體 (Triodes)、離子束 (Ion Beam)、雙離子束 (Dual Ion Beam)以及磁控 (Magnetrons)系統等等。其中磁控濺鍍的原理是在靶槍處設置一組磁場，用磁場來拘束靶材表面的電子運動路徑，而電子在此拘束下會以螺旋狀的方式移動，藉此增大電子的平均自由路徑，並提高了工作氣體 (例如 Argon)與電子碰撞後離子化的機率，再經由異常輝光放電 (Abnormal Glow Discharge)而形成的高密度電漿，使靶材表面形成負電位電漿鞘 (Cathode Sheath)。而受到正離子 (例如 Ar+)所轟擊並濺射出來的靶材原子，具有的能量約在 1-10 eV 之間，並沉積在基材表面。因此，磁控濺鍍可具備高能量與低溫度環境的兩大特點[20]。. 24.

(37) 磁控濺鍍至 1996 年於貝爾實驗室發展至今，幾乎可以在任何的基板上沉積幾乎所有的材料之薄模，並且使用的地方也已經廣泛到各個領域，而隨著各式新型的電源和靶材的推出，其技術成面的成熟度也達到了一個巔峰，對於追求高品質、高產能、大面積的鍍膜製程來說，磁控濺鍍已經成為主流了[21]。使用磁控濺鍍沉積而成的薄模，其微觀結構受基板的溫度影響非常大。當溫度低時，薄膜會呈現柱狀且有空隙的結構，這空隙的形成原因是在薄模沉積時，原子和分子的擴散遷移率不足，使得已經沉積的部分對還未沉積的地方造成陰影效應；而當基板溫度高時，會增加原子和分子的堆積密度且呈現多晶態，這是因為濺鍍沉積本來就會以島狀結構成長，因此存在著許多晶界 (Grain Boundary)。除了基板溫度之外，在整個濺鍍過程中，電源的輸出功率和腔體內的工作氣壓也有很大的影響。當功率高且低壓力時，高電壓會使得濺射離子與二次電子具備較高的能量，能量的強度則會影響整個腔體的環境以及基板的溫度，甚至是牽連到基板的成長。當能量不足時，薄膜會出現島狀結構不均勻的情形，能量太強則會造成薄膜品質的缺陷，因此尋找出適合的參數是非常重要的。傳統的磁控濺鍍有兩種電源，一種是射頻式 (Radio Frequency Sputtering, RF)，而另一種是直流式 (Direct Current Sputtering, DC)。前者可以用來鍍製非導體的靶材，後者則主要針對可導電的金屬靶材等等。單就鍍覆的效率來看，直流式的濺鍍遠大於射頻式的，除此之外，非導體靶材在製作上較困難以及價格的相對昂貴，並在導熱性的方面表現的又不好，在承受高功率電源時也較容易有龜裂的現象產生。基於以上原因，在高產能的磁控濺鍍系統會採用直流濺鍍的系統，而非射頻製程。如此不僅在周邊環境的需求和硬體空間的設計能大幅減少，同時能減少磁控靶源的數量，這將帶來成本減少的效益。 25.

(38) 然而傳統的磁控濺鍍系統卻會因為磁力線而把電漿侷限在靶材的前方，使得基板處於低電漿密度的地方，而低電漿密度(<1mA/cm2)將會使得薄膜結構改善有負面的影響[22]。基於這個因素，我們除了對基板作加熱之外，還會施加數十到數百伏特的偏壓於基板，這將明顯的增加沉積原子的平均能量，並顯著影響薄膜的結構特性。但偏壓若是過大則會使得氬離子不斷的衝擊基材，進而使得晶格產生缺陷、殘留高應力、附著力下降等副作用[23-28]。因此最近已研發出可提供高電漿密度且主要是金屬離子的新型濺鍍系統。. 2.5 高功率脈衝磁控濺鍍系統在西元 1999，Kouznetsov 等學者提出了一個創新的鍍膜技術[29]，高功率脈衝磁控濺鍍 (High Power Impulse Magnetron Sputtering, HIPIMS，又稱 HPPMS)，他們在一個深 1µm 且深寬比為 1:2 的導孔中濺鍍銅，發現在電漿中銅離子的解離化比例可達七成之多。至從 Kouznetsov 等人發表了以後，各國學者開始研究與討論 HIPIMS 這個技術，像是 Ehiasarian 等學者使用了充滿金屬離子的 HIPIMS 電漿衝擊試片 (偏壓為-1200 V)，發現有極好的薄膜附著性 (Adhesion)，且不容易產生孔洞[30]。從圖 2.15 可知[31]，典型的 HIPIMS 系統具有很高的電漿密度與靶材離化率，而且 HIPIMS 系統的電漿密度可調範圍可說是相當大，依照 Duty cycle 和 On/off time 的設定調整，將可以鍍製出符合自己所需特性的薄模。. 26.

(39) 圖 2.15 HIPIMS 與不同薄膜技術之電漿密度比較示意圖[31]. 近期有關 HIPIMS 系統的沉積技術被越來越多人拿來應用，Thornton 的 Structure Zone Model 修正需加入和電漿相關的參數。圖 2.16 所示(其中 E*為入射粒子轟擊的對數值， t* 為薄模實際厚度， 𝑇 ∗ =. 基板溫度(𝑇) 薄膜熔點(𝑇𝑚 ). +. 入射粒子轟擊所產生的溫度(𝑇𝑝𝑜𝑡 ))[32]，依照各參數間的相互關系，可歸納並觀察出下列四種狀態:. 1. Zone 1 : 此區域位處於低溫低能量的狀態的狀態，在此區的沉積原子有低遷移率 (Mobility)和擴散力不夠等問題，其結構將是鬆散的錐形柱狀，且有許多缺陷、空孔存在於晶粒內。. 2. Zone 2: 此處隨著溫度的升高，連帶遷移率也跟著增加，結構也變成均勻的柱狀，晶粒邊界 (Grain Boundary)的緻密度也有很大的改善。. 27.

(40) 3. Zone 3: 到此區域時，T*已經趨近於 1，表示溫度已達到很高。不斷的擴散與再結晶將改變薄膜的成長機制，大顆的再結晶晶粒為主要的結構。. 4. Zone T: 此處是夾在 Zone 1 與 Zone 2 之間的過渡區，結構上為緻密的纖維柱狀。當入射粒子的能量提高，則邊界會朝低溫移動，這趨勢說明了入射粒子能量的變化會對 Zone T 和 Zone 1 有直接的抑制與催化效果。. 圖 2.16 Thornton 的 Structure Zone Model 示意圖[32]. 此外還可以看出，當轟擊的能量增加時施加偏壓，薄模的沉積速率會降低，全部區域的邊界也都偏往低溫的地區。若再進一步加強能量，此方式將可以應用到表面蝕刻技術上。. 2.5.1 高功率脈衝磁控之電源系統高功率脈衝磁控與傳統磁控濺鍍系統的電源系統是有很多差異的，見表. 28.

(41) 2-2。HIPIMS 系統的電壓供給是以脈衝形式來產生的，而靶材的功率密度通常是在數 kW/cm2 以上，同時還得必須注意靶材的平均功率，須維持和傳統磁控濺鍍系統差不多，大約數 W/cm2，如此可獲得的優點是避免靶材過熱造成磁鐵與靶槍受毀壞。HIPIMS 電源系統的配置圖如圖 2.17 所示[33]，直流電源對著脈衝系統的電容器充電，在以高速的開關切換，在短暫的脈衝時間中將電源通至靶槍，產生出瞬間的高電流與高功率。. 表 2-2 傳統濺鍍系統與 HIPIMS 系統的比較 DC sputter. HIPIMS. Peak power density. 1 kW/cm2. MW/cm2. Peak current density. mA/cm2. 2-5 mA/cm2. Plasma density. 1016/m3. 1019/m3. Duty cycle. 70-80%. 70-100%. Ionization. 1-5%. > 50%. Average ion energy. 2-10 eV. 10-100 eV. Iozized species. Gas ions. Metal ions. Deposition rate. 1. 10. Macroparticles. No. Yes. 圖 2-17 HIPIMS 電源系統配置圖[33] 29.

(42) HIPIMS 與傳統磁控濺鍍在使用时，靶材上的電流密度 (I)與靶材電壓 (V)的關系可從圖 2-18 觀察到。當 V=650 V 時，I-V 曲線的斜率將會由 7 轉變為 1，這意味著電子被靶槍侷限的現象已經消失了[33]。. 圖 2.18 HIPIMS 電流電壓圖[33]. 濺鍍技術不論是在製備氧化物薄膜或是金屬薄膜，除了氬氣之外，通常還需要通入反應式氣體 (例:氮氣或氧氣等等)，藉著與氣體產生反應得到所需材料的薄膜。但於此同時，靶材表面也會有容易被反應氣體覆蓋的風險，進一部造成電荷累積導致電弧現象 (Arcing)的產生，而電弧現象的產生是不好的，電弧有可能會傷害到電源供應器或是靶槍，薄膜表面也將因此附著上較粗大的粒子，影響薄膜表面的品質[34]。而在 HIPIMS 系統的瞬間高尖峰靶電流會使得電弧現象的出現頻率更加頻繁[35]。為了避免電弧現象的產生，可提高工作週期或是使用較短的脈衝時間皆能達到降低電弧產生的效果[36]。一典型 HIPIMS 電源工作的靶電壓、靶電流、時間的關係如圖 2.19 所示[33]。. 30.

(43) 從圖可知 HIPIMS 系統瞬間可產生幾乎 150 A 的高尖峰電流。. 圖 2.19 典型 HIPIMS 電源工作的靶電流、靶電壓與時間的關係圖[33]。. 2.5.2 脈衝製程之所以會使用高功率脈衝電源系統來取代一般直流磁控濺鍍的原因，是因為工作週期 (Duty Cycle)與高功率脈衝電源系統的時間比 (On/ off ratio) 極短 (一般少於 10%)，On time 為脈衝開啟時的狀態，在此狀態會施予好幾百伏特的電壓(負值)在靶材上，接著通入腔體內的製程氣體將會開始對靶材做轟擊，並打出靶材離子；Off time 則表示脈衝關閉時的狀態，此時施加在靶材上的電壓會由負值轉為正值 (電壓直通常為原先負值的 1/10)，或是直接將陽極短路，這樣一來可以有效地去除累積在靶材表面上所累積的電荷。脈衝種類基本上可分為三種模式 : 單極脈衝 (Unipolar) 、雙極脈衝 (Bipolar)以及脈衝包 (Pulse Packet)。所謂的單極脈衝就是指正負兩極不會改. 31.

(44) 變，可使用在單靶或雙靶；而雙極脈衝就特別是用在雙靶，並且兩隻靶槍輪流變換成陰陽極，脈衝的形狀可以為對稱或非對稱，形狀並沒有固定；脈衝包則是指其中一個靶材先受到特定數量的脈衝激發，再轉由另一個靶材受到脈衝激發，並隨著周期作循環。公式 (2.5)為工作週期 (Duty Cycle)的計算公式，為一個脈衝開啟時間 (On Time)與脈衝週期的比值，在短時間內 (數十微秒)可以達到數 kW/cm2 的功率密度，而電漿的電流密度可達到數 A/cm2。脈衝頻率 (Frequency)定在 10 Hz-10 kHz 之間，如公式 (2.6)，脈衝時間 (又稱脈衝寬度，On Time)其值在一般情況下會定在 5 µs 至 5000 µs 之間。. Duty cycle =. 𝑡𝑜𝑛 × 100% 𝑡𝑜𝑛 + 𝑡𝑜𝑓𝑓. (2.5). Frequency =. 1 𝑡𝑜𝑛 + 𝑡𝑜𝑓𝑓. (2.6). 在 HIPIMS 系統濺鍍薄膜時，在固定某一個給予系統的能量設定的情況下 (例如:平均電流、平均功率或電壓等)調整不同的脈衝時間將會對靶材電流與靶材電壓有很大的影響。如圖 2.20 所示，當 On-time 時間被固定以及 Off-time 時間相對增加時，都會使電壓電流有顯著的上升，波形也會因此有所改變[33]。Konstantinidis 等人研究發現，在固定功率下使用極短的 On-time (<50 µs)，當時間由 5 µs 增加到 20 µs 時，主要參與濺射的原子將從氬離子慢慢轉變為金屬離子，進而形成自濺效應 (Self Sputtering)[37]。自濺效應在 HIPIMS 技術中是時常被提及的一個現象，因為這是造成 HIPIMS 擁有高離化率的最主要原因。在濺鍍時提高靶放電的尖峰電流密度，會導致濺射量提. 32.

(45) 升以及電漿鞘 (Plasma Sheath)變厚，提高濺射原子的離化率，更多的已離化濺射原子會再回撞靶材，大量的增加金屬離子，進而提高自濺效應。. 圖 2.20 脈衝 On/Off time 對靶電壓及電流的變化圖[33]. 但是若金屬離子的量增加了，也將使得負電壓的靶槍吸引的量增加，造成 HIPIMS 濺鍍系統的濺鍍速率比傳統磁控濺鍍系統還慢，大約為傳統的 2080%[37-39]。. 2.6 影響鐵電薄膜製程的因素傳統的鐵電材料屬於鈣鈦礦 (Perovskite)結構，大部分的鐵電材料像是 BaTiO3、SrTiO3、PbTiO3、KNbO3 和 RMnO3，這些材料原本就具備著非中心對稱空間群的晶體結構，所以本身就是帶有滯歸特性的自發極化材料。然而新興的鐵電薄膜材料像是 HfO2、ZrO2 等等，其原本的晶體結構可能不是非 33.

(46) 中心對稱。若是中心對稱結構將無法表現出鐵電的性質，單位晶胞內陽離子分佈之正電荷總中心將不會與陰離子分佈之負電荷總中心有分隔 (也就是處於順電體)。此時我們就需要摻雜一些其他元素進入這些薄膜裡面，使得晶體結構有所改變，像是 HfO2 摻雜 Zr、Si、Y、Al、Gd、La 和 Sr 等原子[40]。並且在濺鍍完之後，進行熱退火的處理，藉此讓晶格排列更加完整。快速熱退火 (Rapid Thermal Annealing, RTA)的溫度高低也是影響製程出來時，薄膜鐵電性質表現好壞的因素之一。而鐵電薄膜的材料在鍍製的過程中也會有氧原子消耗的問題，所以鍍製薄膜的同時腔體內也會通以氧氣，來彌補氧原子的散失。除了上述可以影響鐵電薄膜的因素之外，還有利用外部結構給予薄膜應力的方式，利用這個應力來使得薄膜的晶格扭曲形成斜方晶相。若我們想要有好的鐵電性質表現，就需要將原本的單斜晶相轉變為斜方晶相。. 2.6.1 共鍍元素濃度對鐵電薄膜的影響現今許多科學家開始尋找新型的鐵電材料，期望可以取代傳統鐵電材料，並帶來更優異的元件特性表現，較熱門的材料有 ZrO2 和 HfO2。然而這兩個材料本身的鐵電性質並不明顯，所以有些學者選擇摻雜不同元素到薄膜之中，探討摻雜的濃度對鐵電性質的影響。在 T. Olsen 等人的研究之中，他們摻雜了 Y 元素到 HfO2 薄膜裡，並且在相同的 HfO2 厚度之下改變 Y 元素的濃度。研究中發現隨著 Y 元素濃度的提高，結晶相會有從單斜晶轉變為立方和四方相的趨勢，從圖 2.21 的 XRD 圖所示[41]。而少量的摻雜濃度則會形成斜方晶相，這將會使得殘留極化強度的提升。隨著摻雜 Y 的濃度從 0.2 mole% 到 1.9 mole%時 (濺鍍功率介於 16 到 24W)，可以發現在濃度為 1.9 mole% 時，殘留極化的強度表現最好，再繼續增加的話反而強度會降低。這是因為濃度太高會使得 HfO2 大部分的晶相轉變為四方/立方相，造成單位晶包成為中心對稱，進而成為順電體[42]。各個摻雜不同 Y 濃度下的電滯曲線如圖 2.22 34.

(47) 所示[41]。. 圖 2.21 HfO2 在不同 Y 濃度下之 GIXRD 圖[41]. 35.

(48) 圖 2.22 摻雜不同濃度 Y 下的 P-E 曲線[41]. 2.6.2 製程時環境氣體對鐵電薄膜的影響在鍍製薄膜時都會將腔體內的空氣抽出，一方面是為了提升電漿產生的機率，另一方面也是為了避免鍍製的目標物受到汙染。在做熱處理時也是如此，通常會在加熱時通入某一種單一氣體，避免退火中的高溫會造成金屬表面的氧化或剝落，像是通以 N2 和 H2 的合成氣體，我們稱之為保護氣體。在 Takao Shimizu 等人的論文中，他們就有探討在做熱處理時，分別在 O2 和 N2. 36.

(49) 的環境下做處理。而元件的結構為 TiN/(Hf0.5Zr0.5)O2/Pt，並觀察鐵電薄膜的 P-E 曲線，如圖 2.23 所示[43]。兩者在通以 O2 和 N2 的情況下，極化殘留的強度皆大約落在 5 µC/cm2 左右，但飽和極化值在 O2 的情況下相較 N2 的情況要高出一些。. 圖 2.23 熱處理時分別在通以(a) O2 和(b) N2 之室溫下的 P-E 遲滯曲線[43]. 在鍍製 HfO2 薄膜時，可能會因為濺鍍的功率或是其他因素造成 HfO2 薄膜中的 O 原子散失，而散失後將會造成氧空缺 (Oxygen Vacancy)的形成。過多的氧空位的產生會影響鐵電薄膜特性的表現，所以為了彌補散失掉的 O 原子，我們可以在事後做熱處理時讓氣氛保持在氧氣之下，或是在鍍製薄膜時通以某一個程度的 O2 通量，藉此可望減少氧空缺的問題。. 2.6.3 給予外加應力層時對鐵電薄膜的影響除了利用摻雜額外原子來改變鐵電薄膜原本的晶相之外，還有選擇在鐵電層上方和下方分別鍍製一層薄膜。這層薄膜鍍製完成後，對鐵電層所產生的額外應力將可能扭曲鐵電薄膜的晶相，轉變為鐵電特性所存在的斜方晶相。. 37.

(50) 在 Min Hyuk Park 等人的論文之中，他們在上電極 (Top Electrode, TE)的 Pt 和 HZO 層中間多鍍了一層 TiN，比較和沒有多加這層 TiN 時，兩者鐵電特性的差異。並分別使用 FGA (Forming Gas Annealing)和 NA (N2 Annealing)做熱處理。量測出來的 P-V 曲線如圖 2.24 所示[44]，(a)和 (b)分別是未加入 TiN 層時和加入 TiN 時兩者皆做 FGA 處理的 P-E 圖，(c)則是在沒有加入 TiN 層的情況下做 NA 處理，(d)是比較三者在各個溫度熱處理下 2 Pr 值的折線圖。. 圖 2.24 10 nm 厚 Hf0.5Zr0.5O2 在 (a)Pt TE 用 FGA 處理 (b)Pt/TiN TE 用 FGA 處理 (c)Pt TE 用 FGA 處理的 P-V 圖以及 (d)各條件下不同溫度熱處理時 2Pr 的折線圖[44]. 38.

(51) 由圖(a)和 (b)我們可以發現，加入 TiN 層後殘留極化值有明顯的提升，有 TiN 層的 2Pr 值大約為 34.1 µC/cm2，與未加入 TiN 層時的 20.5 µC/cm2 相比，提升了將近 70%。這樣巨大的差異，推測是由 TiN 層所產生的應力造成的。除此之外，TiN 本身就能拿來當作阻擋層 (Barrier Layer)，其可以有效降地因為氫氣擴散時所造成的降解作用，這也將有助於鐵電特性的表現。而在圖 2.24 (a)中我們可以發現，FGA 的溫度在 300℃到 500℃時，殘留極化值的表現比沒做 FGA 還來的低。這是因為在 HfO2 中會有氧空位的存在，而 H2 與氧空位的合併現象會發生在 FGA 低於 500℃，超過 500℃就不會。這也就是為何在 FGA 為 600℃時遲滯曲線的表現恢復了。. 圖 2.25 Pt TE 的 Hf0.5Zr0.5O2 在 FAG 分別為 300、400、500、600℃時的漏電流[44] 39.

(52) 同時我們也可以從元件的漏電流來判斷出氫原子與氧空位的合併情況，如圖 2.25 所示[44]。氧空位的產生會使得薄膜的漏電流變大，因此若是氫原子與氧空位發生合併的現象，這等同了消除薄膜中的氧空位，漏電流的情形也將隨之減小。從圖 2.19 中可以看出，FGA 為 300、400、500℃時的漏電流，相較於 600℃時要來得小，這也證明了 FGA 低於 500℃會發生 H2 與氧空缺的合併現象。薄膜中氧空缺的存在是必要的，氧空缺過少時也會使得薄膜鐵電性質降低，所以保持一定量的氧空缺將可能帶來更好的鐵電薄膜品質。. 2.7 總結本章節的重點著墨於鐵電材料的基礎介紹以及高介電係數材料 HfO2，探討新型鐵電材料 HfO2 的鐵電性質表現。一開始大致介紹了摩爾定律，其預知了隨著時間的前進，製程上電晶體的密度也隨之增加，所以科學家紛紛投入相關研究，為的就是元件尺寸的微縮和性能的提升。接著稍微介紹 MOSFET 的結構以及其元件的操作性能，了解氧化層在 MOSFET 中所扮演的角色。鐵電材料的部分首先介紹鐵電發現的歷史，再來就說明鐵電性在材料中存在的原因，最後就是說明量測鐵電材料時所得到的遲滯曲線，在這個曲線中我們可以依據幾個標準來判斷鐵電性表現的好壞。除了上述關於元件和材料性質的文獻討論，本實驗製程時使用的機台為高功率脈衝磁控濺鍍機。有別於一般濺鍍機，HIPIMS 使用了充滿金屬離子的電漿衝擊試片，這將帶來良好的附著性和不易產生空洞的優點。並藉由文獻來介紹 HIPIMS 運作的原理與一般磁控濺鍍機的差異。本章節最後則會討論幾個製程時影響薄膜鐵電特性的因素，像是 RTA 溫度、環境氣體的通量、薄膜共鍍原子的濃度等。甚至是利用不同的結構來影響元件的鐵電性。. 40.

(53) 在探討過本章節所提到的相關文獻後，我們的實驗將會利用 HIPIMS 來鍍製 HfO2 來當我們的鐵電層，並研究經過 HIPIMS 的高電漿密度與靶材離化率對 HfO2 薄膜的鐵電性帶來何種影響。. 41.

(54) 第三章. 實驗方法. 參考許多文獻之後，可以知道 HfO2 是未來可行的新型鐵電材料選擇。在現今許多半導體元件的製程上，氧化層的部分也都是選擇 HfO2，可見其與矽基板有良好的介面配合度。與傳統的鐵電材料相比，使用 HfO2 為基底當作鐵電層，其具有很多電子器所需要的很多優異性能。能夠改善傳統鐵電材料不具備的性能特點，並且組成元素少，容易控制。在學術界中也已經有許多學者拿來做相關的應用，因此本實驗也將使用 HfO2 當鐵電層的基底，並使用高功率磁控脈衝濺鍍機來鍍製我們的薄膜。. 3.1 實驗原理在半導體製程中，我們會在材料上方使用各式各樣的方式鍍製一層其他類型的材料薄膜，藉此使得材料表現出我們所需要的特性。薄膜沉積的方式依照化學跟物理主要可以分成兩種，各別是化學氣相沉積 (Chemical Vapor Deposition, CVD)和物理氣相沉積 (Physical Vapor Deposition, PVD)。CVD 在半導體製程上大致上的原理是將反應氣體導入反應腔體中，藉由擴散方式經過邊界層 (Boundary Layer)到達晶片表面，然後由晶片表面提供反應所需的能量，反應氣體就在晶片表面產生化學變化，生成固態生成物，而沉積在晶片表面。在積體電路製程中，常用的 CVD 技術有三種，大氣壓化學氣相沉積 (Atmospheric Pressure CVD, APCVD)、低壓化學氣相沉積 (Low Pressure CVD, LPCVD)和電漿輔助化學氣相沉積 (Plasma Enhanced CVD, PECVD)。 PVD 顧名思義是以物理機制來進行薄膜沉積而不涉及化學反應的製程技術，在現今的半導體製程中，被廣泛運用在金屬鍍膜的部分。一般來說 PVD 包含下列三種不同的技術，蒸鍍 (Evaporation)、分子束磊晶成長 (Molecular. 42.