單級放大器的設計

單級放大器的設計

目的

單級放大器是放大器設計的基礎，這個實驗是要介紹不同單級放大器的特性，及 簡單電阻負載放大器的偏壓設計。

相關知識

1. 共射極放大器 2. 共源極放大器 3. 射極與源極隨耦器

一、雙載子接面電晶體（bipolar junction transistor，BJT）回顧

好久沒碰 BJT 了，複習一下 BJT 的特性。一個 npn BJT 偏壓調在順向活性區

（forward active）時，VBE差不多維持在 0.7V 左右，變化不大，而且這時的 IC

是IB的β倍。我們還要注意，VCE必須大於0.2V。BJT 在順向活性區的簡單電路 模型總結如下圖：

簡易小訊號模型如下：分為VCCS 和 CCCS 模型 C

B

E

>0.2V

~0.7V

B

E

C 0.7V

V BE(ON)

I _B

β I B

B

E

C υ

r π g

υ

B

E

C υ

r π

i

β i

二、共射極放大器（Common-Emitter Amplifier）

下面我們利用這個簡單的BJT 模型瞭解右圖電路的操作：

1. 靜態偏壓分析

這是一個標準的four-resister bias circuit，R1

和 R2將電晶體 Q1偏壓在順向活化區，基極 的靜態偏壓約為 VB=VCC[R2/(R1+R2)]，這裡 假設 IB很小，不影響 VB之偏壓值。射極的 偏壓 VE 約為 VB-0.7V，射極的靜態電流 IE=VE/RE，集極電流IC=IE[β/(β+1)]≈IE（通常 β>>1）。C1為阻隔電容（blocking capacitor），

使Q1基級偏壓不受輸入電壓 Vin的直流部份 影響。

2. 功能分析

假如在Vin輸入交流訊號∆V，而 C1對∆V 可視為短路，因此∆VB=∆V，又射極的 電壓會隨 VB變化，∆VE=∆VB=∆V，若輸出訊號由射極接出，則此電路為一射極 隨耦器（emitter follower），類似的電路在上學期已經測量過。

假 如 輸 出 是 由 集 極 接 出 呢 ？ 這 裡 我 們 看 一 下∆VC 多 大 。∆IC≈∆IE=∆VE/RE

=∆V/RE，又VC=VCC-ICRC，∆VC=-RC∆IC，故

∆VC=∆V×(-RC/RE)。 （式3-1）

因 此 這 個 電 路 可 視 做 一 個 放 大 器 （ 稱 做 共 射 極 放 大 器 ，common-emitter amplifier），放大率 AV=-RC/RE，負號代表輸出訊號的相位和輸入差了180°。

三、射極接地放大器（Grounded-Emitter Amplifier）

假如上面放大器電路中 RE=0，AV=-∞？不太可能 吧？問題出在推導式 3-1 時，我們假設電晶體在 forward active 時 VBE固定在0.7V，不受 IC（或IE） 影響，即有∆IC 但無∆VBE。事實上，由 Ebers-Moll 模型可知

I_C =I e_S ^{V / 25mVBE} （在forward active 時），

∆IC/∆VBE =(1/25mV) I e_S ^{V / 25mVBE} =(1/25mV)IC， 我們再定義re≡∆VBE/∆IC，那麼

( )

r 25

I in mA

e C

= Ω

。 （式3-2）

現 在 來 處 理 RE=0 的情形。由上電路圖可知∆VBE=∆VB=∆V，∆IC=∆VBE/re，

∆VC=-RC∆IC=-RC∆VBE/re=∆V(-RC/re)，放大率 AV=∆VC/∆V=-RC/re。注意re是IC的 函 數 ， 這 樣 會 使 得 AV 和 輸 出 訊 號 大 小 有 關 ， 導 致 非 線 性 失 真 （nonlinear

假如把re的效應考慮進去，前面共射極放大器的放大率AV=-RC/(RE+re)，RE可使 re所造成的非線性失真減小，但同時|AV|也減小。同理射極隨耦器的 AV不再是1，

而是RE/(RE+re)。

四、共源極放大器（Common-Source Amplifier）

共源極放大器的原理可參閱前面實驗的補充教 材，這裡僅簡單介紹一下。電路如右圖，FET 的 靜態偏壓應設計在飽和（或恆流）區，其傳輸特 性為

ID=IDSS=k(VGS-Vt)²/2。 （式3-3）

互導gm定義為∆ID/∆VGS，故

gm=k(VGS-Vt)=(2k ID)^1/2 （式3-4）

為VGS 或 ID的函數。此放大器的放大率 AV=-gmRD，由RD控制。

RS用來穩定直流偏壓，C2讓交流訊號看到一個接地的源極。VGS被偏壓在- IDRS。

五、源極隨耦器（Source Follower）

源極隨耦器以前已經量測過，電路如右圖，輸出訊 號由源極接出。C2要拿掉。

∆ID=∆IS=gm∆VGS=gm(∆VG-∆VS)，又∆IS=∆VS/RS，兩 式合併可得

A V

V

g R g R R

R g

V S

G

m S m S S

S m

= =

+

= +

∆

∆ 1

1/

（式 3-5）

六、共基極（閘極）放大器（Common-Base/Gate Amplifier）

我們可以利用前面提到的four-resistor bias circuit 設計共基極/閘極（CB/CG）放 大器的直流偏壓，但在基極或閘極必須有一夠大的電容接地，確保在AC 訊號的 頻率範圍基極/閘極是接地的。放大器的輸入是射極/源極，輸出是集極/汲極。

假如不考慮輸入的負載效應，此類放大器的增益為gmRC//RL(gmRD//RL)，不反相。

這種放大器的高頻頻率響應遠較共射極放大器好。

BJT 電晶體的射極輸入阻抗為

( )

r 25

I in mA

e C

= Ω

，相當的小。假如訊號源的輸出阻 抗稍微大一點的話，負載效應就相當嚴重，訊號會變成re/(Rsource+re)倍。

對FET 而言，源極的情形也類似，但輸入阻抗改為 1/gm。

程序

＜1＞射極接地放大器（Grounded-Emitter Amplifier）

1. 線路圖如上，接好後先檢查電晶體 E、B、C 三極之直流靜態偏壓的電壓值，

推算出電晶體各接腳的直流電流，確定電晶體是在forward active。

2. Vin用一個頻率為10kHz 之三角波輸入，振幅調到使 Vout之波形剛好不被削截，

這時的輸出波形式不是有些像“穀倉頂”或“拱窗”，如下圖。請把你所得到的圖記 錄下來。

注意！Vin的振幅可能會需要很小，假如你訊號產生器上的AMPL 鈕轉到 MIN 還不夠小到 讓Vout不產生削截的話，記得“PULL”此鈕，輸出會衰減 20dB。

3. 現在將電路中的 C2（22µF）移去，將 Vin之振幅增大（這時|AV|小很多），觀 察 Vout 之波形，失真是不是小很多？記錄 Vin和 Vout振幅，計算增益大小（注 意相位）。

4. 將 C2接回去，將 Vin之振幅調到最小（記得 PULL-20dB），由 Vout和 Vin之 振幅比求得AV，和你預測的值（-RC/re）一樣嗎？

＜2＞共射極放大器的輸入及輸出阻抗

1.程序 1 的電路若沒有 C2，請你設計出一套方法測出此放大器的輸入（Zin）及 輸出阻抗（Zout）。

time Vout

Vcc

PULL

MIN MAX AMPL -20dB

圖(a)為放大器的等效電路。圖(b)顯示在輸入端先串接一個大小適當的 RS，觀察 RS所造成 Vout

的衰減（

V A V Z

Z R

out V S in

in S

= +

接一阻隔電容以免影響放大器之偏壓），觀察 RL所造成 Vout的衰減（

V A V R

Z R

out

V S L

out L

= +

可得出Zout。

2. C2 加上去，測量在 10kHz 的輸入和輸出阻抗。

＜3＞共源極放大器（Common-Source Amplifier）

1. 電路圖如右，RD=4.7kΩ。先將輸入接地（即 Vin=0），測量 FET 的靜態偏壓點，包括 VG、 VS和VD，ID可由VS/RS求得。電晶體在飽和 區嗎？

2. Vin用一個頻率為10kHz 之三角波輸入，振 幅調到使 Vout之波形剛好不被削截，觀察他 失真的情形。

3. Vin用1kHz 的正弦波輸入，振幅調得不使

Vout波形失真。記錄Vin和Vout的振幅及相位，計算AV。

注意！請一定要用探針的x10 檔。

4. RD分別用10kΩ和 15kΩ代替，重複步驟 1 到 3。

5. 利用和程序 2 相同的方法測量此放大器的輸入及輸出阻抗。

6. 將源極的電容移除，重複步驟 1 到 3。

＜4＞共基極放大器（Common-Base Amplifier）

1. 這裡我們要測試一個單電源的共基極放大器，電路圖在下一頁。電容找到接 近的值即可，注意極性。注意觀察一下，他偏壓的方式就是典型的four-resistor bias circuit。檢查各極的直流偏壓，電晶體是不是在 forward active? IC是多大？

2. 為了避免輸入的負載效應，訊號在 進入放大器前，先加一個利用運算放大 器uA741 接成的 buffer。訊號頻率用 100kHz，振幅調小到輸出沒有明顯的 失真（可以用三角波試試）。求出放 大率。

3. 利用程序 2 的方法，量出此放大器的 輸入和輸出阻抗。記號測輸入阻抗時，

要利用buffer。

＜5＞共閘極放大器（Common-Gate Amplifier）

1. 右圖是一簡單 CG 的 JFET 放大器電路圖，偏壓方式較 BJT 簡單。注意電容極 性。先測一下各極的直流電壓。要確

定JFET 在飽和區很容易，你可以調 整VDD，由0V 開始慢慢增加，用 DVM 觀察1k 電阻兩端的電壓。當 VDD加 到此電壓不太變化時，JFET 就已經 進入飽和區。量出VGS，VDS和ID。 2. 為了避免輸入的負載效應，訊號在進 入放大器前，先加一個利用運算放大 器uA741 接成的 buffer。訊號頻率用 10kHz，振幅調小到輸出沒有明顯的

失真（可以用三角波試試）。求出放大率。

3. 利用程序 2 的方法，量出此放大器的輸入和輸出阻抗。記號測輸入阻抗時，要 利用buffer。

問題與討論

1. (a)計算程序 1 電路中 BJT 的靜態操作點，和你的實驗值比較。

(b)解釋在步驟 2 所得之輸出波形。

(c)為什麼將 C2移去會使得失真減小？

(d)計算有 C2及沒有C2時之AV，和實驗值比較。

(e)利用 PSPICE 模擬你的結果。

2. 仔細說明你在程序 2 測量輸入輸出阻抗的方法，還有結果。

3. 由程序 3 的實驗結果求 FET 的 gm。和你在以前實驗測出來的結果比較。

5. 分析程序 5 的放大器，和你測量的結果是否一致？並做 PSPICE 模擬。

6. 程序 5 中的電路中，假如改變 RD為5kΩ，ID會不會改變？放大率呢？做PSPICE 模擬。