行政院國家科學委員會補助專題研究計畫成果告
※※※※※※※※※※※※※※※※※※※※※※※※※※※※※
※ ※
※ ※
※ ※
※ ※
※ ※
※ ※
※ ※
※ ※
※ ※
※ ※
※※※※※※※※※※※※※※※※※※※※※※※※※※※※※
計畫類別：□ 個別型計畫 □整合型計畫 計畫編號：NSC 89－2212－E－006－093
執行期間：88 年 10 月 1 日至 89 年 7 月 31 日
計畫主持人：: 陳國聲
共同主持人：
本成果報告包括以下應繳交之附件：
□赴國外出差或研習心得報告一份
□赴大陸地區出差或研習心得報告一份
□出席國際學術會議心得報告及發表之論文各一份
□國際合作研究計畫國外研究報告書一份
執行單位： 國立成功大學機械工程研究所
中 華 民 國 89 年 10 月 13 日
微機電薄膜之力學模擬與破壞分析
行政院國家科學委員會專題研究計畫成果報告
微機電薄膜之力學模擬與破壞分析
Mechanical Modeling and Failure Analysis of Thin Films for MEMS Application 計劃編號: NSC 89-2212-E-006-093
執行期限: 88 年 10 月 01 日 至 89 年 07 月 31 日 主持人 : 陳國聲 國立成功大學機械工程研究所
計畫參與人員：林士淵、陳建元 國立成功大學機械工程研究所
一: 中文摘要
化學沉積法是最重要的薄膜製程之一。近年來由 於微機電系統的發展，許多的應用需要較厚的化學沉 積薄膜。然而，薄膜殘留應力的存在使得晶圓翹曲甚 至造成薄膜的破裂。這些問題的存在限制了最大可成 長的 CVD 薄膜厚度，因此必須加以克服。本計畫以二 氧化矽的破壞分析為出發, 最終目標即在於建立 CVD 薄膜的力學模式，一旦模式驗證完成，我們即可將此 力學模式廣泛化以適用於任何微機電薄膜材料。並以 此為依據發展提昇 CVD 薄膜製程的方法以改善上述問 題。
關鍵詞：化學沉積，薄膜，殘留應力，應力分析，
微機電系統，破壞，氧化物，有限元素分析 Abstract
Chemical vapor deposition (CVD) is one of the most important processes in thin film technology. Recently, due to the performance requirement of MEMS device, thick CVD films are desired. However, the existence of residual stress in thin films may result in excessive bowing and even cause cracking. These problems limit the achievable thickness of CVD films and must be overcome. Using PECVD SiO2 as the material for studying, the ultimate objective of this research is to establish a mechanical model for CVD films. Using this model as the guide to achieve better performance on CVD process. It is expected that the result of this research project will provide a guide line on CVD process design in order to achieve better film quality and therefore, better yield and MEMS device performance
Keywords：CVD, thin films, residual stress, stress analysis, MEMS, fracture, oxide, finite element analysis
二: 計劃緣由及目的
電漿輔助化學氣相沉積法(PECVD)製作之 薄膜，存在著兩個重要的問題。其一，化學反應
會有一些氣體副產品產生，而使整個薄膜之介 電常數減低。另一項重要問題為殘留應力。薄 膜殘留應力基本上可分成兩種: 熱應力與內質 應力(intrinsic stress)。前者泛指因薄膜與 基板材料因熱膨脹係數不同而產生的應力，後 者則通常包括了非平衡態，晶格缺陷，及固溶 改變原子間距離而導致的應力[1]。一般而言，化 學沉積法製作出之薄膜需要附加一道高溫退火 (annealing) 的程序，退火之目的在於驅離被 陷於薄膜間的氣體，經過完全退火後之化學沉 積 薄膜其組織較為緊密。然而，高溫退火之後，
晶片的翹曲程度加劇，熱應力與內質應力均重 新分佈，翹曲程度加劇加重了晶圓後續加工的 困難度，另一方面，重新分佈後之殘留應力亦 可能造成薄膜龜裂，嚴重影響到產率與元件的 性能。本研究計劃的主要目的便在於發展一套 解析或數值模式，來預測不同薄膜材料在不同 製程參數及不同基板材料下之破壞行為。並提 出具體方案以改善薄膜之品質與元件之良率。
目前並沒有與本研究目標一致的其它研究。相 關研究大致可分為三大方面：微機電製程、薄 膜應力模擬、以及實驗應力分析等三方面。茲 分述於下：
微機電製程：近年來由於微機電性能及製程的 要求，如深度蝕刻、較高的絕緣度、以及近年 來結構陶瓷在性能方面的要求，均需要更厚的 CVD 薄膜[2],[3],[4]
。但是薄膜應力造成之破壞限制 了厚度。目前為止，在半導體及微機電界，多 以實驗試誤法來求取治標的方法，至於治本方
薄膜應力與破 壞分析與模擬
製程模擬 內質應力 熱應力
製程模擬 擴散、晶體
缺陷
殘留應力 破壞分析
整體模式 實驗資料
整體模式驗證
NCKU
MIT
面則須從應力分析著手。
薄膜應力模擬：在薄膜應力模擬之相關文獻與研 究方面，Stoney formula[5] 描述了在純熱應力的 條件下，非常薄的薄膜所造成基板翹曲的程度。
近 年 來 ， 許 多 研 究 則 致 力 於 發 展 比 Stoney Formula 更廣泛的模式[6]。另一方面，Suo 和 Hutchinson 發展出一系列的破壞力學模式用以 解釋與預測薄膜和基板因殘留應力而產生之破壞 行為[7]。這些研究的背景均與本研究主題有間接 的關係。
實驗應力分析：在實驗應力分析方面，麻省理工 學 院 (MIT) 微 系 統 實 驗 室 (Microsystems Technology Laboratory, MTL) 與 複 材 實 驗 室 (Technology Laboratory for Advanced Composites, TELAC)目前正進行一系列有關 CVD SiO2薄膜殘留應力、晶圓翹曲、與材料破壞方面 的實驗與檢測[4]。所獲得之結果將可用於驗證我 們所發展的理論模式。
三: 應力模擬
薄膜應力模擬與破壞分析，將分為三個步驟進 行:熱應力、內質應力與製程模擬三方面，其流程 圖如圖 1 所示。
熱應力主要著重於薄膜破壞分析。內質應力 將從氣體擴散、晶體缺陷、空孔燒結等著手。最 後配合 MIT 之實驗數據，來驗證我們的理論模 式，而研究結果也可以被用於改善 MIT CVD SiO2 薄膜品質的理論基礎。
圖 1. 薄膜應力模擬與破壞分析流程圖。
就應力模擬方面，我們將分為兩個部份來討論。
一為內質應力，一為熱應力。
內質應力:
CVD 薄膜沉積,由於沉積的原子,並非排列的 很緻密,有很多空孔及雜質存在。且再經過退火後, 薄膜中之氣體將會逸散,留下更多的小空孔。因此 在薄膜中將存在著很多的大空孔及小空孔。而空 孔再高溫中, 將會收縮,產生應力。由實驗觀察氣 體的擴散現象如表 1 所示。當溫度在 350℃時，
約有 4%的氫氣存在薄膜中，而溫度上升至 700
℃時，只剩 0.67%的氫氣，若溫度繼續上升至 1100℃時，只剩 0.17%的氫氣。
表 1.TEOS PECVD SiO2中，氫氣含量與熱處理溫 度之關係[8]。
T(℃) 350 700 800 900 1000 1100 H2(%) 4.00 0.67 0.13 0.20 0.17 0.17 因此由實驗得知，在經過退火後，大部份的氣體 將會逸散，而殘留下來的即是一堆小空孔。
圖 2 是 20μm 氧化薄膜之熱循環( thermal cycling )。製程溫度從室溫加熱至 500℃後，再冷 卻至室溫之應力與溫度關係圖[4]。
圖 2. 20μm 氧化薄膜溫度與殘留應力之關係圖。
因為薄膜之殘留應力，是由熱應力與內質應 力所組成，所以我們可以把上圖之曲線分解為一 條熱應力之曲線與內質應力之曲線如圖 3 所示。
-100 -80 -60 -40 -20 0 20 40 60
0 100 200 300 400 500
Tem per atur e (°C)
Stress (MPa)
Ramp up Ramp dow n
20µm oxide
圖 3. 將殘留應力分解為熱應力與內質應力之 20μ m 氧化薄膜溫度與應力關係圖。
熱應力主要是因薄膜與基板之熱膨脹係數不同所 產生。可由下面公式計算出熱應力。
(1)
其中，σth為熱應力，Ef為薄膜楊氏係數，υ為波 松比，αf為薄膜熱膨脹係數，αs為 基板熱膨脹 係數，T0為初溫，T1為末溫。
內質應力之曲線，我們可以把它分為三個部份討論:
薄膜內因有殘留氣體，雜質、空孔存在，會造成分 子間推擠，而產生壓應力，因此在 400℃以下，薄 膜呈現壓應力的狀態存在。因為薄膜沉積，原子與 原子的排列並非很緻密，會有一些空孔存在其中，
當溫度超過約 400℃原子與原子有足夠的能量活 動，薄膜的組織將重新排列，亦將使得空孔產生收 縮。空孔收縮將造成薄膜有張應力的生成。可由下 面公式計算出空孔收縮應力。
由於我們不知薄膜中有多少空孔存在，所以將簡化 為一個長度為 L 之單位晶格中存在一個半徑為 a0 之空孔，如圖 4 所示:
圖 4. 一個長度為 L 之單位晶格中存在一個半徑 為 a0之空孔。
一個空孔的收縮應力為,
(2)
(3)
其中，σL為內質應力，E 為薄膜楊氏係數，υ為 波松比，β 為空孔佔有率，a0為空孔半徑，L 為 單位晶格長度，γ為表面能。
空孔收縮將產生張應力，所以內質應力的曲 線，從壓應力漸漸升至張應力。
當溫度加熱至 500℃後，冷卻至室溫，熱能逐 漸減少，原子間的結合趨於穩定狀態，為一不可 逆反應，所以薄膜最終呈現張應力狀態存在。
熱應力與形變:
熱應力主要由薄膜及基板之間的熱膨脹系數不 同造成,當薄膜沉積在基板時我們視為 Stress free.
在之後當有溫度變化將產生應力,大致上可分為 兩個部份,一:為了除去薄膜在沉積中所產氫氣等 雜質,將溫度由沉積時的溫度提高,此時薄膜產生 拉應力.二:由高溫降至室溫,薄膜則產生壓應力.
我們現在就應力分析單對溫度的影響來看. 首先 由 Stoney Formula[5]
(4) 其中:hf 為薄膜厚度, hs為基板厚度, Es為基 板楊氏係數, νs為基板波松比,R 為曲率半徑。
2 0
0
3 2 4
0 3
4 8
1
3(1 ) 16
8 1
9(1 )
L
E a
a
L E a
L
βν π πγ
σ β β π
πγ ν
β
= −
−
+ −
−
3 0 3
4 3 a
L β = π
-100 -80 -60 -40 -20 0 20 40 60
0 100 200 300 400 500
Tem p er atur e (°C)
Stress (MPa)
Thermal stress
Intrinsic stress
Intrinsic stress
20µm oxide
0 1
( )( ) 1
f
th f s
E T T
σ α α
= ν − −
−
3 s s
f 2
s f s f
E h
6(1 )Rh (1 h /h )
σ = ν
− +
L a0
只要我們給定基板和薄膜幾何上的條件及材料性 質,而且 intrinsic stress 在這裡我們暫不考慮,所以 將(1)式的熱應力代入(4)式,我們可得到曲率半徑 R , 就可以計算出薄膜受均勻應力時的應變量,
(5) 但在考慮真實情況下應力並非由邊緣到中心位置 一直維持定值,而是由邊緣應力為零往中心遞增我 們由可得到邊緣效應的應力分佈矩陣方程[9],
i=2… N (6) 可得到不同位置下的應力值,我們以數值方式先將 物件分段計算出應力 代入 Stoney Formula 求出每 一段的應變量並疊加後得到總合的應變, 並與由 有限元素軟體以相同條件下所得應變量之值做一 比較與驗證,並藉由有限元素軟體將理論修正到接 近真實情況下再與 MIT 的實驗結果作為驗證,以此 可推展如何改善應變的產生,及討論不同的模態下 對於應變及應力的影響。
四: 破壞分析
我們知道薄膜沉積在基板後由沉積溫度降至 室溫,及因退火升至高溫後再降回室溫,過程中產 生壓應力或張應力的變化,造成應變產生,進一步 可造成破壞:如圖 5 所示，為厚度 20ìm 薄膜退火 後產生的裂縫。
圖 5.20ìm 薄膜在 800℃熱循環後邊界產生的裂 痕。
我們可由能量來預測造成破壞的條件,當應變能釋 放率(strain energy release rate),
(7) 其中,Z 為裂縫形狀的無因次參數。
當 G 達到臨界值 GC,將開始產生裂痕。最後我們 由(1)及(7)式最後可推得到破壞的臨界溫度方程
(8)
給定薄膜和基板的材料常數,厚度我們可預估破 壞產生的溫度值,再與先前所討論的應力分析結 合,將可建立破壞的預測方法,及提供往後討論的 依據。
五: 結論
本計畫之目的在於發展一套力學模式以預 測 CVD 薄膜之破壞行為。首先我們將以 CVD SiO2，
為主要研究對象並以 MIT 的實驗結果作為驗證 的依據。接著我們會將此力學模式廣泛化以用於 其他微機電材料如多晶矽(polysilicon), Si3N4， SiC 等等。相信本計畫的研究成果對微電子及微 機電製程的改善以及相關的薄膜應用如熱保護 層(thermal isolation coating)與接合 (adhesive)之失效防治會有相當的貢獻。
六: 計畫自評
本研究截至目前為止, 已能解釋電漿輔助沉 積二氧化矽之各種熱機械現象。對於改善製程提 升良率方面有相當的幫助。未來計畫以更複雜的 力學模式得到定量上較精確的結果並將分析擴 展至其他薄膜問題上。
七: 參考文獻
[1]: W. Bucvkel, J. Vacuum Science and technology vol 6 no. 4 p.p.606-610. 1969
[2]: S. Campbell, The Science and Engineering of Microelectronics Fabrication, Oxford, 1996 [3]: 莊達人: VLSI 製造技術，pp. 202,高立圖書，1995.
[4]: R. Ghodssi, X. Zhang, K -S Chen, K. Lohner, S. M.
Spearing, and M. A. Schmidt, to be presented on American Vacuum Society Meeting, October, 1999.
[5]: G. G. Stoney, Proc. R. Soc. London A, Vol. 82, pp. 172-175, 1909.
[6]: C. B. Masters, N. J. Salamon, and D. E. Fahnline, MRS Proceeding Vol. 188, pp. 21-28, 1990.
[7]: W. Hutchinson and Z. Suo, Advanced in Applied Mechanics, Vol. 29 pp.63-191, 1991
[8]: X.Zhang, R. Ghodssi, K-S. Chen, A.A. Ayon, S.
M. Spearing, Proceeding of 2000 Solid-State Sensors and Actuators Workshop, p.p.316,2000.
[9]: S. M. Hu , J.Appl. Phys 50(7),July 1979
(1 cos ) ε = R − θ
[Mij].[σf xi, ]=[Yi ]
2
(1 f) f
f
G Z h E ν σ
= −
( )
0
(1 ) (1 ) 1
( )
f c I f
c
f f s f f
s f
T T G
ZE h E
ν σ ν
α α α α
− −
= + −
− −
1mm
![表 1.TEOS PECVD SiO 2 中，氫氣含量與熱處理溫 度之關係 [8] 。 T(℃) 350 700 800 900 1000 1100 H 2 (%) 4.00 0.67 0.13 0.20 0.17 0.17 因此由實驗得知，在經過退火後，大部份的氣體 將會逸散，而殘留下來的即是一堆小空孔。 圖 2 是 20μm 氧化薄膜之熱循環( thermal cycling )。製程溫度從室溫加熱至 500℃後，再冷 卻至室溫之應力與溫度關係圖 [4] 。 圖 2](https://thumb-ap.123doks.com/thumbv2/9libinfo/9324694.536247/3.893.118.778.132.1143/中氫氣含量與熱處理溫度之關係T℃H因此由實驗得留下來小空孔.webp)
