本計畫分為六個分項 (請參考計畫架構圖)，分別為無線多媒體系統晶片關鍵技術發 展分項、晶片設計與驗證環境實驗室分項、OFDM 無線通訊晶片技術發展分項、嵌入式 感測網路處理機技術分項、學界科專分項及業界科專分項。
另為了配合 M-Taiwan 政府政策及確保無線通訊 WiMAX Chipset 的發展成功，「晶 片系統國家型科技發展計畫」與「電信國家型計畫」同時支持此項技術發展。本計畫雖 為「晶片系統國家型科技發展計畫」，但為了使委員對 WiMAX Chipset 發展有一全貌，
本文也呈述於「電信國家型計畫」中針對 WiMAX Chipset 執行之工作項目於第一分項 中之無線通訊系統晶片技術子項展現，唯該子項之經費與人力是含括於電信國家型計 畫。
以下針對六個分項計畫主要工作內容分述如下：
1. 無線多媒體系統晶片關鍵技術發展分項 (1). WiMAX/4G 技術：
完成 WiMAX RF/BB IC 兩顆 Chip。
完成 WiMAX Application-specific Chipset。
完成 WiMAX Single Chip Integration。
完成 DVB-H RF Tuner。
完成 4G Transceiver Key Modules Circuit Design。
完成 4G Transceiver Test Keys and Engineer Test Modules。
(2). PAC II Processor and Software Application 技術：
完成 Multi-Cores/ Multi-Threads DSP Arch. Design。
完成 PAC SoC(smart phone) Tape out and Reference Design。
完成 Multi-cores IPC。
完成 Multi-Cores/ Multi-Threads DSP Tape out。
完成 Application Processor (for wireless Comm. /HDTV) FPGA Demo。
完成 Application Processor (for wireless Comm. /HDTV) Tape out and Reference Design 。
完成 Application Processor (for Audio/Video/Image understanding) Platform Design。
(3). 無線通訊系統晶片技術(於電信國家型計畫中執行)：開發符合 IEEE 802.16e 標準 之用戶端 MAC+PHY Core IP
完成 802.16e (OFDMA mode)系統 MAC 軟體設計與驗證。
完成 802.16e (OFDMA mode)系統 PHY 硬體設計與驗證。
完成 802.16e (OFDMA mode)系統 MAC+PHY advanced features IP 設計與驗 證。
完成 802.16e (OFDMA mode)系統 MAC+PHY 整合測試與驗證。
(4). SiP 異質晶片整合設計技術：
建構異質晶片整合系統之射頻 SiP 系統、模組化之模擬、設計、分析、測 試驗證技術流程。
完成 SiP WiMAX Module 功能整合設計與驗證。
建立異質晶片整合系統相關結構應力分析熱傳分析及量測技術流程。
建立射頻系統、模組、元件與基板等整體電路之全波模擬設計流程，加速 SiP 與 SoC 其相互驗證的可靠性。
建立異質晶片整合系統之射頻/基頻/類比-數位混合訊號/記憶體等電性參 數模擬設計、分析及量測驗證技術。
2. 晶片設計與驗證環境實驗室分項 (1). 系統晶片設計與驗證環境
建立 90nm/65nm RTL-GDS-II Automatic Design Environment。
完成 Integrated Verification Platform。
完成 On Chip Variation Analysis and Verification。
完成 High-Level Synthesis Flow。
完成 Equivalence Check at ESL。
完成 Nano Technology DfM/DfY Modeles 相關技術，並建立驗證及分析流程。
完成 OASIS-Based Backend Environment Setup。
(2). 可測試設計技術
完成 Low Power Hierarchical SoC Test Integration and Automation。
完成 DfT and Diagnosis for Delay Faluts。
完成 Failure Analysis and Diagnostics for Defect Density。
完成 Cost-effective Test Strategy/Architecture for High-Speed Serial Link(HSSL) 。
完成 Wireless AMS BIST。
建立 High ESD Immunity Design for RF SoC Application。
建立 Multi-Voltage I/O Interfaace and ESD Protection for 90nm/65nm CMOS Process。
(3). 高階電路設計技術
「高階電路設計技術」將可有效輔助 SoC Digital/Analog/RF 整合效率，並 為 WiMAX/4G 異質整合無線通訊網路（Heterogeneous Wireless
Communication Network）環境建構基礎，更重要的是使未來電路設計更能 符合國內產業界的需求，以期有機會創造出新一代 IC 產品的競爭力，並 促進我國電子資訊產業再升級。
建立高頻、雜訊、功耗特徵化技術與最佳化設計方法。
建立電源電壓 0.5~1.0V 電路設計技術。
建立 65~130nm low noise, low power RF transceiver 電路設計技術。
建立 65~130nm high resolution, low power ADC 電路設計技術。
建立 65~130nm high speed PLL 電路設計技術。
(4). 聯合研發中心
與國內學界合作重點主要聚焦在未來新興前瞻技術，包括：
Wireless Sensor Network Technologies（無線感測網路技術）。
4G Wireless Access Technologies（第四代無線接取技術）。
低功耗高效能無線寬頻通訊傳輸單晶片系統架構，與其所須之關鍵功能模 組元件，如：高性能微機電射頻被動元件開發、低雜訊放大器、 混波器、
頻率合成器，與信號處理器。
另與國外知名大學(美國卡內基美隆大學-CMU)合作規劃將包括：
高階類比/混合式積體電路設計自動化技術，藉由與 CMU 之前瞻技術交流 可加速提昇本院視訊監控與系統單晶片的設計能力。未來相關技術可配合 計畫的相關技術能量，大幅提昇國際競爭力。
3. OFDM 無線通訊晶片技術發展分項
本分項計畫延續中科院 UWB 基頻晶片研發成果，以開發數位家庭無線通訊與應用 系統整合晶片為目標，協助國內業界開發數位家庭 Media Center 整合晶片，搶食數百億 美金的數位家庭市場。
(1). 以 90nm CMOS 製程，完成 480Mbps 之 Wireless USB 基頻晶片系統。
(2). 開發 MB-OFDM UWB 與 802.11n 基頻無線通訊整合平台矽智財，技術移轉國內 IC 設計業界開發數位家庭 Media Center 整合晶片。
(3). 結合數位家庭上、中、下游業者共組策略聯盟，帶動數位家庭產業發展。
4. 嵌入式感測網路處理機技術分項
建立無線感測網路裝置之高效低耗能處理機技術，針對應用於 Pervasive 應用情境 之運算需求變化，彈性提供高效能或低耗電處理模式，其耗電表現可超越 ARM7。此外，
並開發 Parallel Arithmetic Block（PAB）架構技術，以 20% 之電路架構，提供相同架構 之通用型 DSP 運算能力，並提供完整開發環境能有效降低應用程式的實現難度，並藉 以開發出應用於影像感知無線網路所需之運算處理核心。
(1). 高效能低耗電處理機技術及開發環境工具。
(2). Parallel Arithmetic Block（PAB）架構技術。
5. 學界科專分項：
建立以技術提昇為導向之電路整合技術，包括：
(1). 前瞻電路智財模組(Advanced IP Technology)
(2). 多元模組整合技術(Heterogeneous Integration) (CMOS/RF/MEMS/SiP) (3). 自動設計軟硬共構(EDA and Hardware/Software Co-Design Platform)
6. 業界科專分項：
建立以創意產品為導向之系統整合技術，包括：
(1). 多元網路整合技術(Heterogeneous Network Integration)
(2). 教育娛樂平台技術(Edutainment Platform–Education & Entertainment) (3). 健康監控生活照護(Health Monitoring and Life Care)