晶片系統國家型科技計畫辦公室維運計畫

(1)

NSoC-96-001(此屬機密文件，未經同意不得翻印)

晶片系統國家型科技計畫

第二期 96 年度成果報告

NSC

96-3113-P-009-001-Y

計畫總主持人：吳重雨校長

計畫共同主持人：陳良基教授

中華民國九十七年七月十日

(2)

晶片系統國家型科技計畫成果效益事實報告 ...3

晶片系統國家型計畫辦公室 96 年行事曆 ...32

附錄

附件一、經濟部技術處成果效益事實報告...35

附件二、經濟部工業局成果效益事實報告...94

附件三、國科會工程處成果效益事實報告...106

附件四、教育部成果效益事實報告 ...129

附件五、竹科管理局成果效益事實報告...143

附件六、工研院系統晶片中心成果效益事實報告 ...154

績效評估報告(自評)...163

績效評估報告(第三者評估) ...195

晶片系統國家型科技計畫 96 年度辦公室運作計畫活動及國外差旅報告...202

(3)

晶片系統國家型科技計畫成果效益事實報告

(96 年度)

壹、基本資料：

計畫名稱：晶片系統國家型科技計畫

主持人：吳重雨

審議編號：

計畫期間(全程)：95 年 1 月 1 日至 99 年 12 月 31 日

96 年度經費：2,036,816 千元全程經費規劃：14,470,000 千元

執行單位：經濟部技術處、工業局、國科會、教育部、竹科管理局

貳、計畫目的、計畫架構與主要內容

一、計畫目的：

台灣半導體產業，二十餘年來創立了全球獨特且最有效率的水平分工、垂直整合的產業結構，堪稱二十世紀的台灣奇蹟。近來大陸與印度，正挾其低成本的製造，逐漸複製並侵蝕台灣過去成功的利基。因此，台灣半導體產業必須轉型，並建立新的國際競爭優勢，開發以 IC 設計與創新為主體的新興產業，厚植其核心競爭力。第一期晶片系統國家型科技計畫於民國 92 年至 94 年止，由國立交通大學前校長張俊彥擔任總主持人，總經費 5,605,439 仟元，已執行完畢。第一期計畫全面推廣 SoC 技術。人才培育方面，促成跨校六大聯盟，開發 16 門複雜度極高的 SoC 課程。前瞻技術方面，提升前瞻電路之設計能力，於全球積體電路設計領域最具代表性之 ISSCC 指標性會議論文篇數由平均每年不足一篇增加到 94 年的 15 篇，相同等級的研府會論文，並成長到 96 年 20 篇。設計技術方面，透過科專計劃建立由 CPU、DSP 處理器到 RF 與類比混合信號之全面性的電路模組，並整合成 ADSL、WiFi、WCDMA、UWB 等系統晶片。技術弱項方面，透過國際合作，外國先進研發中心、引進國外技術，加強我國不足之處。然而一個能影響全球的產業技術，需長期深耕，因此，第二期計畫從 95 年元月接續啟動以五年為規劃(95 年~99 年)，自 96 年 4 月 1 日起由國立交通大學校長吳重雨接任總主持人，以『創造優質生活之兆級多元整合技術』為執行主軸。目標在以推動半導體產業升級為手段，達成建立優質生活家園的目標。96 年度晶片系統國家型科技計畫投入經費總計為新台幣 2,036,816 仟元，經費執行 1,915,982 仟元，執行率達 94%。

(4)

二、計畫架構(含樹狀圖)：

三、計畫主要內容

本計畫之主要目標在於創新產品的開發、前瞻技術的整合、與人才環境的全球化，居於「矽晶圓製造為根，晶片系統設計為幹，創造優質生活為果」的基本精神，因而規劃三個分項，作為長期努力的目標，另規劃三個專案作為橫向整合，以滿足短期技術的需求。如下所述： (1) 分項一：以創新產品為導向之系統整合技術



多元網路整合技術 (Heterogeneous Network Integration)

異質網路整合與上層應用整合，作到 Seamless Applications、IP Mobility，與 Ubiquitous Networking。



數位生活數位家庭 (e-Life and Digital Home)

迎接數位家庭，圍繞 Media Center 開發相關多媒體產品技術，豐富娛樂教育 分項一 創新產品 分項二 晶片技術 分項三 人才環境

晶片系統國家型計畫第二期

主持人 執行長 專案推動 橫向整合 指導委員會 諮議委員會 副執行長

(5)

內涵。



健康監控生活照護 (e-Health, Health Monitoring and Life Care)

發展健康監控與居家照護系統並結合網路系統開創 e-Health、e-Life 的新應用。 (2) 分項二：以前瞻技術為導向之晶片整合技術



前瞻電路智財模組(Advanced IP Technology) 開發多元網路與數位家庭的關鍵智財模組，作為系統晶片整合的基礎。由政府投入資源，引導開發先進製程設計技術，以順利促成技術升級。



多元模組整合技術 (Heterogeneous Integration - CMOS/MEMS/SiP，D/A/RF) 整合數位、類比、射頻模組，降低能耗、減少成本、提升 IC 產品附加價值，並進一步整合微機電與感測元件，以開創健康監控與生活照護的新應用。



自動設計軟硬共構(EDA and Hardware/Software Co-Design Platform)

厚植嵌入式軟體技術，開發其發展系統平台與週邊相關應用軟體工具鏈。引進先進 EDA 技術，開發共時軟硬體驗證流程，以縮短設計流程。 (3) 分項三：前瞻 SoC 設計人才養成與環境建構



晶片系統教育改進與人才養成計畫以「前瞻晶片系統設計人才培育先導計畫」，培育電機資訊相關科系學生為具國際競爭力的晶片系統軟硬體設計之高級人才。為工程師再教育與轉業之培訓，以系統晶片產業人才培訓為延伸。以訓練具國際觀與國際知名度之設計人才，提升我國技術的能見度為規劃內容。



設計專區設計與環境建構推動 IP 使用成為台灣 SoC 設計的主流模式，並建構完整之 IP 商業整合環境。推動設計驗證前瞻 SoC 產品設計所需之設計環境。



服務產業與全球市場推動參與國際 SoC/IC 組織與標準會議，引進國外主流產品技術。專人專職參與國際標準組織，引進前瞻標準技術，並學習市場調查與分析方法。 (4) 專案一：射頻與混合信號電路設計 (RF and Mixed Signal Circuit Design)



系統架構與標準規範 (分項一)



RF/MSD前瞻電路模組設計 (分項二)



射頻與混合訊號電路教育改進聯盟 (分項三) (5) 專案二：嵌入式軟體 (Embedded Software)



嵌入式軟體應用平台 (分項一)



嵌入式軟體設計平台 (分項二)



嵌入式軟體教育改進聯盟 (分項三) (6) 專案三：異質整合技術 (SiP/MEMS/Sensor Integration)



生醫晶片系統開發 (分項一)



系統封裝、微機電、感測元件之設計與整合 (分項二)



異質整合技術人才培育 (分項三)

(6)

參、計畫經費與人力執行情形

一、計畫經費

96 年度經費(仟元) 預算數決算數計畫名稱經常門資本門合計經常門資本門合計執行率晶片中心 _393,777 _32,500 _426,277 _384,899 _32,527 _417,426 _97.92% 中科院 45,900 0 45,900 40,603 0 40,603 88.46% 資通所 23,960 900 24,860 23,803 900 24,703 99.37% 學界科專 160,000 0 160,000 157,750 0 157,750 98.59% 經濟部技術處業界科專 380,530 0 380,530 342,609 0 342,609 90.03% 技術處小計 1,004,167 33,400 1,037,567 949,664 33,427 983,091 94.75% 經濟部工業局 276,649 0 276,649 236,067 0 236,067 85% 國科會工程處 380,000 0 380,000 354,229 0 354,229 93.2% 教育部顧問室 88,000 110,000 198,000 80,536 117,459 197,995 99.9% 科發基金- 嵌入式軟體技術計畫 25,000 0 25000 25000 0 25000 100% 科發基金- 竹科管理局 119,600 0 119600 119600 0 119600 100% 總計 1,893,416 143,400 2,036,816 1,765,096 150,886 1,915,982 94%

與原計畫規劃差異說明：

詳細經費運用說明於附件各部會經費執行情形一覽表。

二、計畫人力

姓名計畫職稱投入人年數及工作重點學、經歷及專長吳重雨總主持人 0.75人年學歷國立交通大學電子研究所博士

(7)

姓名計畫職稱投入人年數及工作重點學、經歷及專長經歷傅爾布萊特(Fulbright) 國際學者 (2004) 國立交通大學電機資訊學院院長 (2002 ~ 現在) 伊利諾大學香檳校區電機資訊工程系學期專任教授 (2003) 國立交通大學研發長 (1995 ~ 1998) 國科會工程技術發展處處長 (1991 ~ 1995) 國立交通大學電子工程系所所長 (1989 ~ 1991) 國立交通大學電子工程學系系主任 (1986 ~ 1989) 國立交通大學電子工程學系教授 (1983 ~ 現在) 波特蘭州立大學電機工程系副教授 (1984 ~ 1986) 國際電機電子工程學會院士（IEEE Fellow）計畫總主持人專長積體電路與系統半導體物理與元件類神經網路學歷國立成功大學電機工程博士美國 AT&T 貝爾實驗室及華盛頓大學研究經歷國立台大電機系教授國立台大電機系研究所所長國立台大系統晶片中心主任國際電機電子工程學會院士（IEEE Fellow）陳良基共同主持人 0.66人年計畫共同主持人專長多媒體數位信號處理演算法超大型積體電路（VLSI）設計數位訊號處理及視訊編碼系統設計學歷美國伊利諾大學香檳校區計算機科學博士經歷台灣聯合大學系統副校長國立交通大學電工系教授國家實驗研究院國家晶片系統設計中心主任國際電機電子工程學會院士（IEEE Fellow）台灣積體電路設計學會理事長美國 AT&T 貝爾實驗室研究美國吉悌電信公司(GTE)中央實驗室資深研究員周景揚執行長 0.66人年計畫執行長專長電腦輔助設計積體電路與系統計算機結構柯明道副執行長 0.66 人年學歷國立交通大學電子研究所博士

(8)

姓名計畫職稱投入人年數及工作重點學、經歷及專長經歷國科會博士後副研究員工研院電通所積體電路產品工程部部門經理交通大學電子工程學系助理教授/副教授/正教授交通大學電機資訊學院產業研發碩士專班主任國際電機電子工程學會院士（IEEE Fellow）中華民國靜電放電防護工程學會創會理事長中華民國第 41 屆十大傑出青年負責國際交流活動行政業務專長奈米電子與晶片系統積體電路設計及可靠度靜電放電防護電路學歷美國加州理工學院電機博士經歷國立台灣大學電機工程所所長 國立台灣大學電機工程學系教授 闕志達召集人 0.58人年負責分項一創新產品專長通信積體電路設計高速積體電路設計學歷國立交通大學電子研究所博士經歷國立交通大學電子工程系教授兼主任國立中央大學電機工程系教授國立中央大學研發處研推組組長

Agere Systems , USA；Visiting Research Consultant 美國伊利諾大學香檳分校,Visiting Associated Professor 周世傑召集人 0.58人年負責分項二晶片技術專長數位/混合訊號積體電路與系統通訊積體電路計算機電腦輔助設計許炳堅召集人 0.58人年負責分項三人才環境學歷美國加州柏克萊大學電機博士

(9)

姓名計畫職稱投入人年數及工作重點學、經歷及專長經歷國立交通大學(院長級)校務策略顧問、榮譽教授電機資訊學院代理副院長、講座教授國立聯合大學電子工程系兼任客座教授美國南加州大學電機系教授及生物工程系教授美國南加州大學超大型積體電路信號處理實驗室主任美國南加州大學電機系電物晶片研究所副主任、主任傅爾布萊特國際資深學者 (Fulbright Senior Scholar) 國際電機電子工程學會院士（IEEE Fellow）國際電機電子學會電路與系統學術會副總裁、備位總裁國際電機電子學會電路與系統學術會總裁、資深總裁新思科技公司(Synopsys)研發處長台灣積體電路製造公司(TSMC)設計暨技術平台專案處長專長積體電路與系統包括設計,分析,自動化訊號處理多媒體類神經網路學歷美國加州柏克萊大學電機博士經歷清華大學電機院院長國際電機電子工程學會院士（IEEE Fellow）工研院副院長奈米國家型科技計畫總主持人台灣奈米技術產業發展協會理事長台灣薄膜電晶體液晶顯示器產業協會(TTLA)理事國際電機電子工程師學會(IEEE)中華民國分會理事長工業局影像顯示產業推動辦公室主任台灣半導體產業協會(TSIA)理事台灣 SoC 推動聯盟秘書長工研院電子工業研究所所長工研院系統晶片技術中心主任中國模糊學會理事長徐爵民召集人 0.58人年負責專案一射頻混合信號電路專長微電子系統設計自動化學歷美國印地安那大學博士李政崑召集人 0.58人年負責專案二嵌入式軟體經歷清華大學資訊工程教授兼副系主任

(10)

姓名計畫職稱投入人年數及工作重點學、經歷及專長技術發展專長平行語言設計物件為主語言編譯器設計學歷美國科羅拉多大學航空太空博士經歷國立交通大學電機與控制工程學系教授兼系主任邱俊誠召集人 0.58人年負責專案三異質整合科技開發專長微機電系統結構之動力分析與控制微快速成型系統伺服控制系統人年算法：1 人參與計畫幾個月除以 12 個月

部會人力統計：

FY96 年度經濟部技術處經濟部工業局國科會工程處教育部竹科管理局合計人年 _910.86 _19.64 ₁₁₇₂ ₂₁₃ ₄₉ _2364.5 博士 _128.57 _0.58 ₃₁₈ ₇₆ ₃₀ _553.15 碩士 _448.1 _10.66 ₂₃₉ ₁₂₈ ₁₅ _840.76 學歷其他 _334.19 _8.4 ₆₁₅ ₉ ₄ _970.59 15 年以上 _7.35 _2.35 ₁₀₂ ₃₂ _5% 11-15 年 _6.80 3.43 61 43 13% 5-10 年 _21.37 _7.09 ₁₅₅ ₆₄ _22% 年資 (%) 5 年以下 _64.48 _6.77 ₈₅₄ ₇₄ _9%

(11)

肆、計畫已獲得之主要成就與量化成果(output)

國外 論文篇數 國內 論文篇數 專利項數 技術移轉 國外國內件數 簽約金 產學合作 促進廠商投資 部會產出晶片國際會議 期刊/ 會議論文期刊會議申請中取得申請中取得國外國內 授權金 (仟) 權利金 (仟) 先期技轉 (家) 專門技術數技術報告 (篇) 件數投入金額 (仟) 家數 投資額 (佰萬) 經濟部 技術處 34 266 118 35 73 111 28 112 39 1 27 71,567 5,220 14 52 343 37 165,261 12 293 經濟部 工業局 6 - - - - 7 - 5 - - - 7 1 776 8 3449 國科會 工程處 573 238 117 12 50 30 1 40 5 2 3 0 4900 0 1 27 18 13577 0 0 總計 613 504 235 47 123 148 29 157 44 3 30 71567 10120 14 53 377 56 179614 20 3742 專業人才培育 活動學術成就其他效益 _養成人數 _人才培訓 _競賽 _研討會 部會 _研究 團隊養成標準制訂 (件數) 博士碩士其它短期中長期 形成教 材(門) 修課人 次場次人次場次人次 經濟部 技術處 - - - 0 0 44 2,181 國科會 工程處 60 1 239 615 1 - - - - 8 140 32 1222 經濟部 工業局 - - - 1624 91 - - - - 6 400 教育部 顧問室 7 - 330 2636 - - - 新增前瞻課程 6 門，累計 56 門累計跨領域課程 5 門 26,558 4 2,170 91 6,013 總計 67 1 569 3251 1 1624 91 - 26558 4 2310 173 9816 註：以統計量化表示，評估項目由各部會附件中表示。

(12)

伍、評估主要成就及成果之價值與貢獻度

一、學術技術成就(科技基礎研究)

經濟部技術處

共推動執行法人科專 4 項計畫、學界科專 6 項計畫、業界科專 9 項計畫，其詳細執行成果如下：晶片中心 1. 無線多媒體系統晶片關鍵技術發展四年計畫(1/4)  共計專利申請：68 件（國內 23 件/國外 45 件），獲證：21 件（國內 11 件/國外 10 件），專利應用：3 案，並於知名國際會議（如 IEEE Electronic Letters, SoC Technical Journal）或期刊（如 ISSCC, RFIC, VLSI/TSA etc.）發表相關論文，包含期刊 15 篇、研討會 28 篇、研究報告文件 130 篇等。

2. 通訊與光電環境建構計畫－晶片設計與驗證環境實驗室建構分項/高階電路設計技術分項

 FY96 於著名之學術期刊論文(如 IEICE Transaction on Electronics, IEEE Journal of

Solid-State Circuit, IEEE Transaction on Very Large Scale Integration Systems 等)，專利獲證 7 件，專利申請 13 件，專利應用件數為 1 案 2 件，專利收益 35,555 仟元。並與交大/中央、清大合作執行學界科專。

中科院

 申請 3 件國內專利、5 件國外專利，並獲得 3 件國內專利、4 件國外專利，專利

應用授權金合計 500 仟元。

 以安捷倫 ADS 完成 MB-OFDM UWB PHY V1.2 射頻與基頻整合系統模擬，

200Mbps data rate 的情況下，Minimum receiver sensitivities 比規範要求的還低了 6 dBm。資通所  完成論文發表國內 6 篇，國外 2 篇並刊登於 IEEE 期刊，其中「使用裴氏網路與代理人技術實現階層式遠端監控系統」列入年度 SCI 論文。學界 1. 前瞻高效能低耗能之雙處理器系統技術研發  建立數位處理器編譯器工具技術。提高傳統排程與分配方式於此一架構下無法達成之運算速度，提升國內在超長指令集數位訊號處理器編譯器技術上競爭力。  建立低功率數位電路技術。達到運用相同電力而延長手持式裝置使用時間的目的。 2. 晶片系統傳輸鏈之電路系統設計與驗證平台開發

(13)

protocol 的描述，可透過圖形化介面的選項或以 SystemC 語法描述不同的協定 (protocol)，自動合成符合設計要求的介面電路。此種方式具備高度的設計彈性，具備支援各種不種的 protocol 能力，改善僅能使用在特定硬體介面的 library based 型式。在合成演算法方面，主要依據使用者描述的 FSM 以鍵結串列資料結構表示並取其 complement，再與介面內部 buffer 狀態及控制暫存器狀態比較，決定目前狀態是否允許存取此次的 transaction。

 Efficiency driver generator for char. or lock type devices:在驅動程式自動產生部分，

針對 character 與 block type 之 device，以 Template-based 的方式，提供模組化與參數化之設計，產生相對應的 driver function，讓使用者不需深入了解 OS kernel 運作，也不需要額外的語法分析，可直接產生 driver 的 C code，相較於市面上之驅動程式產生器，只能針對 standard bus protocol 與特定 device 產生 driver，此驅動程式產生器可針對非限定之 custom IP 產生出所需之 driver，在 SoC 開發上較具有 flexibility，並藉由自動化之機制，加速 SoC 快速整合。

 Transmission link Virtual Platform 之建立：利用 SystemC 來建立 NoC mesh topology

系統架構，在 communication 方面，則使用了 Transaction Level Modeling(TLM)設計方法來達到 Electronic System Level(ESL)之設計。使用 TLM 設計方法可以滿足複雜系統之設計及驗證，而達到快速的系統模擬及效能評估。 3. 超低功率數位訊號處理器核心開發  本計畫在產出自有指令集架構(ISA)的超低功率數位訊號處理器核心同時，並將開發相關低功率軟硬體之前瞻技術，並研發其 SOC 發展平台。將提供學術機構研發低功率核心之各項技術。其 SOC 發展平台之經驗，並可利於未來相關 SOC 設計之研發。 4. 晶片系統之關鍵設計技術研發

 130 篇國內外論文發表，其中 IEEE 2006 ISSCC 論文 2 篇，並獲得 2 件 ISSCC/DAC IC Design Contest Award(*)IEEE 2007 ISSCC 論文 3 篇，並獲得 ISSCC/DAC IC Design Contest Award(**)。

5. 信使-遍佈式無線傳收機系統核心多模 MIMO-OFDM 無線通訊系統之研發與晶片設計

 研究團隊成果包含於國內討論會發表 3 篇期刊、IEEE JSSC(IC 設計會議)發表 1 篇期刊、並於國際 SCI 期刊 (IEEE Trans. Signal Processing、Journal of VLSI Signal Processing 等等)中發表 10 篇期刊論文，以及在國際知名 EI 電路設計會議、訊號處理會議、通訊會議發表 14 篇論文，總計達 28 篇。這些成果增加我國在相關技術領域之國際知名度。 6. 晶片系統智財彙集及介面整合實驗  由於 SoC 的高度複雜性以及 IP 的多樣性，SoC 研究開發可以仰賴本計畫所完成之 IP Reuse 的完備環境工具，在合理的時間內完成 SoC 的設計。並且，完成之跨校合作 IP 匯集平台，除了提供各校 SOC 中心作為資訊交流外，更有助於產學交流及技術移轉洽談。 7. 后羿計畫—前瞻無線測試平台與技術  本計畫所研發之技術（包含無線測試系統，內含自我測試，無線通訊電路、測試軟體等）於測試領域在學術界技術屬於領先，但是學術界缺乏實際案例的實作，以及將自我開發技術實用化的能力。本計畫將引進業界的力量，促進產學領域之間的溝通，並且增加實際案例的實作，將可更加延伸學術研發之價值。對於此領域之學術發展因此有極大之成效。  晶片自我測試與修復技術為下一世代相當重要的測試技術，也是國際間十分重

(14)

視的一項技術。目前此技術國際間尚在萌芽階段。本計畫已研發記憶體晶片之自我測試與修復技術，對於邏輯及類比晶片之自我測試技術亦多所著墨。預計未來將陸續實現自我修復技術及容錯電路設計技術。 8. 微型化與全像光資訊儲存技術之開發  研究團隊成果包含於國內討論會發表 19 篇期刊、於國外討論會發表 32 篇期刊、發表 30 篇國外期刊論文，這些成果增加我國在相關技術領域之國際知名度。業界 1. 90 奈米之高畫質(HD)多核心架構多媒體處理器計畫  本計畫目標為研發一 90 奈米製程多核心架構多媒體處理器，以滿足多項高畫質 (HD)視訊應用市場。主要有三大工作項目：(1)多媒體處理器之多核心架構(2)多媒體程式編譯工具之設計(3)VLSI 整合與實現 2. Display Port 高速數位串列顯示介面晶片

 本計劃完成後，將可建立更完整自有的高速串列技術(High-Speed Serial Link)整合的相關技術能力。

經濟部工業局

 提供「國內發展 SoC 現況分析與可行之策略方案報告」、「國際間 SoC 發展相關指標、技術發展與次世代產品趨勢分析報告」，以及「國內 IC 設計產業目前發展 SoC 之現況調查研究報告」，協助國內產官學研了解競爭國家產業現況及產業環境建構，以作為業界在產品與技術開發方向之決策依據。  促成 3 家以上廠商加入或積極參與 JEDEC 標準制定會議、促成 1 家廠商參與快閃記憶體模組及記憶卡的電性、機構與架構標準制定活動，並擔任 JC64.1 Critical Parameter Working Group 主席、3 人次參與國際標準會議，帶回最新標準技術資訊與業界分享、加入 3 案國際標準組織，積極參與標準制訂活動、提案電路板層級元件充電模式靜電放電測試國內標準 1 案。  廠商因執行鼓勵前瞻應用主導性新產品輔導計畫，共計完成 8 件產品開發，共計申請專利 10 項。

國科會工程處

 經由本計畫之執行我國學術界於 ISSCC 國際研討會上發表論文的數量可為一指標，其數量由 2003 年 2 篇，2004 年 4 篇，提升到 2005 年 12 篇，而在 2006， 2007 年則分別有 16，17 篇，論文數量僅次於美日，與韓國約在伯仲之間。此外本國學術界在設計自動化領域的 DAC/ICCAD 於今年的論文數亦有大幅成長。 ITC及 VTS 等測試技術領域指標型研討會之論文數也穩定成長，由上說明顯示學術上之研發水準已在各相關領域獲致全面性之提升。  本年度經由 CIC 與晶圓廠製作之研發晶片達 573 片，由此顯示學術界在前瞻研發方面質與量的進步非常迅速。

教育部

96年度本計畫在學術技術面上，針對提昇我國國際能見度及提昇我國師生之國際競

(15)

爭力，有 2 項重要的成績，簡述於下：

 本計畫 96 年度首度推動「ACM 國際積體電路電腦輔助設計馬拉松競賽（ACM

CADathlon Contest）參賽計畫」，參賽學生首次參與 2008 ACM CADathlon Contest，即獲得冠、亞軍殊榮，與麻省理工學院、柏克萊加州大學和密西根大學等國際名校同列為歷年獲獎學生之榮譽榜。而 2008 ICCAD 的會議主席也因此將於 97 年 2 月帶團訪台，希望能與我國有更進一步互動。本次亮麗的表現，不但是本計畫多年努力下來所展現出一張漂亮的成績單，更大大地提昇了我國 SoC領域的國際能見度，是為本計畫推動的一項重大成果。  本計畫鼓勵 SoC 領域教師與國際知名出版社合作，出版英文教科書，目前已有三本英文教科書已出版(如附圖)，對於提升我國學術界在國際 SoC 領域的地位與能見度有直接的助益。而間接地，也為奠定我國產業屹立於全球半導體產業 旗艦地位的基礎，跨出來重要的第一步。

科管局

 完成與全世界知名的電子設計自動化(EDA)軟體業者如 Synopsys、Cadence、

Agilent 和國內電子設計自動化軟體業者如 Incentia 與 SpringSoft 等合作，降低 EDA 設計工具之使用成本，建立台灣自有的設計平台，提供國內新與設計公司使用。  完成矽導竹科研發中心全廠網路佈線與網路機房建置，使進駐於矽導竹科研發中心之廠商能以高品質的網路設備為基礎，進行產品開發。  完成建置以台、清、交與成四所大學研發之矽智財為主的商業矽智財網站，並將矽智財建置在開發的矽智財交易網站上，並實際完成矽智財線上交易。  本計畫於嵌入式軟體開發上進行二進制轉譯(Binary Translation)技術的研究，希望借助靜態及動態的二進制轉譯，將大量現存的嵌入式應用軟體(ARM 或是 MIPS based)轉移到台灣心計畫(Andes Technology)為主的硬體平台，以推廣台灣心計畫之成果，並降低設計廠商之成本。

(16)

經濟部技術處

晶片中心

1. 無線多媒體系統晶片關鍵技術發展四年計畫(1/4)

 繼開發全球功率消耗最低之 DVB-T Tuner IC，本年度持續研發應用於下一代移動手持式數位視訊廣播之 DVB-H Tuner IC，採用 1.2V TSMC 0.13um CMOS 製程， Power consumption (continuous mode)僅為 120 mW、Area 也僅為 7.2 mm2

，已提 provisional 專利申請案 6 件。此研發成果除成功技轉台灣創毅(Mavcom)，加速其建立手機電視市場晶片和系統解决方案的能力，未來亦可應用於數位電視、數位機上盒、Notebook，及下一代移動手持式數位視訊廣播產品，將為國內相關產品廠商創造無限商機。  完成技轉國內一流大廠(凌陽科技)之 PAC DSP 技術專利授權案，包含 PAC DSP 相關 15 案 35 件核心專利(含申請中)，技轉簽約金額高達三千多萬元；該公司將本計畫之 PAC DSP 與其自主開發以及業界科專支持的 32 位元 S+Core™處理器 (MPU)互相搭配，成立新創公司－凌陽核心科技，從事多媒體應用處理器晶片及多媒體應用處理器的開；接棒完成產品商品化，希望能發揮綜效，帶領台灣搶進 80 億美元規模的數位訊號處理 SoC 晶片市場，帶動國內可攜式 3C 終端產品之產值再創高峰。 2. 通訊與光電環境建構計畫－晶片設計與驗證環境實驗室建構分項/高階電路設計技術分項  消費性電子與通訊產品功能日益擴增，所需消耗的功率亦隨之大幅提昇。因此，更佳的電源管理技術與低功率設計技術遂成為半導體產業與 IC 設計的發展重點。本計畫將 DVFS，Power Gating，Multi-Vdd 等相關 Low power 技術，實際應用至晶片系統關鍵技術發展計畫，並提供其所需之設計驗證技術與設計流程，成功開發出高效能、低功耗 32 bit DSP 與 PMP Platform with DVFS feature，搭配 Low power 技術之 DSP，技轉給凌陽核心等國內廠商，促成廠商直接投資金額達 1 億 2 仟萬元，將可進一步提昇產業技術能量及產品競爭力。中科院  技術移轉 UWB 基頻晶片關鍵技術給聯華電子與創惟科技，研發成果收入合計 600 萬元，繳庫數 300 萬元。  創惟科技預計投入 1 億元開發 UWB 晶片解決方案，預估產值達 50 億元。資通所  掌握 ZigBee 2006 協定關鍵核心技術。完成 ZigBee 2006 無線通訊協定開發，並完成 60 nodes，10 天 24 小時無間斷聯網之穩定性測試。後續將可協助晶片、模組及感測終端裝置等上游產業廠商研發製造。  針對工業、環境監控及生活等應用提供 WSN Turnkey Solution，協助中下游產業之系統整合、技術服務及營運等。學界 1. 前瞻高效能低耗能之雙處理器系統技術研發

(17)

 本計畫技術移轉授權金為 900,000 元，衍生委託金額達 12,600,000 元。  由於 DSP Market 到 2007 年產值預估將達 130 億美金（資料來源：Forward Concepts），如能建立一自製平台，在國際上佔一席之地（如 15%），即可達約 20 億美金的產值，未來的潛力值得重視。本計畫著眼於此，積極架構國內自製數位處理器之整合開發環境，以整合軟體開發工具組、圖形化使用者界面、數位訊號處理函式庫為首要目標，發展足以與國外大廠抗衡之發展平台。 2. 晶片系統傳輸鏈之電路系統設計與驗證平台開發  提昇介面電路的設計時效，降低人力成本，加速產品 time to market 目標：有關 SoC 系統的產品，其設計最大的瓶頸在於各個 IP 的整合以及軟體與硬體之間介面的整合。在硬體整合方面，主要的設計便是 interface 的考量，而在軟體與硬體的溝通介面則為 driver 的設計。不論是 interface 或是 driver，在設計上都是花費時間而且容易出錯，透過介面設計自動化的方式，除了減少人為錯誤，有效節省人力資源，亦可將介面電路設計時程有效降低，達到產品 time to market 目標。

 提昇 SoC 系統設計模擬驗証時效，協助廠商解決複雜設計問題：目前在 SoC 設

計領域裡面臨到許多的挑戰，因為不僅只有考量 component level issue(例如, performance, power 等問題)，也要考量 system-level issue(例如,reusability, adaptability, and scalability 等問題)。所以，我們提供一 NoC 系統虛擬平台，來幫助解決上述之問題。對於系統設計之廠商而言，目前或未來都會遇到越來越複雜的應用系統及產品，建立系統虛擬平台可以幫助廠商解決複雜的應用系統更可縮短設計時程，而提高生產力。相對地，當技術成熟之後，也會促成更多之廠商的投資而促進經濟之發展，這有助於在協助提升我國產業全球地位和產業競爭力。 3. 超低功率數位訊號處理器核心開發  本計畫預計產出一個自有指令集架構(ISA)的超低功率數位訊號處理器核心，完成其硬體設計與晶片實現，建立所需之軟體工具環境，並以 SOC 平台展示其在行動多媒體通訊應用之市場價值。最後以 Reusable IP 之型態移轉至工業界。此超低功率的數位訊號處理器核心將有助於提昇國內電子產業開發相關行動多媒體通訊應用之市場。自有指令集架構更將使國內產業掌握關鍵技術，主導市場。 4. 晶片系統之關鍵設計技術研發建立低功率 SOC 設計相關軟硬體關鍵技術，範圍涵蓋國內自主性 CPU 軟硬體 IP 設計，低功率數位/類比電路設計技術以及低功率多媒體與網路相關應用之智財技術等，對於國內 SOC 設計產業(包含 star IP 設計公司，SOC design house，與多媒體 SOC 設計相關公司)在設計技術之提升上助益甚大。以執行計畫成果涵蓋：

 所研發之 MPEG /H264 及低電壓 CMOS 電路技術, 已技轉廠商, 提升其設計能力  所開發之創新指令 RISC 相關軟硬體設計技術, 將來可成為 SOC 設計中之 star IP.

5. 信使-遍佈式無線傳收機系統核心多模 MIMO-OFDM 無線通訊系統之研發與晶片設計  本計畫系統化之設計流程與方法可提供產業界作為相同系統開發之用，能於開發初期提供系統驗證，從規格制定至 IP 設計都可以驗證整合系統之效能，降低開發後期系統整合的風險。  本計畫成果與技術之擴散將可提升國內無線晶片產業之技術能力並縮短 IEEE 802.11n/16e 產品之開發時程，另一方面，本計畫的執行可提前為國內廠商建立多模之基頻傳收機關鍵 IPs，所提出之專利可以提供業界晶片設計上有利之競爭條件。在 4G 技術開發上將提供法人及業界經效能驗證之 4G 基頻傳收機 IP。目前專利「正交分頻多工系統之低複雜度子載波間干擾消除演算法」已向本國及美國申請中。

(18)

 本計畫在電路設計技術方面的成果其擴散將可促進國內獨到之 CMOS 晶圓製造技術與無線通訊系統晶片設計產業結合，提高產業設計層次和競爭力。可重組式 FFT 處理器將可應用於多模 802.11n/16e/20 之系統整合晶片。所開發之 LDPC 已解決記憶體與運算單元之權衡最佳化。目前專利「應用於信度傳播演算法的自動補償方法與裝置」已向本國及美國申請中。 6. 晶片系統智財彙集及介面整合實驗  為積極建立台灣成為全球 SoC 設計中心，本計劃目的在鼓勵學術單位建立開發研擬前瞻性之智財及平台相互間之相容機制、率先研擬智財建立標準流程，樹立台灣學術界在智財開發管理能力之領先地位，藉由相容機制之建立，同時可提供國家計劃順利完成產學研相關補助案之成果試用與彙集，作為國家推動 SoC 計劃之整體成效表徵及積極向外推廣之具體成果。臺灣學術界，長久以來累積 IC 設計的經驗，開發出不少相當先進的智財，如能加以整理彙集、提供 IC 設計公司授權使用，提供優良的設計平台，供全球客戶使用，使台灣能在製造利基上繼續做強有力的發揮，開創出新的設計優勢，從而在世界半導體、資訊電子業扮演舉足輕重的角色。 7. 后羿計畫—前瞻無線測試平台與技術  我們創新提出利用無線介面來執行測試、診斷並修復記憶體晶片及單晶片系統 (SoC)，此方法不但一舉解決了傳統測試機台所面臨的窘境，還可以大幅縮短測試時間並有效降低測試成本。這個構想是全新的、原創性的作法。我們相信本案成功執行後，使用無線介面來測試晶片將在十年內成為主流。並協助提升晶片測試產業之技術自主性。本計畫應用到許多通訊、設計及測試領域的相關知識，透過成計畫執行過程中實際操作研究與多元化的學習訓練將可培育許多積體電路設計與測試專業人才，紓解半導體產業人力供需不足的現象，並有助提昇產業的競爭力。鑒於無線測試系統之建立具有大幅降低測試所需時間、成本等多項效益，本計畫之成果，勢將促成一具有競爭力之嶄新產業，並可帶動相關上下游產業的發展。 8. 微型化與全像光資訊儲存技術之開發  我國光儲存產業規模雖然為世界第一，但規格及重要零組件仍掌握在歐、日等國大廠中。若能在可攜式電子產品使用的微型光儲存技術領域獲得突破，將可大幅提升我國相關產業的競爭力。目前在這方面的應用尚未形成一完整的規格或技術上的共識，但已有韓、美、歐、日等國的產學單位相繼投入。本計畫所發展的微型讀取頭技術，將可協助國內廠商在此關鍵時刻，投入先期的研發的行列。除此之外，本計畫所發展的藍光雷射或 LED、微型透鏡以及微系統組裝技術亦可協助相關廠商取得關鍵性的技術。  目前在國際上，全像光資訊儲存仍為前瞻性的技術開發階段。今年度研發的方向以發展智財權與關鍵技術為主，獲得之成果得以在新材料製程測試、光讀寫機構、以及新式編解碼技術等方面進行專利佈局，可提供相關產業在產品規格制定上具有利的國際地位；另一方面，在記錄材料之製作與檢測、多工機構自製能力、雷射光源自製能力與光學讀取頭之對光技術…等關鍵技術也取得一定的進度與能力，可提供相關產業高科技元件與精密系統之自製能力，這些進展可作為繼續研發的基礎動力，預期四年計畫完成後，可使國內光資訊相關產業在面對此全新的技術，能具有極佳的國際競爭力，創造豐厚的獲利條件。業界

(19)

1. 90 奈米之高畫質(HD)多核心架構多媒體處理器計畫  以美國的 DVR 市場服務營收預測為例，從 2005 年的 15 億並且預測 2010 年的 30 億，市場成長力道驚人，藉由此計畫之成功，可掌握相關關鍵技術，可於台灣完成整套的 HD-DVR 產品相關流程，有助於相關多媒體 OEM/ODM 產業。 2. Display Port 高速數位串列顯示介面晶片  相對於 HDMI 在高授權費及無法支援內接系統的應用等障礙，Dell 與 HP 等 PC 大廠主導的 DisplayPort 顯示介面相對有很大的發展空間，且 Dell、HP 與繪圖晶片大廠也都計畫從 2007 年下半年開始量產支援 DisplayPort 介面的相關產品，2008 年導入 Entry Level 產品，繪圖晶片大廠市場評估在 2008 年之後，內接系統可能將全部改用 DisplayPort 取代 LVDS，由於內接系統應用對使用者來說並沒有市場既有產品相容性的問題，預計將會是短時間成為主流的市場型態，再加上 PC 與 CE 外接系統應用，預估在未來市場成熟後每年擁有超過 200million 新一代 DisplayPort 顯示介面系統相關晶片的需求量，預估超過幾十億產值。

經濟部工業局

1. 人才培訓方面，除了引導理工背景之高級人力具有晶片系統專業技術能力，俾擴大重點產業之人力資源供給，並提供工程師進行在職進修訓練，有效提昇業界工程師素質及技術能力，以協助重點產業發展。 2. 邁入 SoC 的時代，嵌入式作業系統勢必無法與硬體切割，反而必須更緊密的配合，評估調查嵌入式作業系統需求，可深入了解建立軟硬體共構平台提供服務之標準，並比較嵌入式系統之硬體支援、軟體解決方案等，以業界走向與需求進行整理分析，未來可作為研發者引入嵌入式軟體之評估標準。 3. 廠商因執行鼓勵前瞻應用主導性新產品輔導計畫，共計引發投資約 34.5 億元。

國科會工程處

1. IC 設計產業在目前及未來均為為我國最重要產業之一，目前在無晶圓廠 IC 設計產業我國雖居世界第二，但因國內廠商眾多且主力產品類似、晶片系統設計技術落後及缺乏關鍵性 IP 與系統整合能力，使整個產業發展受到相當大的限制。經由本計畫之執行已使我國學術界設計環境為世界最佳，同時使用先進製程之障礙最低，經本計劃經費之支柱與參與計畫師生的努力，不但研究成果已逐漸顯現，同時已培育出甚多優質的 SoC 設計人才，將可使我國 IC 產業持續保有競爭力以期能永續發展。 2. 藉由本計畫之執行引導國內廠商跳脫既有跟隨者的傳統產業模式，提高相關業者的發展前景與機會。

科管局

 本計畫於矽導竹科研發中心服務專區，研發前瞻 SoC 設計平台、矽智財交易平台、嵌入式軟體等計畫，並建構以台灣半導體製造產業為主的晶片生產製造流程，以培植台灣新興設計公司的角度，提供開發 SoC 所需之相關軟硬體服務，

(20)

以降低台灣新興設計公司開發 SoC 之成本，縮短開發時程，使產品能快速推廣到市場。計畫完成後可以建立自有的設計平台，植入本國製造資料庫並完成試製驗證，矽智財皆以台灣設計平台設計，並於本國晶圓代工公司試製驗證及量產，提供全世界終端系統產品公司組裝成客戶所需產品行銷全球。期待台灣的設計平台，即是全球的設計平台；台灣的矽智財即是全球共用的矽智財，而台灣的晶圓代工則是全球 IC 的製造中心。

三、社會影響(民生社會發展)

經濟部技術處

晶片中心 1. 無線多媒體系統晶片關鍵技術發展四年計畫(1/4)  成功結合產官學研等不同單位投入研發 SoC 相關技術，培養國內 SoC 關鍵、 EDA、低功耗、軟硬體與系統整合人才，並積極延攬海外具經驗之優秀人才，以強化我國 SoC 核心技術的研發實力。  計畫執行充份運用國內各界能量擴展技術研發；藉由多項學、業界技術服務、技術移轉與合作開發，可直\間接促成廠商投資，並對學\業界設計能力與環境提升，均有極大助益。 2. 通訊與光電環境建構計畫－晶片設計與驗證環境實驗室建構分項/高階電路設計技術分項  與 EDA 大廠合作，發展設計方法與設計流程上的改善與突破，並透過與學術界的合作，廣泛培育 EDA、SoC、低功耗、軟硬體與系統整合人才，強化國內 SoC 核心技術的研發實力，進一步在市場卡位，以期能在通訊與消費性電子的系統晶片市場佔一席之地。中科院  釋放中科院系統設計與寬頻無線之能量，培育國內無線通訊之系統、射頻與基頻設計人才，強化產業發展技術基礎，提升產品附加價值。資通所  本計畫開發 WSN 所需之 SoC 關鍵技術。WSN 應用廣泛，例如：應用在電力公司的電壓監測；應用在博物館的展櫃內溫濕度、光線控制；應用在辦公住宅大樓之社區人員管控。應用於工廠之設備運作狀況監測。由於其技術之特性，使得許多過去無法實現的應用成為可能。學界 1. 前瞻高效能低耗能之雙處理器系統技術研發  本計畫研發之高效能低耗能雙處理器系統之完整解決方案，在硬體上，將可宣示自行研發先進的數位訊號處理器系統的能力；在軟體上，也將顯示擁有自行設計實作先進處理器系統之相關軟體開發工具、系統與應用程式的能力與經

(21)

驗。計畫執行過程中所研發之相關設計、整合、驗證、測試、軟體系統等技術將有助於產業界加速 DSP 相關 SOC 產品之技術整合，對於目前國內之高科技資訊產業的進步與提升將有極大的幫助與關鍵性的影響。 2. 晶片系統傳輸鏈之電路系統設計與驗證平台開發  訓練介面整合設計的人才，具備軟硬體介面整合設計之能力，增加人才就業機會:介面整合的自動化技術可廣範應用在現今許多電子產品上面，包含手機、 PDA、嵌入式系統家電等等，舉凡一個完整系統皆需面臨系統之中各個不同元件之間介面的整合及軟、硬體之間的溝通介面的整合，設計整合自動化是未來產業趨勢，透過自動化方式，加速系統產品整合，使產品更能取得市場先機，藉此提昇產業競爭力。

 推廣系統 Virtual Platform 應用設計，提高 SoC 發展之人才素質與競爭力：現今一些發展高科技之國家，對於 SoC 或者是 NoC 的應用發展，都已經有相當不錯的開發。我們所建立的 Virtual Platform 為 NoC mesh topology 當系統架構，這對於目前在開發或者在設計 NoC，都可提供相當好的一個驗證 virtual platform，讓開發系統者可以快速的驗證，以提高 SoC 或 NoC 發展之競爭力。也讓更多產業的系統開發廠商會更投入系統的開發，而需要更多的人力，進而增加就業的機會。在 H.264 影像壓縮系統 IP 方面，我們提出 H.264 模組 IP 的快速演算法，可降低 H.264 複雜的運算量，並減少硬體數量，以提高影音多媒體的應用面並提供更多的資訊娛樂服務。 3. 超低功率數位訊號處理器核心開發  本技術的發展將帶動多媒體手機、MP3 Player 等相關產品的開發。 4. 晶片系統之關鍵設計技術研發

 發展 UniRISC 處理器：有利於台灣自主性 SOC 產業的發展；與 CIC 進行 MPSOC

計畫，逐步透過 CIC 推展於學術界。  高效率的模擬環境設計：國內最高模擬性能，可提供相關公司快速處理器技術；具有與 SystemC 結合能力，造就 ESL 設計環境之核心基礎。 5. 信使-遍佈式無線傳收機系統核心多模 MIMO-OFDM 無線通訊系統之研發與晶片設計  本計畫之執行除了可提升我國前瞻無線通訊之科技技術水準，並可經由本計畫之執行培養大量高科技技術人才，對國內中長程相關技術及產業將有不小的貢獻。此外我國目前正在大力推行 M Taiwan 計畫(行動台灣)，以期我國在前瞻通訊技術上能與國際領先技術並駕齊驅，並加強我國在無線通訊基礎建置水準進而提升整體社會在網路通訊上之方便性，本計畫之執行及成果將可充分配合 M Taiwan 計畫，提供相關技術及人力資源，因此對整體社會之進步及生活品質之提升將有所助益。 6. 晶片系統智財彙集及介面整合實驗  本計畫配合計畫宗旨目的，結合台、清、交、成四所學校建立多媒體、處理器、無線、類比及 Test core 四座相關智財資料庫，納入統一智財彙整中心管理。智財中心需提供一相容智財設計與驗證平台，以供學術界與業界作智財設計技術與驗證機制之交流。預期此一智財研發彙整中心可成為國家級設計中心，提供台灣產業界進行智財設計服務之後援，亦可成為學術界之重要參考。業界 1. 90 奈米之高畫質(HD)多核心架構多媒體處理器計畫  此計畫之成功，可以破除目前日、美掌握關鍵技術局勢，協助台灣相關廠商進入高畫質視訊產業，促進廠商緊密合作，關鍵智財掌握，可提升台灣視訊產業競爭力。

(22)

2. Display Port 高速數位串列顯示介面晶片

在 DVI/HDMI port 的 Video Processor、LVD TV Controller 晶片也已完成量產準備，搭配新一代傳輸介面 DisplayPort 的開發，對國內 TFT LCD 產業將有莫大助益，強化國內電子產業健全體質及上、下游產業整合能力。

經濟部工業局

1. 促成輔導企業－智慧星微系統股份有限公司與中山大學電機系奈米微系統實驗室及黃義佑教授合作，並以共同開發之「具高表面積之多柱狀微熱電致冷器」進行中華民國專利申請中。 2. 廠商因執行鼓勵前瞻應用主導性新產品輔導計畫，促進公司新聘博士 4 人、碩士 28 人、學士 11 人，共計增加就業 43 人。

國科會工程處

1. 計畫執行過程中所研發之相關設計、整合、驗證、測試、軟體系統等技術將有助於產業界加速相關 SOC 產品之技術整合，對於目前國內之高科技資訊產業的進步與提升將有極大的幫助與關鍵性的影響。 2. 計畫中通訊技術與生醫照護技術的發展，可加速國人生活便利性，提升國人生活品質。 3. 透過計畫之推動，學界研發團隊針對提出新創性的演算法架構，初步驗證後與法人如工研院或是中科院合作，完成雛形系統的建制與驗證。待市場成熟，所累積的研發能量與訓練出來的人才，就能結合國內產業的相關技術，不論在推出更具競爭力的產品，或是提升台灣在系統規格制訂的能力，都將有極大的助益。

竹科管理局

本計畫以培植台灣新興設計公司為主要目標，提供設計 SoC 產品所需之軟硬服務，期望本計畫可協助國內具創意之工程師或設計團隊，在研發產品初期能提供具競爭力價格之先進設計工具與開發 SoC 產品之服務，提升台灣半導體之整體設計能力。

四、其它重要成果效益

經濟部技術處

晶片中心

(23)

1. 無線多媒體系統晶片關鍵技術發展四年計畫(1/4)

 MIMO Mobile WiMAX 關鍵技術 FY96 完成 DVB-H RF Tuner IC 以及 Mobile

WiMAX RF Mixed Mode 等 RF IC 設計及開發驗證。

 PACII Processor and Software Application 關鍵技術 FY96 成功完成國內領先使用具

DVFS(Dynamic Voltage Frequency Scaling)功能之 PMP SoC 執行 H.264 解壓縮器，可提供數種功率模式供軟體動態調整，改善晶片能量消耗並有助於降低系統功率消耗，延長行動可攜設備可使用時間。

2. 通訊與光電環境建構計畫－晶片設計與驗證環境實驗室建構分項/高階電路設計技術分項

 本計畫所建立的 Low Power Design flow 設計技術，將 Power gating 技術搭配自行開發之低 rush current，快速 wake up 之 power gating cell，可大幅降低漏電流及縮短時間，並發展 Dynamic & static IR drop analysis，可更精準分析動態功率消耗。中科院

 7 月 16~20 日參加 IEEE 802.15.3c 國際標準制定會議，與台灣大學、元智大學合

作提出 1 項 Proposal (DCN: DCN:15-07-0615-01-003c)，通過第 1 次 Down Selection，全球排名第四，尚在三星與菲利浦之前。

 完成 MB-OFDM UWB PHY V1.2 ASIC-Oriented FPGA VHDL 碼設計，並與 MAC

系統軟體整合於 FPGA 與射頻雛型(Prototype)整合平台，完成無線影像傳輸驗證，在 5 公尺的距離 PHY 傳輸速率可達 60Mbps。資通所  完成 ZigBee 2006 無線通訊協定開發，並完成 60 nodes，10 天 24 小時無間斷聯網之穩定性測試。  針對工業、環境監控及生活等應用提供 WSN Turnkey Solution，協助中下游產業之系統整合、技術服務及營運等。學界 1. 前瞻高效能低耗能之雙處理器系統技術研發  已完成技術移轉案例 1 件，移轉的對象為：奇景光電股份有限公司。  獲得 2 件中華民國專利，國內外共有 10 件專利正在申請階段；發表於國外期刊之論文共 7 篇。 2. 晶片系統傳輸鏈之電路系統設計與驗證平台開發

 完成介面自動合成產生器(interface auto-synthesis generator) :提供圖形化介面供設計者輸入規格參數，包含 I/O definition，protocol description, buffer width, buffer depth 等等。

 完成驅動程式自動產生器設計：針對 character 與 block type 之 device，以 Template-based 之設計，提供設計者圖形化介面，透過點選介面選單之參數，包含 header-file、address、kernel function 等等。

3. 超低功率數位訊號處理器核心開發

 完成第二版 DSP 指令集（Instruction Set Architective）

 完成第二版軟體 Tool Chain 含 Compiler, ISS Simulator 等。

(24)

4. 晶片系統之關鍵設計技術研發

 完成 UniRISC 原型（Ver.1.2）及進階版（Ver.1.5）之設計及驗證。

 完成 0.5V 低電壓 CMOS Cell Library，並以 RISC Core 驗證成功。完成 Dual-Vth

TCAM 及 ADDLL macros 設計與驗證。

 完成 Daul-VDD電路設計軟體＂Clustuar”及具 PVT 變異容忍度之 Level Converter

設計。

 完成 IPV6 Soft IP 設計，相關專利申請中；完成 TCP Splicing Software 環境架設。

5. 信使-遍佈式無線傳收機系統核心多模 MIMO-OFDM 無線通訊系統之研發與晶片設計

 完成 WiMAX RF Transceiver 系統驗證 EDA 平台及 802.16e/802.11n RF/Analog IP

Behavior Modeling 流程與環境建構。

 完成多項高效能之 802.11n/16e 基頻智產(IP) 之設計含，FFT/IFFT、RS decoder、

LDPC 解碼器、Turbo 解碼器。 7. 晶片系統智財彙集及介面整合實驗

 完成之 IPQ 流程，提供各校研究生採用，並與業科 IP Mall 廠商研擬納入 IP Mall

交易平台中。

 完成之跨校合作 IP 匯集平台，除了提供各校 SOC 中心作為資訊交流外，更有

助於產學交流及技術移轉洽談。 8. 后羿計畫—前瞻無線測試平台與技術

 研發完整 All-digital Phased-Lock Loop(ADPLL) 技術，與國際技術相較具有 High

Frequency Profile Uniform 及超高解析度等優勢。

 已獲得之專利-中華民國專利：(1)積體電路元件檢測系統。(2) 複合多項式之亂數產生方法及其裝置。(3)半導體記憶體及其錯誤修正方法。 9. 微型化與全像光資訊儲存技術之開發  完成分離式（Discrete）及積體式（Integrated）的紅光（NA0.65，波長 650nm）及藍光（NA0.65，波長 405nm）微型光學頭系統設計架構，其中分離式系統使用合離式光學元件，積體式系統則利用 SU8 製程整合部份光學元件。  完成上述四種系統的相關光學設計，並已訂定細部元件規格包含 HOE、LD、PD、 Prism、Micro-mirror 與 Substrate 等。業界  在推動成立 SoC 業界科專計畫方面，其推動重點在「創新性整合系統、「前瞻電路智材設計」、「設計工具/設計平台」。根據此三項推動重點,今年共推動 12 件業界科專與 1 件國外研發中心。通過審查有 5 件業界科專與 1 件國外研發中心。其效益如下:

 透過安霸的計劃，將協助廠商開發應用於數位電視的 Multi-Core Audio Application processor。此計劃完成後可達到 H.264/AVC 及時編碼，並滿足 HD 視訊的要求，未來將可協助系統廠順利切入高畫質應用領域。  透過奇景光電的計劃，將協助業界開發支援新標準(DisplayPort)的平面顯示模組相關晶片與技術，並利用與國內面板廠既有的合作管道，進而提供完整的高品質顯示系統方案。

經濟部工業局

推動執行晶片系統人才培訓計畫、協助進行產發展策略研究與規劃、協助進行創意

(25)

系統產品研究與促進產學研參與國際標準組織、鼓勵前瞻應用主導性新產品開發補助，其詳細執行成果如下：  12 月份完成短期專業進修人才培訓班 1,624 人次，學員出席率均達八成以上，達成計畫目標；完成中長期養成人才培訓班 91 人，達成計畫目標，學員出席率均達五成以上。  針對晶片系統國家型科技計畫，進行產業發展策略規劃與研究，舉辦「晶片系統(SoC)產業發展座談會與研討會」各 1 場次，彙整各界專家意見，完成「國內發展 SoC 現況分析與可行之策略方案報告」、「國際間 SoC 發展相關指標、技術發展與次世代產品趨勢分析報告」，以及「國內 IC 設計產業目前發展 SoC 之現況調查研究報告」等三份研究報告之編撰。  建立 SoC/ESW 開發驗證技術與推廣業界應用，完成嵌入式作業系統之需求調查及 Linux 安裝程序導引報告、FPGA 硬體加速模擬技術及推廣業界應用、先進製程低功率實現後正規驗證流程/方法及推廣業界應用、低功率電路正規驗證流程（Formal Verfication）方法及技術報告、先進製程免雜訊（SI）設計流程/方法。  促成學研業界共同交流，積極參與國際標準組織、深入國際標準制定活動並提出標準制定草案  96 年度共受理 10 件計畫申請案，執行計畫管考共 19 件計畫，執行廠商 19 家；辦理宣導說明會 6 場，共計 118 家廠商與會；辦理 5 場簽約作業暨計畫執行說明會，共計 7 家廠商參加。遴選並採訪 5 家（京潤科技、鈺寶科技、詠發科技、旺玖科技、義隆電子）執行成效良好廠商，編撰計畫成果專刊。  自 92 年 5 月至 96 年 11 月共受理 71 件申請案，經晶片系統國家型科技計畫辦公室認列符合計畫範疇共計 56 件。符合 SoC 範疇的 56 件當中，獲核定通過共 34 件。研發總經費計新台幣約 19.6 億元，包括政府提供補助款約 6.2 億元，促進民間投資計約 13.4 億元。

國科會工程處

推動執行補助學術整合型研究計畫，其詳細執行成果如下：  配合矽導師資及大量研究生之投入，培養博碩士高階研發人力近五百五十人。  在電子系統層級(ESL)設計，通訊 CMOS 傳輸 SoC、生醫應用 IC，EDA 技術、

多媒體 IC、軟性電子 TFT 電路、 SoC 測試，多核心嵌入式系統等關鍵 SoC 技術均已有團隊投入研發，對國內產業界未來之發展提供堅強之後盾。

教育部

教育部前瞻晶片系統設計人才培育先導型計畫推動的思維，是希望透過學校教學實驗環境及課、學程教材內容的建置及改進，協助學校提昇其教學品質，進而培養出產業所需，具國際競爭力的人才。本計畫依循此推動理念，將推動經費主要投入在「教材的發展與推廣」及「學校教學資源的充實」二項工作上，其推動成果及效要摘要說明如下。 1. 教材的發展與推廣  96 年本計畫補助發展 6 門前瞻專業課程，累計(自 91 年開始)發展 56 門課程教材及 5 門通識課程教材，並全數收錄至 SOC 聯盟教材資料庫，供全國大學校院相關教師下載使用。96 年度新增註冊使用本教材資料庫的教師共有 149 人，並有 1,451 人次完成教材下載，累計(93 至 96 年)有 505 位教師註冊使用本教材資

(26)

料庫，3,140 人次完成相關課程教材下載。(資料庫網址： http://vlsicdb.cs.nthu.edu.tw/main_all.htm)  本計畫補助發展的教材係由以聯盟跨校核心師資合作開發，這些結合跨師資發展出來的上課及實習教材，透過聯盟教材資料庫的分享機制，以及聯盟辦理的各項短期研習課程的推廣，得以訊速及全面性地讓國內相關教師在最短時間內獲得已經消化、彙整之相關資訊及教材，並能在較短的時間內，熟悉了解這些前瞻議題，應用於各校相關教學、研討上。各校師生直接獲益，影響層面擴及全國，極具推動效益。 2. 學校教學資源的充實  在 SoC 前瞻技術領域專業教學方面，本計畫推動「SoC 學程計畫」，96 年度補助 40 大學校院 58 系所推動 SoC 相關學程共 74 案，充實大學校院相關課/學程教學軟硬體實驗設備，共有 25,449 修課人次；在跨領域整合教學方面，本計畫推動「高科技專利取得與攻防課程推廣計畫」及「晶片系統商管學程計畫」。有關專利課程推廣計畫，96 年度培養 54 名種子教師，並補助 31 大專校院開授本項課程，累計(94 至 96 年)共有 2,609 修課人次。有關晶片系統商管學程計畫，共補助有清華大學、交通大學等 9 校開授本學程，目前共約有學生 2,000 人登記修習本學程，累計修課人次約達 6,000 人次。  透過上述各項課/學程推廣計畫的推動，本計畫協助全國各相關系所在各校開授 SoC領域專業及跨領域課程，並藉由聯盟各項短期研習課程及聯盟教材資料庫的推廣分享機制，將聯盟發展出的教材典範廣泛地落實於國內各大學校院正規教學活動上，不但加速學校在 SoC 領域的教學能量的建立，也全面提昇國內大學校院 SoC 領域的教學品質，對於 SoC 領域博碩士人才的培育確有很大的貢獻。

竹科管理局

推動執行前瞻 SOC 產品設計服務技術研發計畫，其詳細執行成果如下：  竹科研發中心硬體工程已於 95 年全部完成，辦公室區域約 14,000 坪。  SoC設計環境建置第一階段網路建置已於 96 年 2 月完成，包含設計平台主機房、Server、Storage 等硬體建置。  完成與國內外知名電子設計自動化軟體業者如 Synopsys、Cadence、Mentor 與 Agilent等設計平台之建置，提供 EDA/IT 軟硬體設計環境服務。  建立 IP Mall 交易平台服務，引進具商業價值 IP，促成新系統產品快速開發上市。  成立單一窗口，招商引進 IC 設計及相關公司進駐，廠家數達 14 家，進駐率已達 50﹪以上（含交大育成中心、IMEC），完成 SoC 設計訓練教室及視訊會議室。

陸、與相關計畫之配合

結合資策會、交大及清大研發能量，共同於清大圖書館完成無線感測器網路建置，並具備室內環境監測、人員定位追蹤及線上更新無線節點等功能。本測試應用平台系統將可提供產學研進行各類創新技術及應用服務等測試驗證。 推動學界成立研發中心，投入研發能量於前瞻無線測試平台、雙處理器系統技術、低功耗數位訊號處理器等技術，並結合研究單位，致力於產業技術開發的推動，以提升整體產業技術。提供「國內發展 SoC 現況分析與可行之策略方案報告」、「國際間 SoC 發展

(27)

相關指標、技術發展與次世代產品趨勢分析報告」，以及「國內 IC 設計產業目前發展 SoC 之現況調查研究報告」，協助國內產官學研了解競爭國家產業現況及產業環境建構，以作為業界在產品與技術開發方向之決策依據。 延續 FY94/FY95 3 個 SoC 相關國際前瞻標準工作小組，實際參與國際前瞻標準組織，透過工作小組會議推動工作進行。 IP Mall 完成與國內外知名電子設計自動化軟體業者如 Synopsys、Cadence、

Mentor 與 Agilent 等設計平台之建置，提供 EDA/IT 軟硬體設計環境服務。

建立 IP Mall 交易平台服務，引進具商業價值 IP，促成新系統產品快速開發上市。

柒、後續工作構想之重點

在以創新產品為導向之系統整合技術部分，強調多元網路整合技術，達成異質網路整合與上層應用整合，做到 Seamless Applications、IP Mobility、與 Ubiquitous Networking；注重數位生活數位家庭 (e-Life and Digital Home)，希望迎接數位家庭時代，開發相關異質網路連結及多媒體產品技術，豐富娛樂教育內涵；重視健康監控生活照護 (e-Health, Health Monitoring and Life Care)，發展健康監控與居家照護系統並結合網路系統開創 e-Health、e-Life 的新應用。 在以前瞻技術為導向之晶片整合技術方面，政府投入資源協助法人研究機構與學校，執行先行試驗計畫，率先投入使用先進製程，完成設計流程來作 SoC 設計研發，取得經驗，減少業界先期投入的陣痛，發展前瞻電路智財模組(Advanced IP Technology)；另亦發展多元模組整合技術

(Heterogeneous Integration) (CMOS/MEMS/SiP，D/A/RF)，整合數位、類比、射頻模組，降低能耗、減少成本、提升附加價值；推動自動設計軟硬共構 (EDA and Hardware/Software Co-Design Platform)，厚植嵌入式軟體技術，開發其發展系統平台與週邊相關應用軟體工具鏈。 在以前瞻 SoC 設計人才養成與環境建構部分，以 SoC 教育改進計畫，培育電機資訊相關科系學生為具國際競爭力的晶片系統軟硬體設計之高級人才；以系統晶片工業人才培訓為延伸，作為工程師再教育與轉業之培訓；並以訓練具國際觀與國際知名度之設計人才，提升我國技術的能見度為目標。此外，並推動 IP 使用成為台灣 SoC 設計的主流模式，並建構完整之 IP 商業整合環境。在 SoC 前瞻技術領域專業教學方面，本計畫推動「SoC 學程計畫」，充實大學校院相關課/學程教學軟硬體實驗設備；在跨領域整合教學方面，本計畫推動「高科技專利取得與攻防課程推廣計畫」及「晶片系統商管學程計畫」。 綜觀上述，辦公室針對技術整合開發及產業需求預計 97 年第一季產出策略行動規劃方案，提供政府資源投入時推動之方針，後續工作之重點為：

-

數位家庭加強與法人合作，以系統整合終端產品為目標，訂定系統需求規格。

-

推動 Multicore 技術相關軟硬體研發。

(28)

-

人才環境積極促進國內研發人員養成與提升國際 SoC 領域地位。

-

嵌入式系統積極推動嵌入式軟體應用及設計平台，另規劃促成嵌入式產業發展聯盟，使嵌入式系統產業上下游的合作，建立產業鏈 ecosystem 的完善體系。

-

生醫電子積極規劃與工研院合作開發，期望發展出具獨特創新功能的生物醫學晶片，以開創 e-Health、e-Life 的新紀元。

捌、檢討與展望

一、檢討

晶片中心  Software 在計畫中佔重要因素，然國內缺乏系統面之軟體開發人才。本計畫積極尋找專業軟體人才，並 leverage 工研院、資策會等資源，共同致力於無線多媒體系統晶片關鍵技術之研發。  國內在 IC/SoC 產品之驗證技術與人才極為缺乏，為了提昇國內 IC 與 SoC 設計產業的競爭力，需要政府積極投入 IC 與 SoC 驗證方面的能量，以提昇未來研發人才的素質與產品競爭力。中科院 本計畫開發自主 UWB 晶片關鍵技術，並技術移轉國內業者(如聯華電子、創惟科技等)開發 UWB 晶片並掌握關鍵零組件，降低對國外大廠的依賴。其中，創惟科技預計投入 1 億元開發 UWB 晶片解決方案，預估產值達 50 億元。就在國內業界普遍肯定本計畫之研發成果之時，本計畫亦面臨核心研發人員流失的問題，因此本計畫正考慮在完成經濟部交付之階段性任務後，將終止計畫執行，以便於將寶貴的政府資源做更妥善之運用。資通所  感測網路應用廣泛，涉及各樣的 Domain Knowledge，因此需密切與各領域專業結合，深入瞭解其應用需求，才能開發出符合於領域特定需求。  家庭娛樂市場潛力無窮，WSN 應用於寓教育樂將有極大的發展潛力。未來亦將朝向新型態的遊戲育樂應用需求，研發出寓教育樂應用 WSN SoC。工業局 為因應產業對有效人力運用及素質提升之需求，未來長期人才培訓學員就業公司除了跨領域公司及轉換至同領域不同公司外，同公司轉換部門，亦可為列入就業媒合計算範圍中，促使廠商現有人力能充分運用，避免造成部分職缺嚴重不足但部份職務卻人力過剩之窘況。 標準規格制定過程需廠商積極參與，才能提出符合產業效益之規格標準，然因標

(29)

準推動工作需專人專職長期投入，又難見到立即效益，更涉及各廠商不願揭露的商業機密，廠商投入意願不高。 標準推動工作非常需要來自業界的實質投入，然目前計畫規定出國人員僅限計畫書內人員，則業界人仕已被排除在外。 雖然持續進行計畫廣宣之媒體活動與舉辦計畫說明會，主動出擊拜訪國內 IC 設計廠商，積極進行計畫補助機制說明，並主動輔導廠商進行提案作業，惟廠商提案件數仍傾向和緩。國科會 自從進入奈米製程(65m/45nm)以來，製作 IC 所需經費膨脹非常快。尤其是 SoC 所需面積大，經費更是驚人，因此晶片製作費用日益不足。目前已朝多個設計案共用一嵌入式核心處理器(MP-SoC)的方式降低所需經費，未來將持續開發前瞻電路共用與重新結構(reconfigure)技術已持續降低大型設計製作所需費用。教育部 本計畫主要執行人力為各大學院校之教授學生及 9 位專任助理，另外在每項活動亦須動員本計畫核心人員外之支援人力，整個規模非常龐大。計畫經費約僅有 5.2%用於聯盟行政管理，經費之使用效率極高。本計畫之產出除了多項重點課程教材之開發與推廣，對於相關學術活動如國際研討會，全國性學生競賽，國際學生交流，種子教師培訓，跨領域新課程師資培訓等等莫不帶給全國 SoC 領域相關師生，甚至產業界研發人員吸取新知，深化技術之機會與效果。 對於提升領域內師生之國際競爭力相關推動，因在行政層面限制較為繁複、誘因少，加上參與教師需要投入的時間與精力十分龐大，推動上稍顯薄弱。未來推動宜積極協調，降低行政藩籬，以提供投入相關推動的教師一個可專心推動核心工作的行政環境，進而提昇領域教師參與的意願。科管局依實際執行面分成硬體工程及環境建置（軟體）兩部分，先進行硬體工程計畫，再執行環境建置（軟體）計畫。 1. 硬體工程： 配合矽導計畫催生 SoC 設計服務示範專區，由科管局承購飛利浦大鵬廠區顯示器製造廠房的 13605 坪空間，該廠房佔地八公頃，緊鄰台積、聯電，做為矽導計畫之智財匯集、SoC 平台服務、驗證服務、測試服務、培訓服務、研發中心、育成中心及 Data Center 之全方位服務示範園區，結合周邊 IP、EDA 及系統廠商等之創新設計能力，建構全功能的設計服務專區，並將成為政府與民間合作共謀國家建設之範例。

晶片系統國家型科技計畫辦公室維運計畫