96 年政府科技計畫成果效益報告
壹、 基本資料：
計畫名稱：嵌入式軟體技術計畫 主 持 人：曾紹崟副組長
審議編號： NSC96-3113-P-076-001-Y
計畫期間(全程)：96 年 9 月 1 日至 97 年 8 月 31 日 年度經費：250,000 千元 全程經費規劃：250,000 千元 執行單位：工業技術研究院系統晶片科技中心
貳、 計畫目的、計畫架構與主要內容
本計畫由 96 年科發基金核定，自 96 年 9 月 1 日起開始執行 1 年，故目前僅提供 至期中報告，至 97 年 8 月 31 日止完成期末報告。
計畫執行進度中文摘要
本計畫是在 PAC SoC 硬體平台上建置作業系統與中介軟體。已成功在 PAC SoC 平台上建置 Linux 核心及其一些驅動程式，正持續移植或改寫剩餘驅動程式。
在中介軟體部份，已完成影音串流通訊模組與嵌入式多媒體播放器的製作，
並且媒體播放器已經可以使用 PACDSP H.264 解碼器來播放影像。
另外本計畫使用 H.264 解碼器測試 PAC SoC 平台的可調式電壓與頻率功 能，初步數據可節能 51%。
計畫執行進度英文摘要
The BSP（Board support package, include Linux kernel and device drivers）has been completely developed. The total working items are completed about the 45~55%.
Some items are completely developed. The rest of items are smoothly in progress.
Based on the completed items, the player is able to play video on LCD display by using PAC DSP H.264 decoder.
參、 計畫經費
科 目 預 算 實 支 數
人 事 費 12,072 2,078
旅 運 費 370 0
材 料 費 1,295 160
維 護 費 20 2
業 務 費 9,243 3,544
設 備 使 用 費 0 14
管 理 費 2,000 243
其 他 0 0
經 常 支 出 小 計 25,000 6,041
土 地 及 改 良 物 0 0
房 屋 及 建 築 0 0
機 器 儀 器 設 備 0 0
資 訊 設 備 0 0
交 通 及 運 輸 設 備 0 0
雜 項 設 備 0 0
其 他 權 利 0 0
資 本 支 出 小 計 0 0
合 計 25,000 6,041
與原計畫規劃差異說明：
本計畫執行進度及經費總支數符合原規劃。經費動支數部分，下半年度尚 有學界委託案以及資策會委託案等期末款項尚需支付，以及 PAC DSP 嵌入式 軟體技術計畫之材料及線材等費用。經費動支依計畫執行之研發進度規劃陸續 動支中。
肆、 計畫已獲得之主要成就與量化成果(output)
（一） 截至 97 年 2 月止之重要執行成果如下：（文字說明）
本計畫分三個分項進行，各分項的執行成果如下：
分項一：異質多核心操作系統技術開發
在 PAC SoC 平台上，完成以 Bootloader 建置 Linux 操作系統核心，
並加入以下驅動程式，使應用軟體得以架構在此操作系統上進行技 術發展。
ALSA/I2S驅動程式，音訊輸出與輸入用。
Frame Buffer驅動程式，顯示視訊用。
Ethernet驅動程式，網路用。
SD/MMC驅動程式，MMC 卡用。
USB驅動程式，網路卡、Memory 卡用。
分項二：Middleware for Multi-DSP 技術開發
本分項旨在開發影音串流通訊模組與嵌入式多媒體播放器的製作。
影音串流通訊模組方面，定義如下圖 1-1 之 RTP/RTCP 架構，目前 已完成所有模組的撰寫與編譯。
在嵌入式多媒體播放器方面，此部份是依公開原始碼 VLC 針對 Multi-DSP架構進行修改。目前已成功移植完成，並且與 96 年度無 線多媒體系統晶片關鍵技術發展科專計畫－PAC II DSP Kernel Software所開發之 PACDSP H.264 解碼器整合，以播放影像。
圖 1-1
分項三：DVFS for Multi-Core 技術開發
PAC SoC平台具備可調式電壓頻率的功能，本分項係開發可調式電壓 頻率技術使執行應用程式時達節能的效果。
在 PAC SoC 平台上進行修改 96 年度無線多媒體系統晶片關鍵技術 發展科專計畫－PAC II DSP Kernel Software 所開發之 PACDSP H.264解碼器，配合調整電壓與頻率，得下列數據：
單一調整 DSP 執行頻率，ARM 與 BUS 保持 114 MHz。所得 數據如表 1-1 所示，執行 H.264 解碼器解壓縮相同的影像，當 DSP DSP 執行頻率為 228 MHz 時需時 10 秒；另當 DSP DSP 執行頻率為 114 MHz 時需時 17 秒。從能源的角度來看，當 DSP執行頻率為 228 MHz 時，執行解壓縮影像需消耗 1612 mJ，但當 DSP 執行頻率為 114 MHz 時執行解壓縮影像僅需 消耗 829.94 mJ，能量節省達 49%。
DSP
Voltage/Frequency
Average Power (mW)
Time (sec.)
Energy (mJ)
1.2V / 228MHz 161.20 10 1612
1.0V / 152MHz 75.99 13 987.87 (39%) 0.9V / 114MHz 48.82 17 829.94 (49%)
表 1-1
若每秒 25 張畫面，則每張畫面的解壓縮時間必須在 0.04 秒 之內解壓縮完畢，假若提前則把 DSP 的頻率關掉以節省能 源，在此觀念下所測得的數據如表 1-2 所示。當 DSP 執行頻 率為 228 MHz 時，有 40 秒時間是執行解壓縮另外 35 秒是被 關掉的，另外當 DSP 執行頻率為 114 MHz 時，有 66 秒時間 是執行解壓縮另外 9 秒是被關掉的。因此若每秒 25 張畫面能 符合即時的需求，若能以 114 MHz 執行解壓縮，比 228 MHz 節能達 51%。
DSP
Voltage/Frequency
Time
(sec.) Energy
1.2V / 228MHz + Inactive mode 40 + 35 (s) 5.232 + 0.1806 = 5.4126 (J) 0.9V / 114MHz + Inactive mode 66 + 9 (s) 2.7621 + 0.0162 = 2.7783 (J)
51.33%
表 1-2
（二） 表一
專利 技術移轉 其他
預備申請數 現正申請數 已獲數 可轉移數 已技轉授權
數 專門技術數
0 0 0 0 0 0
（三） 績效指標
預定目標值 達成目標值
分項一：異質多核心操作系統技術開發 50%
• 進行 uKernel run on the DSP 依多行程管理模組規劃，積極進行處理 器溝通模組的開發。
• 進行 Linux OS and Drivers
- The Ethernet Driver Display Driver - Audio Drivers USB Driver and
Linux OS.
完成 Linux OS 核心與 ALSA/I2S、
Frame Buffer、Ethernet 、SD/MMC、USB 等驅動程式。
分項二：Middleware for Multi-DSP 技術開發 48.3%
• Multimedia API of Multi-Core DSP
已完成 Multi-DSP H.264 Decoder 及 MP3 Decoder之 API 設計開發；目前正進行 API流程規劃與規格制定。
• 影音串流通訊模組 已完成影音串流通訊模組之規劃，開始
進行程式語言之撰寫作。
• 嵌入式多媒體播放器
完成多媒體播放器之裝置端與網路影音 播放之功能；並成功整合 PAC H.264 之 介面。
分項三：DVFS for Multi-Core 技術開發 50%
• API for DVFS 完成 DVFS Driver 之 API 規格制定，正 進行原始碼之程式開發。
• Power-Aware Measurement
使用 H.264 解碼器量測 PAC SoC 平台 的可調式電壓與頻率功能，初步數據可 節能 51%。