晶片中心
率先投入奈米先進製程，領先國內完成 90nm, 1.2V 符合 WiMAX 規格之 Low Power ADC/DAC IP，且相對於目前國外廠商擁有較低功耗。此技術可提供國內無線通訊廠商 以降低其在先進製程與低壓設計開發的成本，縮短開發的時程，並培育在無線通訊所需 Low Power/ Low Voltage Analog Baseband 的設計人才。
資通所
掌握 ZigBee 2006 協定關鍵核心技術，通過 ZCP2006 相容性測試，並取得 TUV 認 證，為除日本外，亞太地區第二家通過 ZigBee2006 認證者。
學界
1. 晶片系統傳輸鏈之電路系統設計與驗證平台開發
提昇科技產業 NoC 設計能力與高階系統應用產品之發展：在經濟面上我們的 switch 在設計時針對擴充性和實用性的考量下以達到參數化設計，在 topology 上也可以針對不同的 IP 需求來設計，在頻寬上由於我們 switch 已經可以達到 10Gbps 的傳輸速度足以應付現有的 IP 需求，以廠商的角度來看，可以比其它人 的產品更早上市，為一個很重要的優勢，利用本晶片網路的特性，可降低整體 系統晶片開發時間，加快上市時間、減少整體開發時間與人力耗費的成本。
訓練 on chip switch 晶片設計人才，提高 NoC 發展之人才素質與競爭力：現今 System on-Chip 系統單晶片已經朝著 IC 設計的趨勢，未來一顆 SoC 晶片內將整 合越來越多的 IP，也使我們的電子產業帶向多核心架構，電子核心產品處理速 度越來越快，而現在產業的趨勢在各個 IP 間溝通的頻寬需求越來越大是無可避 免的，然而利用我們的 switch 已經實現達到 10Gbps 傳輸頻寬，足夠提供目前 SoC 內部所需之頻寬，進而帶動整個產業的發展，和廠商合作使我們的社會在 國際的競爭力更上一層樓。
2. 晶片系統智財彙集及介面整合實驗
晶片系統國家型科技計畫的目的之一在為台灣建立豐富的智財、提供優良的設 計平台，供全球客戶使用，使台灣能在製造利基上繼續做強有力的發揮，開創 出新的設計優勢，從而在世界半導體、資訊電子業扮演舉足輕重的角色。為積 極建立台灣成為全球 SoC 設計中心，本計劃目的在鼓勵學術單位建立開發研擬 前瞻性之智財及平台相互間之相容機制、一則使台灣學術單位所提供之智財及 平台能夠支援產業，發揮加值效果，二則率先研擬智財建立標準流程，樹立台 灣學術界在智財開發管理能力之領先地位，三則藉由相容機制之建立，同時可
提供國家計劃順利完成產學研相關補助案之成果試用與彙集，作為國家推動
• MIMO Mobile WiMAX
• PACII Processor and Software Application
• SiP異直整合設計(EOL協辦) 關鍵計畫
無線多媒體系統晶片關鍵技術
• MIMO Mobile WiMAX
• PACII Processor and Software Application
• 具MIMO WiFi/WiMAX雙模 能力之低功率射頻接收機研 MIMO Mobile WiMAX, PACII Processor and Software Application 以及 SiP 異質整合 設計；與通訊國家型計畫相互搭配合作。以及結合國內產學研各界之研發能量，
與交大/中央合作執行「SoC on-chip transmission links system and platform」學界科 專之「SoC power and noise analysis platform」。
中科院
進製程製造服務，共同開發 65nm CMOS UWB 射頻與基頻處理器晶片解決方 案，完成高速無線傳輸能力驗證。
資通所
本計畫配合無線感測網路關鍵技術發展計畫，藉由研發 Multiple Power Domain、
ZigBee 2006 協定技術及低傳輸速率之智慧型影像適應技術，提供 WSN 所需之 SoC 關鍵核心技術。
學界
1. 前瞻高效能低耗能之雙處理器系統技術研發
目標充分支援 PAC 計畫的時程，並與工研院晶片科技中心與資通所密切合作。
2. 晶片系統傳輸鏈之電路系統設計與驗證平台開發
由於傳統的電流模式緩稱電路(current mode buffer)的序列傳輸端與接收端的介 面電路外，將搭配目前已經確認的下一世代傳輸規格如 PCI-express 與 Serial ATA III 等高速電腦傳輸介面，成為針對下一世代序列傳輸介面之內建自我測試電路驗證平 台，量測項目包含展頻時脈與非展頻時脈的量測，眼狀圖的量測，透過此計劃的衍 生研究計畫包含如下：
國科會_高速鍵結系統內建自我測試電路之研究設計
智原科技_PCI-express 內建自我測試電路之研究設計：已經成功開發針對非展頻 時脈的時脈抖動量測與眼狀圖的量測。
台灣積體電路公司_展頻時脈內建自我測試電路之研究設計：開發出針對於 SATA II 時脈產生模組的內建自我測試電路設計。
3. 信使-遍佈式無線傳收機系統核心多模 MIMO-OFDM 無線通訊系統之研發與晶片設計
本計畫為交通大學晶片系統研究中心(SOC Research Center)為配合政府台灣心計 畫、追星計畫及實現本中心之願景所提出之重大計畫。台灣心計畫為我國為了 擺脫國外強勢的 CPU 技術如 ARM、TI DSP 處理器對我國 IT 產業的控制而造成 巨額之經濟損失，所推出研發我國自有 CPU 核心技術之計畫，追星計畫則為經 濟部及晶片國家型計畫辦公室配合台灣心計畫所推的以台灣心為平台之應用技 術開發計畫，本計畫旨在開發基於台灣心之前瞻無線應用 IP。另交大 SOC 研 究中心發展願景為配合國家矽導計畫培育 SOC 專業人才，成立合作團隊，推動 大型整合前瞻研究計畫，以奠定本校在國際 SoC 學術領域之先導地位，研發 SoC 設計製造新技術，開發 EDA、SIP 智財專利以及相關軟硬體，成為國際 SoC 之 技術先驅，並將研發成果技術移轉至產業界，提昇我國 SoC 工業水準與競爭實 力。
此外為發展我國未來第四代 4G 行動通訊技術及在國際競爭力，電信國家型科 技計畫辦公室(NTPO)及晶片系統國家型科技計畫辦公室(NSOC)從 2004 年下半 年開始著手規劃我國第四代行動通訊技術(TW4G)並建議本計畫開發前瞻之 4G 無線通訊基頻關鍵技術、相關智產(IP)及原型展示系統(prototype system)，以建 立我國 4G 之基礎技術。基於上述背景，本計畫擬以台灣心為平台開發制定中 前瞻性之雙標準、多輸出入(MIMO)行動式之無線都會網路 WMAN 802.16e 標準 及無線區域網路 WLAN 802.11n 標準之基頻關鍵 IP，統合多種高效能無線通訊 標準技術於單一平台，以達成無所不在、遍佈式之寬頻行動通訊，以建立我國 未來 4G 之關鍵技術。
柒、 後續工作構想之重點
晶片中心
1. 無線多媒體系統晶片關鍵技術發展四年計畫(1/4)
本計畫後續工作，主要是發展 3-4 年內急迫需求之關鍵技術與設施環境建構及 研究之持續養成，繼續為促進產業技術研發及落實所需核心技術，為我國產業 所發展之各重點整合應用技術，協助業界開創新的產業機會與價值，後續年度 計畫執行重點概述如下：
計畫重點：參與國際標準制定，產出 Essential IP 及 Key IPR，為未來 寬頻行動服務相關產業鏈解決關鍵核心技術研瓶頸及提供業界最佳 化與可客製化 WiMAX-enabled PMD 平台，包括 IC, hardware, software, complete platform, applications 及 services (IPTV, Web 2.0, etc.)等，使得產 業能據以開發 Time To Market 之相關創新應用及服務產品。
計畫目標：
- MIMO Mobile WiMAX 關鍵技術：建立 MIMO WiMAX System (RF/ABB/DBB) High Spectrum Efficiency (>=6bps/Hz @Nomadic)技術 - PAC II Processor and Software Application 關鍵技術：建立
multi-core/multi-thread PAC II DSP, SoC AP and platform for portable service-oriented device, Modularized e-software and PMD applications &
prototype demo
- SiP 異質整合設計關鍵技術：建立以嵌入式基板模組技術，整合 WiMAX RFIC 與射頻被動元件為 SiP 系統模組
預期效益：
- 開發下世代 802.16m/4G 前瞻關鍵技術，並推展至 802.16m, 802.16j, 802.21, WiMAX Forum 等國際標準組織制訂，使國內相關業者可據 以開創領導型產品，搶佔市場先機。
- 提供可客製化 WiMAX-enabled PMD 平台，使無線多媒體相關產業 即早推出整體解決方案，提升產品高附加價值。
2. 通訊與光電環境建構計畫－晶片設計與驗證環境實驗室建構分項/高階電路設計技術 分項
65nm Design Methodology
0.5V Reliable Design Technology
AMS Design for Power Optimization 中科院
本計畫將根據與 TSMC 簽署之合作協議書，以及 TSMC、創惟科技與中科院電 子所簽署之 NDA，持續協助 TSMC 與創惟科技共同開發先進製程 UWB 射頻與 基頻處理器晶片解決方案，並完成高速無線傳輸能力驗證。
資通所
感測網路應用涉及跨領域之技術及應用服務開發，而國內資通訊業者以代工製
造為主，缺乏對需求的全面觀照。現有的解決方案以處理單一網路與系統或者 事件，且沒有服務的概念。故本計劃除了奠定感測網路技術基礎，著重跳躍式 產業科技創新外，將透過產業聯盟方式整合上中下游產業研發能量，期以跨領 域之系統/服務來帶動各類感測網路應用之蓬勃發展並建立厚實之產業鏈。
由於 Wii 家庭育樂概念的興起，WSN 應用於寓教育樂將有極大的發展潛力。未 來將結合無線傳輸技術廠商、遊戲企畫廠商，共同朝向 WSN 寓教育樂應用發 展。
學界
1. 前瞻高效能低耗能之雙處理器系統技術研發
結合晶心與 PAC 的多核心整合系統軟體平台研發。
2. 晶片系統傳輸鏈之電路系統設計與驗證平台開發
針對介面整合技術予以最佳化：設計自動化的目的在於處理繁複性的工作，優 點為快速、準確，但在功能性方面不像人工設計的方式，可以針對不同的系統 需求做最佳化及微調處理，後續工作之重點在於針對介面整合技術予以最佳 化，透過設計者所給定的限制(constraint)，包含功能性、電路面積、功率消耗，
工作頻率等等，自動產生符合設計者所給定的限制的最佳化電路。
Performance Analysis of NoC Virtual Platform：NoC 虛擬平台上除了可以滿足複雜 系統之設計及驗證，而達到快速模擬及效能評估外，亦可包含系統功率消耗評 估模型，讓設計者更能夠分析評估整個系統之效能，而達到設計之要求。
System Architecture Template：目前我們以 NoC mesh topology 為系統架構，之後 可以建立更多的 system architecture 讓設計者可以因各種應用系統而選擇不同的
System Architecture Template：目前我們以 NoC mesh topology 為系統架構，之後 可以建立更多的 system architecture 讓設計者可以因各種應用系統而選擇不同的