經濟部技術處

1. 促成輔導企業－智慧星微系統股份有限公司與中山大學電機系奈米微系統實驗室及黃義佑教授合作，並以共同開發之「具高表面積之多柱狀微熱電致冷器」進行中華民國專利申請中。

2. 廠商因執行鼓勵前瞻應用主導性新產品輔導計畫，促進公司新聘博士 4 人、碩士 28 人、學士 11 人，共計增加就業 43 人。

國科會工程處

1. 計畫執行過程中所研發之相關設計、整合、驗證、測試、軟體系統等技術將有助於產業界加速相關 SOC 產品之技術整合，對於目前國內之高科技資訊產業的進步與提升將有極大的幫助與關鍵性的影響。

2. 計畫中通訊技術與生醫照護技術的發展，可加速國人生活便利性，提升國人生活品質。

3. 透過計畫之推動，學界研發團隊針對提出新創性的演算法架構，初步驗證後與法人如工研院或是中科院合作，完成雛形系統的建制與驗證。待市場成熟，所累積的研發能量與訓練出來的人才，就能結合國內產業的相關技術，不論在推出更具競爭力的產品，或是提升台灣在系統規格制訂的能力，都將有極大的助益。

竹科管理局

本計畫以培植台灣新興設計公司為主要目標，提供設計 SoC 產品所需之軟硬服務，

期望本計畫可協助國內具創意之工程師或設計團隊，在研發產品初期能提供具競爭力價格之先進設計工具與開發 SoC 產品之服務，提升台灣半導體之整體設計能力。

四、其它重要成果效益

晶片中心

1. 無線多媒體系統晶片關鍵技術發展四年計畫(1/4)

 MIMO Mobile WiMAX 關鍵技術 FY96 完成 DVB-H RF Tuner IC 以及 Mobile WiMAX RF Mixed Mode 等 RF IC 設計及開發驗證。

 PACII Processor and Software Application 關鍵技術 FY96 成功完成國內領先使用具 DVFS(Dynamic Voltage Frequency Scaling)功能之 PMP SoC 執行 H.264 解壓縮器，

可提供數種功率模式供軟體動態調整，改善晶片能量消耗並有助於降低系統功率消耗，延長行動可攜設備可使用時間。

2. 通訊與光電環境建構計畫－晶片設計與驗證環境實驗室建構分項/高階電路設計技術分項

 本計畫所建立的 Low Power Design flow 設計技術，將 Power gating 技術搭配自行開發之低 rush current，快速 wake up 之 power gating cell，可大幅降低漏電流及縮短時間，並發展 Dynamic & static IR drop analysis，可更精準分析動態功率消耗。

中科院

 7 月 16~20 日參加 IEEE 802.15.3c 國際標準制定會議，與台灣大學、元智大學合作提出 1 項 Proposal (DCN: DCN:15-07-0615-01-003c)，通過第 1 次 Down Selection，

全球排名第四，尚在三星與菲利浦之前。

 完成 MB-OFDM UWB PHY V1.2 ASIC-Oriented FPGA VHDL 碼設計，並與 MAC 系統軟體整合於 FPGA 與射頻雛型(Prototype)整合平台，完成無線影像傳輸驗證，在 5 公尺的距離 PHY 傳輸速率可達 60Mbps。

資通所

 完成 ZigBee 2006 無線通訊協定開發，並完成 60 nodes，10 天 24 小時無間斷聯網之穩定性測試。

 針對工業、環境監控及生活等應用提供 WSN Turnkey Solution，協助中下游產業之系統整合、技術服務及營運等。

學界

1. 前瞻高效能低耗能之雙處理器系統技術研發

 已完成技術移轉案例 1 件，移轉的對象為：奇景光電股份有限公司。

 獲得 2 件中華民國專利，國內外共有 10 件專利正在申請階段；發表於國外期刊之論文共 7 篇。

2. 晶片系統傳輸鏈之電路系統設計與驗證平台開發

 完成介面自動合成產生器(interface auto-synthesis generator) :提供圖形化介面供設計者輸入規格參數，包含 I/O definition，protocol description, buffer width, buffer depth 等等。

 完成驅動程式自動產生器設計：針對 character 與 block type 之 device，以 Template-based 之設計，提供設計者圖形化介面，透過點選介面選單之參數，包含 header-file、address、kernel function 等等。

3. 超低功率數位訊號處理器核心開發

 完成第二版 DSP 指令集（Instruction Set Architective）

 完成第二版軟體 Tool Chain 含 Compiler, ISS Simulator 等。

 已申請 14 件（9 項）相關專利，申請中 11 件（7 項)，已核准 3 件（2 項)。

4. 晶片系統之關鍵設計技術研發

 完成 UniRISC 原型（Ver.1.2）及進階版（Ver.1.5）之設計及驗證。

 完成 0.5V 低電壓 CMOS Cell Library，並以 RISC Core 驗證成功。完成 Dual-V^th TCAM 及 ADDLL macros 設計與驗證。

 完成 Daul-V^DD電路設計軟體＂Clustuar”及具 PVT 變異容忍度之 Level Converter 設計。

 完成 IPV6 Soft IP 設計，相關專利申請中；完成 TCP Splicing Software 環境架設。

5. 信使-遍佈式無線傳收機系統核心多模 MIMO-OFDM 無線通訊系統之研發與晶片設計

 完成 WiMAX RF Transceiver 系統驗證 EDA 平台及 802.16e/802.11n RF/Analog IP Behavior Modeling 流程與環境建構。

 完成多項高效能之 802.11n/16e 基頻智產(IP) 之設計含，FFT/IFFT、RS decoder、

LDPC 解碼器、Turbo 解碼器。

7. 晶片系統智財彙集及介面整合實驗

 完成之 IPQ 流程，提供各校研究生採用，並與業科 IP Mall 廠商研擬納入 IP Mall 交易平台中。

 完成之跨校合作 IP 匯集平台，除了提供各校 SOC 中心作為資訊交流外，更有助於產學交流及技術移轉洽談。

8. 后羿計畫—前瞻無線測試平台與技術

 研發完整 All-digital Phased-Lock Loop(ADPLL) 技術，與國際技術相較具有 High Frequency Profile Uniform 及超高解析度等優勢。

 已獲得之專利-中華民國專利：(1)積體電路元件檢測系統。(2) 複合多項式之亂數產生方法及其裝置。(3)半導體記憶體及其錯誤修正方法。

9. 微型化與全像光資訊儲存技術之開發

 完成分離式（Discrete）及積體式（Integrated）的紅光（NA0.65，波長 650nm）

及藍光（NA0.65，波長 405nm）微型光學頭系統設計架構，其中分離式系統使用合離式光學元件，積體式系統則利用 SU8 製程整合部份光學元件。

 完成上述四種系統的相關光學設計，並已訂定細部元件規格包含 HOE、LD、PD、

Prism、Micro-mirror 與 Substrate 等。

業界

 在推動成立 SoC 業界科專計畫方面，其推動重點在「創新性整合系統、「前瞻電路智材設計」、「設計工具/設計平台」。根據此三項推動重點,今年共推動 12 件業界科專與 1 件國外研發中心。通過審查有 5 件業界科專與 1 件國外研發中心。

其效益如下:

 透過安霸的計劃，將協助廠商開發應用於數位電視的 Multi-Core Audio Application processor。此計劃完成後可達到 H.264/AVC 及時編碼，並滿足 HD 視訊的要求，

未來將可協助系統廠順利切入高畫質應用領域。

 透過奇景光電的計劃，將協助業界開發支援新標準(DisplayPort)的平面顯示模組相關晶片與技術，並利用與國內面板廠既有的合作管道，進而提供完整的高品質顯示系統方案。

經濟部工業局

推動執行晶片系統人才培訓計畫、協助進行產發展策略研究與規劃、協助進行創意

系統產品研究與促進產學研參與國際標準組織、鼓勵前瞻應用主導性新產品開發補助，

其詳細執行成果如下：

 12 月份完成短期專業進修人才培訓班 1,624 人次，學員出席率均達八成以上，

達成計畫目標；完成中長期養成人才培訓班 91 人，達成計畫目標，學員出席率均達五成以上。

 針對晶片系統國家型科技計畫，進行產業發展策略規劃與研究，舉辦「晶片系統(SoC)產業發展座談會與研討會」各 1 場次，彙整各界專家意見，完成「國內發展 SoC 現況分析與可行之策略方案報告」、「國際間 SoC 發展相關指標、技術發展與次世代產品趨勢分析報告」，以及「國內 IC 設計產業目前發展 SoC 之現況調查研究報告」等三份研究報告之編撰。

 建立 SoC/ESW 開發驗證技術與推廣業界應用，完成嵌入式作業系統之需求調查及 Linux 安裝程序導引報告、FPGA 硬體加速模擬技術及推廣業界應用、先進製程低功率實現後正規驗證流程/方法及推廣業界應用、低功率電路正規驗證流程

（Formal Verfication）方法及技術報告、先進製程免雜訊（SI）設計流程/方法。

 促成學研業界共同交流，積極參與國際標準組織、深入國際標準制定活動並提出標準制定草案

 96 年度共受理 10 件計畫申請案，執行計畫管考共 19 件計畫，執行廠商 19 家；

辦理宣導說明會 6 場，共計 118 家廠商與會；辦理 5 場簽約作業暨計畫執行說明會，共計 7 家廠商參加。遴選並採訪 5 家（京潤科技、鈺寶科技、詠發科技、

旺玖科技、義隆電子）執行成效良好廠商，編撰計畫成果專刊。

 自 92 年 5 月至 96 年 11 月共受理 71 件申請案，經晶片系統國家型科技計畫辦公室認列符合計畫範疇共計 56 件。符合 SoC 範疇的 56 件當中，獲核定通過共 34 件。研發總經費計新台幣約 19.6 億元，包括政府提供補助款約 6.2 億元，促進民間投資計約 13.4 億元。

國科會工程處

推動執行補助學術整合型研究計畫，其詳細執行成果如下：

 配合矽導師資及大量研究生之投入，培養博碩士高階研發人力近五百五十人。

 在電子系統層級(ESL)設計，通訊 CMOS 傳輸 SoC、生醫應用 IC，EDA 技術、

多媒體 IC、軟性電子 TFT 電路、 SoC 測試，多核心嵌入式系統等關鍵 SoC 技術均已有團隊投入研發，對國內產業界未來之發展提供堅強之後盾。

在文檔中晶片系統國家型科技計畫辦公室維運計畫 (頁 22-25)