吉爾伯特升頻與降頻混頻器設計

圖(2.2)是最基本的 Gilbert Mixer，是雙平衡式混頻器。設計時可 以分成四部分來看:負載，切換級，轉導級，電流鏡。

IFout+

IFout-LO+

LO-RF+

RF-Load (Gain)

Switching Core (Flicker Noise , LO Power)

Transconductance (Gain , linearity)

Impedance (CMRR)

圖(2.2)

雙平衡式吉爾伯特混頻器

（ 1 ） 輸出負載

負載是提供增益的地方，設計考量上須考量增益，頻寬與壓降的 trade-off，如同設計低雜訊放大器一樣，也可以使用無壓降式負載 (tuned load)，但是因為此電路是降頻器所以電感值會非常大，完全無 實用價值，一般來說會使用電阻式負載，如果要更高增益可以使用 PMOS 負載，但是增益越高(電阻值越大)會有輸出擺幅受限以及頻寬 限制的缺點，一般來說設計之增益不用太高，只要能夠抑制後面電路 的雜訊即可(通常輸出極點是整個混頻器的主極點，如果還有頻寬考 量，實際上設計也不用完全抑制掉)。而當我們使用電晶體作為主動 式混頻器的負載時，它的閃爍雜訊會對輸出端提供低頻雜訊，其關係

為

2 1

n

ox

V K

C WL f

 

，因此為了減少負載所造成的閃爍雜訊，我們可選 用不會造成閃爍雜訊的電阻來當負載，不過這樣一來輸出振幅便會因 為負載電阻吃掉壓降而減少。

（ 2 ） 輸入轉導級

轉導級電晶體的設計一樣可以設計大一點，讓轉導值變大，但是 需要考量的是頻寬與線性度之間的 trade-off。Size 較大的電晶體會有 較小的過驅動電壓，會使得輸入範圍降低，而且會有較大的寄生電容 影響。主動式混頻器的輸入轉導產生的閃爍雜訊，它會以兩種型式出 現在輸出端，其一為藉著混頻作用在輸出端以大約 LO 頻率的型式出 現。第二種型式則為當 LO 的開關電晶體彼此間 mismatch 時，轉導 級的閃爍雜訊就會伴隨 RF 訊號出現在輸出端，意義上類似 RF-to-IF feedthorugh，但是這個量一般來說很小。由上面的分析我們可以觀察

9

到，輸入轉導級的閃爍雜訊都被轉換到較高的 LO 頻率去了，因此若 RF、LO 的頻率是大於 f_c許多，那麼輸入轉導級便不會對輸出端貢獻 閃爍雜訊。

（ 3 ） 切換級

LO切換開關級的閃爍雜訊對混頻器造成的影響，可分為直接與 間接兩種考慮圖(2.3)的電路。

VRF+vrf

VLO+vlo+ VLO+vlo

-CO

M3 Cp

+ -V3+v3

+ V1+v1

-M2 M1

V2+v2

+

- P

圖(2.3)

單平衡式主動混頻器

因為LO切換開關級閃爍雜訊的頻率很低，因此其時間常數大的 多，我們將伴隨的閃爍雜訊看成是緩慢變化的V_n，輸入的LO訊號以 弦波的方式呈現，假設在LO開關電晶體hard switch的狀況下，輸出端 的電流是個頻率為_LO的方波，從圖中可以看到，雖然輸出波形的振 幅不變，但V_n的存在會使zero-crossing點被誤認，有可能被提前或延 後，這個誤差的時間為 t V t_n( ) S，S是LO振幅的斜率，這樣的情 況將會在輸出端形成雜訊脈衝，使得輸出端不僅有我們要的訊號，還

出現了雜訊脈衝，由於一個週期內會有2個zero-crossing點，所以雜訊 脈衝出現的頻率為2_LO。

接著，我們想估量雜訊脈衝在輸出端所造成的雜訊電流，將每個 週期裡出現的脈衝電流視為一平均值，推導如下：

,

2 2 2 2 ⁿ 4 ⁿ

o n LO

V V

i f I t I I

T S S T

       



(2.1)

從i_{o n,} 的式子可清楚的看到，LO 切換開關級的閃爍雜訊V_n直接出 現在輸出端，對輸出端貢獻低頻雜訊，所以稱之為直接開關雜訊。

間接開關雜訊主要由寄生電容造成，電晶體 source 端的寄生電容 CP便會受到V_n的影響進行充放電的工作，會抽走或注入一小電流

i ，

_Cp 對應到輸出端即等同一小電流i_o，因 M1、M2 輪流切換，以2_LO的 頻率出現 [2]。

我們可以發現最主要貢獻顫動雜訊的部分就是 LO 開關切換的部 分，切換級的電晶體選擇上可以大一點，可以讓顫動雜訊小一點，而 且過驅動電壓(overdrive voltage)也比較小，可以使得本地震盪訊號 (LO power)降低，但是要注意的是過大的電晶體會使得寄生電容加大，

會讓頻寬降低。

（ 4 ） 電流鏡

而電流鏡的設計，可以選擇電晶體 length 較長的，可以使得阻 抗較大，而且可以減低因通道調變使得 mirror 過來的電流與設計值 的不一樣，而差動電路的 CMRR 與此阻抗的大小有關，而 width 方

11

面則跟 mirror 比例有關，不過通常設計為 1:10。在這邊因為壓降的 問題，便沒有加上電流鏡了。

在文檔中 標準CMOS製程下使用垂直NPN/蕭基二極體之低雜訊接收機和升頻器與pHEMT UWB接收機 (頁 23-27)