第四章 超寬頻低雜訊接收機設計
4.4 實作一，使用 CG-LNA 的超寬頻接收器 (PHEMT 0.15um)
4.4.1 研究動機
現今無線通訊中，以 IEEE 802.11a/b/g/n 為主的應用最為廣 泛；但 WLAN 的傳輸速率無法負荷高資料量的影音訊號，故 IEEE 802.15.3a 的 Ultra-Wideband (UWB) 系 統 被 提 出 ， 操 作 頻 率 從 3.1~10.6GHz，每個通道頻寬至少大於500MHz 以達到高資料傳輸速 率。
本實作利用一些延展頻寬的技巧使用 Common Gate 本身輸 入匹配為50歐姆的特性來操作。LR-CR 正交訊號產生器產生一組可 應 用 在 3.1~10.6GHz 的 正 交 訊 號 ， 並 配 合 被 動 電 路 -馬 爾 尚 巴 倫 (Marchand Balun)完成一低雜訊接收器。
4.4.2 系統頻率規劃
此 實 作 為 針 對 超 寬 頻 接 收 器 的 應 用 ， 故 將 需 要 頻 率 設 為 3~10.6GHz；而最終輸出訊號基於要符合規格 IF 為500MHz 的理由，
將其定為250MHz。
4.4.3 電路設計
（ 1 ） LNA
一般 load 單獨使用電阻或是電感，可以分別在低頻和高頻達到 我們想要的增益，但是在此我們需要的低頻跟高頻都可以達到一定的
120
121
在此因為接上 mixer 發現頻寬被限制，撐不到這麼高頻增益就下 降了，於是我們懷疑在 LNA 接上 mixer 的時候可能因為 mixer 的 RF 端有很大的附加電容，於是這邊使用了 ft doubler 的架構，換句話說 只是將電容串連所以可以看到比較小的電容，可以直接變成原本電容 的 1/2 大小，而在 RF 端接到 LO 端的時候也會被很多附加電容影響，
於是在此我們使用電感在中間串連共振[8]。
圖(4.6)
電感串連共振
（ 3 ） 正交訊號產生器
Polyphase filter 是一種產生正交訊號的電路，此種電路可以使用 在較低頻的電路不過一樣會有面積較大的問題，並且若需要較大的 I/Q 頻寬的話，需要串接多級多重相位濾波器，此舉除了增加了功率 的消耗之外，也因為電阻增加而增加了熱雜訊。除此之外，使用在高 頻的話，會因為 RC 值過小，使得電路對於製程變異會變得更 sensitive，
同時考慮電阻本身的自振頻率以及寄生效應都不適合運用在高頻電 路上。
從 RC-CR 多重相位濾波器的相位超前落後的想法衍生出另一種 新的正交相位產生器架構，並將電阻 R 併入負載電阻 Rload，以達到
gmVin
122
123
率，其兩輸出相位永遠相差 90 度；二則是只在某一個頻率兩輸出振 幅大小相同，愈遠離此中心頻率，振幅差異愈大。為了避開這個缺點，
將其置於 LO 的輸入端，由於混頻器的 LO 輸入只需要 4VT (for BJT) 或 2VOV (for MOSFET)就能夠使混頻器的開關有所作用，故不需要 完全平衡的輸入訊號。最後加上馬爾尚巴倫分別產生 0 和 180 度，馬 爾尚巴倫是以兩組耦合線組成，耦合線長為
4
，若以 10GHz 以內做
為中心頻率的話線長仍需要非常長的長度；為了縮小面積，將耦合線 繞成圖(4.8)之形狀[9]。
Port1
Port 2 Port 3 O/C
圖(4.8)
馬爾尚巴倫實際繞線圖
124
125
4.4.4 晶片量測結果
圖(4.11)
轉換增益對本地震盪訊號功率。
圖(4.12)
轉換增益對 RF 頻率。
-10 -5 0 5 10 15 20
-15 -10 -5 0 5 10 15 20
LO=3GHz LO=5GHz LO=7GHz
C o n ve rs io n G ai n ( d B )
LO power (dBm)
1 2 3 4 5 6 7 8 9 10 11
0 5 10 15
RF Bw IF=500 MHz
C o n v e rs io n G a in ( d B )
RF Frequency (GHz)
126
圖(4.13)
轉換增益對 IF 頻率。
(A)
10 100 1000
0 5 10 15
C o n ve rs io n G ai n ( d B )
IF Frequency (MHz)
3GHz 5GHz 7GHz
-50 -40 -30 -20 -10 0 10 20
-100 -90 -80 -70 -60 -50 -40 -30 -20 -10 0 10 20
OIP2=20 dBm
IIP2=20 dBm
Pout (f1) Pout (f2-f1) Pout (2f2-f1)
IIP3=-2 dBm
IF Power (dBm)
RF Power (dBm)
OIP3=0 dBm
IP1dB=-10 dBm
127
128
圖(4.16)
雜訊指數對 IF 頻率。
圖(4.17)
雜訊指數對 RF 頻率。
10M 100M 1G
0 5 10 15 20 25 30
Noise Figure (dB)
IF Frequency (Hz)
7.5GHz
2 4 6 8 10 12
0 5 10 15
CG
Conversion Gain (dB)
RF Frequency (GHz)
0 5 10 15 20 25 30 35 40 45 50
200MHZ
300MHZ NF(dB)
129
圖(4.18)
輸入返回損耗
圖(4.19)
本地震盪訊號對 RF 端和 IF 端和 RF 端對 IF 端的隔絕度。
0 5 10 15 20
-10 -5
0 Vg2=0.5 V
In p u t R e tu rn L o s s ( d B )
RF Frequency (GHz)
1 2 3 4 5 6 7 8 9 10
0 10 20 30 40 50 60 70 80 90 100
RF-IF Isolation LO-IF Isolation LO-RF Isolation
Isolation (dB)
LO Frequency (GHz)
130
圖(4.20) I
、 Q 通道輸出波形
圖(4.21) Die Photo
131
4.4.5 結果與討論
本電路採用 CMOS 製程，晶片照片如圖(4.21)所示：RF 採用 GSG，
IF、LO 埠皆採用 GSGSG pad，其餘 DC 利用 8-pin 的 DC 排針，和使 用四根單點 DC 針，此晶片面積為 3x2m2。
圖(4.11)表示當 RF 為 3、5、7GHz 時，LO 的注入功率大致上分 別為 2、5、5dBm，所得到的增益分別為 12、8 和 10dB。
整體電路的線性度特性表現在圖(4.14)，當 RF 打入單調(one-tone) 功率，在 3GHz 的頻帶測得 IP1dB為-10dBm 左右，而在不同頻率改變 之後，當 5GHz 時，量得 IP1dB為-15dBm，但是當 9GHz 時，此時的 IP1dB又忽然變好了，為-12dBm；而 IIP3 和 IIP2 的趨勢跟 IP1dB差不 多，分別最好可以達到 3 和 20dB 左右。
圖(4.17)顯示了整個接收機的雜訊指數，頻帶降至 250MHz 時量 得約為 5~9dB，在模擬的時候大約在 4dB 以下，實測高蠻多的，原因 可能是因為低雜訊放大器有一級的頻寬變異，導致增益沒有達到當初 的模擬值，故沒有辦法完全地抑制住後級的雜訊，並且在模擬的時候 並不是使用 noise model，所以模擬起來的 noise 會比實際上低很多。
輸出波形部分，從圖(4.20)可以看到 I 通道以及 Q 通道的相位在 每個頻率上 phase 和振幅都不是很好，基本上振幅蠻不 balance 的，
而 phase 竟然都維持在 60 度左右，對於前面探討此種正交相位產生 器的理論有些違背，我們找出幾種造成問題的可能性；之前成功的例 子是因為操作在矽鍺 0.35um 製程下，並且混頻器的 LO core 是由 BJT 組成。因此正交相位產生器所看到的 load 可能不是理想的阻抗。
132
表4.1 Summary
Spec. Measurement Supply Voltage (V) 3.3 3.3 Conversion Gain (dB) 15 11~13
RF Bandwidth(GHz) -- 2~3.5&4.5~10 IF Bandwidth (GHz) 0.5 1.5
Noise Figure (dB) 3@100k Hz 5~9(@300MHz) IP1dB (dBm) -- -10
IIP3(dBm) -25 0 LO-to-RF Isolation (dB) -- >60
LO-to-IF Isolation (dB) -- >40 Input Return Loss (dB) >10 >10 Current Consumption (mA) 3 59
Process 0.15 μm PHEMT Chip Size
3x2 mm2
133