第三章 60GHz 升頻器之架構
3.2 基本二極體原理
3.2.2 蕭特基二極體在標準矽製程(TSMC)之實現
來實現。這是因為蕭特基(schottky)二極體是藉由主要載子的傳輸，因 而具有快速切換的能力，而且具有較小的開啟電壓(turn-on or Bulit-in voltage)，所以很適合拿來當作混頻器使用。最早蕭特基二極體是實 現在 GaAs 的基材上，不過在近期的研究上，已有人做在 Silicon 的基 材上，更適合與後面的數位電路結合作 SoC。
在矽製程上實現蕭特基二極體，在文獻上很早就有，但是在標 準的 Foundry 實現是最近才有的。在 2005 的時候，K.K.O 利用 UMC 製程在矽製程上實現蕭特基二極體。其剖面圖如圖(3.2)所示[2]。
圖(3.2)
K.K.O 利用 UMC 製程在矽製程上實現的蕭特基二極 體 .
而我們的研究是在 TSMC 製程上實現蕭特基二極體，如圖(3.3)
N+ STI STI
N-Well (~1017/cm3)
Lower Doping Density (~1016/cm3)
ILD ILD
Cathode
(Ohmic Contact)
STI ILD
P-Substrate
Mask for Low-VT MOS Device (Schottky Contact)
M2 M1 CoSi2-Si
Anode
(Schottky Contact)
CoSi2-Si
M2
圖(3.3)
本計劃實現低掺雜濃度的蕭特基二極體於標準 TSMC 0.18 um CMOS 製程 .
P SUBSTRATE Deep N-Well M1
N+
+
_
圖(3.4)
在 TSMC 製程上實現蕭特基二極體
以上是眾所皆知的蕭基特二極體的實現方法;然而，TSMC 0.18 um CMOS 製成所預設 N-well 佈局光罩的濃度和 Nominal MOS 元件 (VT~0.5 V)的 N-well 一樣。此摻雜濃度會因不同 CMOS 通道長度的 製程而不同，這是為了避免短通道效應。短通道元件為了增加 Gate 控制通道能力而使濃度增加，這將不利於蕭特基接面的形成，特別是 在考量反向漏電效應和 turn-on 的電壓。根據 TSMC 0.18 um CMOS 製程所提供不同 VT的元件，有三種不同 N-well 濃度的摻雜，分別是 VT ~0.5 V, VT ~0.2V 和 VT <0 元件; 在此，我們採用一道選擇性佈局
93
TSMC 0.18 um standard CMOS Technology Type-1 Diode
TSMC 0.18um standard CMOS Technology Type-1 Diode
圖(3.5)(a)是二極體的 DC I-V 量測圖，其量測 type-1 和 type-2 二 極體的理想因子分別為 1.26 和 1.12。 較高摻雜的 type-1 在反向偏壓 為 1V 時的漏電流為 12 A/cm2; 不過，在 type-2 二極體卻只有 type-1 二極體的百分之一漏電流。此外，type-2 的量測崩潰電壓為 12V 左右。
同時經由 Agilent 的 4284A 精密 LCR 量測器做二極體的 C-V 萃取量 測，元件的參雜濃度和內建電位可由 C-V 量測的斜率和外插 X 軸的 數值得知。如圖(3.5)(b) 所示, 量測到 type-1 的內建電壓約為 0.36 eV, type-2 二極體的部份約為 0.32 eV。濃度較低的 type-2 二極體約為 1016 cm-3, 這大約比 type-1 低一個數量級。藉由以上量測得知的參數，我 們可以計算求得 type-1 和 type-2 二極體的 Barrier 高度約為 0.45 eV 和 0.478 eV，僅有小小的不同。我們提出的蕭特基接面有較小的漏電流 和較低的開關電壓;在 APDP 的架構，較高的反向漏電流會降低每半 個 LO 週期的等效電導，這將會增加次諧波混頻器的轉換損耗。此外，
蕭特基接面具有較低的開關電壓，可以降低次諧波混頻器的所需的 LO 開關功率; 因為受限於 0.18um CMOS 製程在 20~30 GHz 放大器 可推出最大的功率的限制，低的 LO 推動功率可以減少 LO 訊號產生 電路設計的困難度。特別是 APDP 次諧波混頻器的架構和傳統的 Fundamental 混頻器有所不同，它所需 LO 推動功率幾乎決定於二極 體的開關電壓，他無法藉由外加的偏壓來降低 LO 功率; 因此，蕭特 基二極體將是 0.18 um CMOS 製程應用在 60 GHz 升頻器、降頻器和 LO 產生器高度整合的重要關鍵元件。所提出的低摻雜蕭特基二極體 完全可以符合上述的需求。
95
0 10 20 30 40 50
0 20 40 60 80 100 120
10-14 10-13
TSMC 0.18um standard CMOS Technology Type-2 Diode
Series Resistance
Junction Capacitance (F)
Series Resistance(Ohmic)
Contact Area (um2)
Parasitic Capacitance
圖(3.6)
由 S 參數量測萃取低度摻雜的蕭特基二極體之內部電 阻和電容 .
藉由兩埠的 S 參數萃取，圖(3.6)顯示蕭特基二極體在不同 size 的 電容和電阻，所萃取的資料是在量測在 20~30GHz 左右，GSG 針的寄 生 效 應 已 經 校 正 去 除 掉 了 。 由 Diode 已 定 義 好 的 截 止 頻 率 (fT