系統頻率規劃

第二章低功率低顫動雜訊接收器

2.4 實作一 GHz BJT Receiver with stacked inductor (CMOS 0.18um)

2.4.2 系統頻率規劃

此實作為針對無線區域網路的應用，故將需要頻率設為 2.4GHz；而最終輸出訊號基於要配合基頻調變以及避開閃爍雜訊 (flicker noise)的理由，將其定為100kHz。

2.4.3 整體系統架構

整個電路包含以下幾個部分：

1. 一級低雜訊放大器 2. BJT 混頻器

3. 多重相位濾波器加上立體電感 4. 可調式放大器

2.4.4 電路設計 degeneration 的 LNA，由控制 load 和 source degeneration 來改變 VGA 增益的大小。

2.4.5 晶片量測結果

圖(2.21)

轉換增益對本地震盪訊號功率。

圖(2.22)

轉換增益對 RF 頻率。

1.5 2.0 2.5 3.0

30 35 40 45 50 55

I-Channel IF=100 kHz

Conversion Gain (dB)

RF Frequency (GHz)

-20 -15 -10 -5 0 5 10

25 30 35 40 45 50 55

This work

Previous work(w/o inductor)

Conversion Gain (dB)

LO power (dBm)

LO=2.4 GHz IF=100 kHz

圖(2.23)

轉換增益對 IF 頻率。

圖(2.24)

輸入返回損耗。

0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0

-15 -10 -5 0 5

Vg=0.54V (ILNA=2.26mA)

Input Return Loss (dB)

RF Frequency (GHz)

1 10 100

5 10 15 20 25

Conversion Gain (dB)

IF Frequency (MHz)

Vctrl=1.8V Vctrl=0.65V

Vctrl=0.5V with 50 Load

圖(2.25)

轉換增益對 LNA 調變增益的電壓。別為 (A)50dB(B)40dB(C)30dB(D)IP1dB 、 IIP2 、 IIP3 對調整 LNA 電壓

改變的增益值。

別為 (A)50dB(B)40dB(C)30dB(D)IP1dB 、 IIP2 、 IIP3 對調整 VGA 電

壓改變的增益值。

100k0 1M 10M 100M 5

10 15 20 25

Noise Figure (dB)

IF Frequency (Hz)

The Highest Gain LNA Reduced 5dB LNA Reduced 10dB VGA Reduced 10dB LO=2.4 GHz

LO Power=-3 dBm

圖(2.29)

雜訊指數對增益調變。

100k 1M 10M 100M

0 5 10 15

RF=2.2 GHz RF=2.4 GHz RF=2.5 GHz RF=2.7 GHz

Noise Figure (dB)

IF Frequency (Hz)

LO Power=-3 dBm

圖(2.30)

雜訊指數對 RF 頻率。

1.5 1.6 1.7 1.8 1.9 2.0 2.1 2.2 2.3 2.4 2.5 2.6 2.7 2.8 2.9 3.0 3.1 -90

-80 -70 -60 -50 -40

LO-to-RF Isolation LO-to-IF Isolation

LO-to-RF/IF Isolation (dB)

LO Frequency (GHz)

圖(2.31)

本地震盪訊號對 RF 端和 IF 端的隔絕度。

圖(2.32) I

、 Q 通道輸出波形

圖(2.33)

增益差和相位差。

圖(2.34) Die Photo

1.5 2.0 2.5 3.0

-3 -2 -1 0 1 2 3

CG Diff IF=100 kHz

Conversion Gain Difference(dB)

RF Frequency (GHz)

-1.0-0.9 -0.8 -0.7-0.6 -0.5 -0.4-0.3 -0.2-0.1 0.00.1 0.20.3 0.4 0.50.6 0.7 0.80.9 1.0

Phase Diff

Phase Difference(o )

2.4.6 結果與討論

本電路採用 CMOS 製程，晶片照片如圖(2.34)所示：RF、IF、LO 埠皆採用 GSGSG pad，RF 其中一 signal pad 當作 DC 使用，其餘 DC 利用 8-pin 的 DC 排針，LO 的 DC 從外面的 Bias-T 給，此晶片面積為 1.15x1.06mm²。

圖(2.21)表示當 RF 為 2.4GHz 時，LO 的注入功率大致上為-2dBm，

所得到的增益為 50dB 左右，其中在 1 dBm 的部分就會開始往下，平緩的區域並沒有很寬，猜測是進入到 mixer 的 BJT LO core 時造成 LO 無法打太大。但是比起沒加電感的 LO 功率足足增進了 4dB。

整體電路的線性度特性表現在圖(2.26)，當 RF 打入單調(one-tone) 功率，在 2.4GHz 的頻帶測得 IP_1dB為-44dBm 左右，而在經過 LNA 的增益調變之後，當 LNA 降低 10dB 時，量得 IP_1dB為-32dBm，再降 10dB(即總輸出的增益從 50dB 掉到 30dB 時)，此時的 IP_1dB變為-24dBm，

明顯因為 low gain 的原因持續增加線性度；而在經過 VGA 的增益調變之後，當 VGA 降低 10dB 時，量得 IP1dB為變好約在-34dBm 左右，

但是再降 10dB(即總輸出的增益從 50dB 掉到 30dB 時)，線性度明顯仍然約維持在-34dBm 左右，似乎這樣 VGA 下降的增益值已經太多，

而反而有些地方被壓到 triode region，導致線性度反而受到影響。

圖(2.29)和圖(2.30)顯示了整個接收機的雜訊指數，頻帶降至 100KHz 時量得約為 3~4dB，在模擬的時候大約在 3dB 左右，模擬和量測相差不遠，而在 tune gain 的比較上，LNA 一變動 noise 也會跟著提高，表示 LNA 這樣的增益仍然不能完全抑制後面的雜訊。

輸出波形部分，從圖(2.33)可以看到 I 通道以及 Q 通道的相位在 1.5~3GHz 與 90 度相差±0.3 度左右，且振幅大小相差維持在 0.5dB 以內。由此可以看出產生 90 度和振幅平衡的頻寬是很寬的，原本擔心電感跟電晶體的附加電容會在某一個頻率比較 peak，但是由於使用立體電感的因素，所以反而可以涵蓋比較寬頻的區域。

表2.2 Summary

Spec. Measurement Supply Voltage (V) 1.8 1.8 Conversion Gain (dB) 50 50

RF Bandwidth(GHz) -- 2.3~2.6 IF Bandwidth (MHz) 25 50

Noise Figure (dB) 3@100 KHz 6 @ 100 kHz 4 (noise floor) OP_1dB (dBm) -- 4

IIP₃(dBm) -25 -37

(-13@Gain=30 dB) IIP₂(dBm) -- -32

(7 @ Gain=30 dB) LO-to-RF Isolation (dB) -- >45

LO-to-IF Isolation (dB) -- >65 Input Return Loss (dB) >10 -- Current Consumption (mA) 3 4.5

I/Q Imbalance 0.2 dB/0.5 0.1dB/0.1

Process 0.18 μm CMOS Chip Size 1.15x1.06 mm2

2.5 實作二，2.4GHz BJT Receiver with

stacked inductor and device changed(CMOS

0.18um)

2.5.3 晶片量測結果

圖(2.36)

轉換增益對本地震盪訊號功率。

圖(2.37)

轉換增益對 RF 頻率。

1.8 2. 0 2.2 2.4 2 .6 2.8 3.0

35 40 45 50 55

I-C h an ne l IF= 1 0 0 k H z

Conversion Gain (dB)

RF F re qu enc y (G H z)

-20 -15 -10 -5 0 5 10

25 30 35 40 45 50 55

NPN 0.5X4X2 NPN 2X2

Conversion Gain (dB)

LO power (dBm)

LO=2.4 GHz IF=100 kHz

圖(2.38)

轉換增益對 IF 頻率。

0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 -15

-10 -5 0 5

Vg=0.54V (ILNA=2.26mA)

Input Return Loss (dB)

RF Frequency (GHz)

圖(2.39)

輸入返回損耗。

1 10 100

0 5 10 15 20 25 30

Conversion Gain (dB)

IF Frequency (MHz)

Vctrl=1.8V Vctrl=0.6V Vctrl=0.5V with 50 Load

圖(2.40)

轉換增益對 LNA 調變增益的電壓。別為 (A)50dB(B)40dB(C)30dB(D)IP1dB 、 IIP2 、 IIP3 對調整 LNA 電壓

改變的增益值。

別為 (A)50dB(B)40dB(C)30dB(D)IP1dB 、 IIP2 、 IIP3 對調整 VGA 電

壓改變的增益值。

100k0 1M 10M 100M 5

10 15 20 25

Noise Figure (dB)

IF Frequency (Hz)

The Highest Gain LNA Reduced 5dB LNA Reduced 10dB VGA Reduced 10dB LO=2.4 GHz

LO Power=-3 dBm

圖(2.44)

雜訊指數對增益調變。

200k 400k 600k 800k 1M

4 6 8 10 12 14 16 18 20 22

2.1 GHz 2.2 GHz 2.3 GHz 2.4 GHz 2.5 GHz 2.6 GHz

Noise Figure (dB)

IF Frequency (Hz) 圖(2.45)

雜訊指數對 RF 頻率。

1.6 1.8 2.0 2.2 2.4 2.6 2.8 3.0 3.2

40 50 60 70 80

LO-to-RF Isolation LO-to-IF Isolation

LO-to-RF/IF Isolation (dB)

LO Frequency (GHz)

圖(2.46)

本地震盪訊號對 RF 端和 IF 端的隔絕度。

圖(2.47) I

、 Q 通道輸出波形

圖(2.48)

增益差和相位差。

圖(2.49) Die Photo

1.6 1.8 2.0 2.2 2.4 2.6 2.8 3.0 3.2 -3

-2 -1 0 1 2 3

Amp. Imbalance IF=100 kHz

Amplitude Imbalance(dB)

RF Frequency (GHz)

-1.0 -0.8 -0.6 -0.4 -0.2 0.0 0.2 0.4 0.6 0.8 1.0

Phase Error

Phase Error(o )

2.5.4 結果與討論

本電路採用 CMOS 製程，晶片照片如圖(2.49)所示：RF、IF、LO 埠皆採用 GSGSG pad，RF 其中一 signal pad 當作 DC 使用，其餘 DC 利用 8-pin 的 DC 排針，LO 的 DC 從外面的 Bias-T 給，此晶片面積為 1.15x1.06mm²。

圖(2.36)表示當 RF 為 2.4GHz 時，LO 的注入功率大致上為 -4~-1dBm，所得到的增益為 50dB 左右，其中在 1 dBm 的部分就會開始往下，平緩的區域並沒有很寬，猜測是進入到 mixer 的 BJT LO core 時造成 LO 無法打太大。

整體電路的線性度特性表現在圖(2.41)，當 RF 打入單調(one-tone) 功率，在 2.4GHz 的頻帶測得 IP_1dB為-44dBm 左右，而在經過 LNA 的增益調變之後，當 LNA 降低 10dB 時，量得 IP_1dB為-34dBm，再降 10dB(即總輸出的增益從 50dB 掉到 30dB 時)，此時的 IP_1dB變為-24dBm，

明顯因為 low gain 的原因持續增加線性度；而在經過 VGA 的增益調變之後，當 VGA 降低 10dB 時，量得 IP1dB為變好約在-38dBm 左右，

但是再降 10dB(即總輸出的增益從 50dB 掉到 30dB 時)，線性度明顯仍然約維持在-35dBm 左右，似乎這樣 VGA 下降的增益值已經太多，

而反而有些地方被壓到 triode region，導致線性度反而受到影響。

圖(2.44)和圖(2.45)顯示了整個接收機的雜訊指數，頻帶降至 100KHz 時量得約為 3~4dB，在模擬的時候大約在 3dB 左右，模擬和量測相差不遠，而在 tune gain 的比較上，LNA 一變動 noise 也會跟著提高，表示 LNA 這樣的增益仍然不能完全抑制後面的雜訊。

輸出波形部分，從圖(2.47)可以看到 I 通道以及 Q 通道的相位在 1.5~3GHz 與 90 度相差±0.1 度左右，且振幅大小相差維持在 0.5dB 以內。由此可以看出產生 90 度和振幅平衡的頻寬是很寬的，原本擔心電感跟電晶體的附加電容會在某一個頻率比較 peak，但是由於使用立體電感的因素，所以反而可以涵蓋比較寬頻的區域。

表2.3 Summary

Spec. Measurement Supply Voltage (V) 1.8 1.8 Conversion Gain (dB) 50 52

RF Bandwidth(GHz) -- 2.3~2.6 IF Bandwidth (MHz) 25 40

Noise Figure (dB) 3@100 KHz 6 @ 100 kHz 3 (noise floor) OP_1dB (dBm) -- 5

IIP₃(dBm) -25 -37

(-26@Gain=42 dB) IIP₂(dBm) -- -30

(13 @ Gain=42 dB) LO-to-RF Isolation (dB) -- >50

LO-to-IF Isolation (dB) -- >65 Input Return Loss (dB) >10 >10 Current Consumption (mA) 3 4.8

I/Q Imbalance 0.2 dB/0.5 0.1dB/0.1

Process 0.18 μm CMOS Chip Size 1.15x1.06 mm2

2.6 實作三，2.4GHz BJT Sub-Harmonic

Receiver (CMOS 0.18um)

2.6.1 研究動機

（ 1 ） Mixer

利用，所以功耗比較小。我們可以用 switching function 的組成來簡化次諧波混頻器的混頻運作。因為上面的訊號落後下面的訊號四分之一

頻器的偏壓電流會比堆疊的 LO 混頻器大，換句話說水平 LO 混頻器會比推疊混頻器擁有更高的 ft 和操作頻率[10]。

2.6.3 晶片量測結果

圖(2.52)

轉換增益對本地震盪訊號功率。

圖(2.53)

轉換增益對 RF 頻率。

1.8 2.0 2.2 2.4 2.6 2.8 3.0 3.2

30 35 40 45 50 55

I-Channel IF=100 kHz

Conversion Gain (dB)

RF Frequency (GHz)

-15 -10 -5 0 5 10 15

10 15 20 25 30 35 40 45 50 55 60

Measurement

Conversion Gain (dB)

LO power (dBm)

LO=2.4 GHz IF=100 kHz

圖(2.54)

轉換增益對 IF 頻率。

0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 -15

-10 -5 0 5

Vg=0.54V (ILNA=2.26mA)

Input Return Loss (dB)

RF Frequency (GHz) 圖(2.55)

輸入返回損耗。

-15 -10 -5 0 5 10 15

10 15 20 25 30 35 40 45 50 55 60

Measurement

Conversion Gain (dB)

LO power (dBm)

LO=2.4 GHz IF=100 kHz

別為 (A)50dB(B)40dB(C)30dB(D)IP1dB 、 IIP2 、 IIP3 對調整 LNA 電壓

改變的增益值。

圖(2.58)

轉換增益對 VGA 調變增益的電壓。別為 (A)50dB(B)40dB(C)30dB(D)IP1dB 、 IIP2 、 IIP3 對調整 VGA 電

壓改變的增益值。

100k0 1M 10M 100M

5 10 15 20 25

Noise Figure (dB)

IF Frequency (Hz)

The highest gain LNA Reduced 5dB LNA Reduced 10dB VGA Reduced 10dB LO=2.4 GHz

LO Power=8 dBm

圖(2.60)

雜訊指數對增益調變。

200k 400k 600k 800k 1M

0 2 4 6 8

10 2.1 GHz

2.2 GHz 2.3 GHz 2.4 GHz 2.5 GHz 2.6 GHz

Noise Figure (dB)

IF Frequency (Hz)

圖(2.61)

雜訊指數對 RF 頻率。

圖(2.62)

本地震盪訊號對 RF 端和 IF 端的隔絕度。

圖(2.64)

本地震盪訊號所造成的輸出 DC 位移。

圖(2.65) I

、 Q 通道輸出波形

0.9 1.0 1.1 1.2 1.3 1.4 1.5 1.6

-80 -70 -60 -50 -40 -30 -20 -10 0

due to LO-RF leakage due to 2LO-RF leakage

Equivalent Output DC Offset (dBm)

LO Frequency (GHz)

圖(2.66)

增益差和相位差。

圖(2.67) Die Photo

1.6 1.8 2.0 2.2 2.4 2.6 2.8 3.0 3.2

-1.0 -0.8 -0.6 -0.4 -0.2 0.0 0.2 0.4 0.6 0.8 1.0

CG Diff

IF=100 kHz

Conversion Gain Difference(dB)

RF Frequency (GHz)

-10-9 -8-7 -6 -5-4 -3 -2-1 0 12 34 56 7 89 10

Phase Diff

Phase Difference(o )

2.6.4 結果與討論

本電路採用 CMOS 製程，晶片照片如圖(2.67)所示：RF、IF、LO 埠皆採用 GSGSG pad，RF 其中一 signal pad 當作 DC 使用，其餘 DC 利用 8-pin 的 DC 排針，LO 的 DC 從外面的 Bias-T 給，此晶片面積為 1.15x1.06mm²。

圖(2.52)表示當 RF 為 2.4GHz 時，LO 的注入功率大致上為 7~8dBm，所得到的增益為 51dB 左右，其中並沒看到掉下的區域，似乎還在逐漸上升，但是礙於 PA 的限制，所以在此只顯示到 10dB 附近，並以 LO power 為 8dB 作為量測依據。

整體電路的線性度特性表現在圖(2.57)，當 RF 打入單調(one-tone) 功率，在 2.4GHz 的頻帶測得 IP_1dB為-46dBm 左右，而在經過 LNA 的增益調變之後，當 LNA 降低 10dB 時，量得 IP_1dB為-35dBm，再降 10dB(即總輸出的增益從 50dB 掉到 30dB 時)，此時的 IP_1dB變為-26dBm，

明顯因為 low gain 的原因持續增加線性度；而在經過 VGA 的增益調變之後，當 VGA 降低 10dB 時，量得 IP1dB為變好約在-37dBm 左右，

但是再降 10dB(即總輸出的增益從 50dB 掉到 30dB 時)，線性度明顯仍然約維持在-36dBm 左右，似乎這樣 VGA 下降的增益值已經太多，

而反而有些地方被壓到 triode region，導致線性度反而受到影響。

圖(2.60)和圖(2.61)顯示了整個接收機的雜訊指數，頻帶降至 100KHz 時量得約為 3~4dB，在模擬的時候大約在 3dB 左右，模擬和量測相差不遠，而在 tune gain 的比較上，LNA 一變動 noise 也會跟著提高，表示 LNA 這樣的增益仍然不能完全抑制後面的雜訊。

輸出波形部分，從圖(2.65)可以看到 I 通道以及 Q 通道的相位在 1.5~3GHz 與 90 度相差±0.3 度左右，且振幅大小相差維持在 0.5dB 以內。由此可以看出在這種八個相位的多重相位產生器，其實產生 90 度和振幅平衡的頻寬是不寬的，成為一個斜率的方式，只能說將我們要的 2.4 GHz 設計在剛好斜率與相位差 0 和振幅差為 0 的軸上。但是其他頻率上可能就無法剛好到達。

在 DC 平移的計算上，因為我們 PAD 的設計考量，無法將 differential 分別正負都拉出來，所以只能利用計算的方式，先看 LO 和 2LO 漏到 RF 的功率，然後再將這些值當作 RF 與 LO 混頻去看到達輸出 IF 端的值為多少，詳細計算如下。

offset due to LO-RF leakage:

Leak(LO-RF) CG =-40 dBm=2.2 mV offset due to 2LO-RF leakage:

Leak(2LO-RF) CG =-30 dBm=7.7mV



表2.4 Summary

Spec. Measurement Supply Voltage (V) 1.8 1.8 Conversion Gain (dB) 50 51

RF Bandwidth(GHz) -- 2.3~2.6 IF Bandwidth (MHz) 25 50

Noise Figure (dB) 3@100 KHz 3 @ 100 kHz 3 (noise floor) OP_1dB (dBm) -- 4

IIP₃(dBm) -25 -36

(-10@Gain=30 dB) IIP₂(dBm) -- -23

(3 @ Gain=30 dB) LO/2LO-to-RF Isolation (dB) -- >60/>80

Input Return Loss (dB) >10 >10 Current Consumption (mA) 3 5

I/Q Imbalance 0.2 dB/0.5 0.3dB/0.1

DC offset(mV) ±20 7.7(due to 2LO-RF )/

2.2(due to LO-RF ) Process 0.18 μm CMOS

Chip Size 1.2x1.2 mm2

2.7 實作四，5.8GHz BJT Sub-harmonic Receiver with

45

⁰

Phase Shifter (CMOS 0.18um)

2.7.1 研究動機

從的量測結果可以發現使用 CMOS 0.18μm 的寄生 BJT 是可以明顯減少 flick noise 的產生，並且在 Device 參數上設計得當的話，

基本是可以跟模擬值幾乎雷同，因此本電路將低雜訊放大器，BJT 混頻器及可調式 BJT 大器結合，來設計一操作在 5.8GHz 的直接降頻接收機晶片。

2.7.2 系統頻率規劃

此實作為針對無線區域網路的應用，故將需要頻率設為 5~6GHz，可以涵蓋5.2和5.8GHz 的操作頻率；而最終輸出訊號基於要配合基頻調變以及避開閃爍雜訊(flicker noise)的理由，將其定為 100kHz。

2.7.3 整體系統架構

架構如圖(2.68)所示，整個電路包含以下幾個部分：

5. 兩級低雜訊放大器 6. BJT 混頻器

7. 八相位多重相位濾波器 8. 可調式放大器

在 LNA 輸出端的地方因為需要單輸入轉成雙輸出，所以在這邊

圖(2.74)

轉換增益對 RF 頻率。

圖(2.75)

轉換增益對 IF 頻率。

1 10 100

0 5 10 15 20 25

Conversion Gain (dB)

IF Frequency (MHz)

Vctrl=1.8V Vctrl=0.65V

Vctrl=0.6V Posim with 50 Load

5.0 5.5 6.0 6.5

30 35 40 45 50 55 60

I-Channel Q-Channel

I-Post-sim

Q-Post-sim IF=100 kHz

Conversion Gain (dB)

RF Frequency (GHz)

圖(2.76)

轉換增益對 LNA 調變增益的電壓。別為 (A)50dB(B)45dB(C)35dB(D)IP1dB 、 IIP2 、 IIP3 對調整 LNA 電壓

改變的增益值。

益分別為 (A)50dB(B)45dB(C)40dB(D)IP1dB 、 IIP2 、 IIP3 對調整 VGA

電壓改變的增益值。

圖(2.80)

雜訊指數對增益調變。

1M 10M 100M

5 6 7 8 9 10 11 12 13 14 15

Noise Figure (dB)

IF Frequency (Hz)

LO Power=17dB LO Power=13dB LO Power=21dB

圖(2.81)

雜訊指數對 LO 功率。

1M 10M 100M

5 10 15 20 25

Noise Figure (dB)

IF Frequency (Hz)

The Highest Gain LNA Reduced 5 dB

LNA Reduced 10 dB VGA Reduced 10 dB Post-sim

0 1 2 3 4 5 6 7 8 9 10

-30 -25 -20 -15 -10 -5 0

Vg=0.55V (ILNA=1.9mA) Vg=0.565V(ILNA=2.2mA) Vg=0.585V(I^LNA=2.7mA)

Vg=0.6V(I^LNA=3.1mA)

Input Return Loss (dB)

RF Frequency (GHz)

圖(2.82)

輸入返回損耗

2.4 2.5 2.6 2.7 2.8 2.9 3.0 3.1 3.2

0 10 20 30 40 50 60 70 80 90 100 110 120

LO-to-RF Isolation LO-to-IF Isolation

2LO-to-IF Isolation 2LO-to-RF Isolation

LO-to-RF/IF Isolation (dB)

LO Frequency (GHz)

圖(2.83)

本地震盪訊號對 RF 端和 IF 端的隔絕度。

2.4 2.5 2.6 2.7 2.8 2.9 3.0 3.1 3.2

Equivalent Output DC Offset (dB)

LO Frequency (GHz)

圖(2.85)

本地震盪訊號所造成的輸出 DC 位移。

圖(2.86) I

、 Q 通道輸出波形

圖(2.87)

增益差和相位差。

4.5 5.0 5.5 6.0 6.5

0 1 2 3 4 5 6 7 8 9 10

CG Diff

IF=100 kHz

Conversion Gain Difference(dB)

RF Frequency (GHz)

0 1 2 3 4 5 6 7 8 9 10

Phase Diff

Phase Difference(o )

圖(2.88) Die Photo

2.7.6 結果與討論

本電路採用 CMOS 製程，晶片照片如圖(2.88)所示：RF、IF、LO 埠皆採用 GSGSG pad，RF 其中一 signal pad 當作 DC 使用，其餘 DC 利用 8-pin 的 DC 排針，和使用一跟單點 DC 針，此晶片面積為 1.19x1.09mm²。

圖(2.73)表示當 RF 為 5.8GHz 時，LO 的注入功率大致上為 22~24dBm，所得到的增益為 50dB 左右，但是無法看到其中落下的部分，因為加在 LO 的 PA 線性度所影響，功率也不能打到太大。

整體電路的線性度特性表現在圖(2.77)，當 RF 打入單調(one-tone)

功率，在 5.8GHz 的頻帶測得 IP_1dB為-50dBm 左右，而在經過 LNA 的增益調變之後，當 LNA 降低 5dB 時，量得 IP1dB為-40dBm，但是再降 10dB(即總輸出的增益從 50dB 掉到 35dB 時)，此時的 IP1dB變為 -30dBm，明顯因為 low gain 的原因持續增加線性度；而在經過 VGA 的增益調變之後，當 VGA 降低 5dB 時，量得 IP_1dB為忽然變超好約在-25dBm 左右，，但是降 10dB(即總輸出的增益從 50dB 掉到 40dB 時)，線性度明顯變差約-30dBm 左右，似乎這樣 VGA 下降的增益值已經太多，而反而有些地方被壓到 triode region，導致線性度反而受

在文檔中標準CMOS製程下使用垂直NPN/蕭基二極體之低雜訊接收機和升頻器與pHEMT UWB接收機 (頁 41-0)

第二章 低功率低顫動雜訊接收器

2.4 實作一 GHz BJT Receiver with stacked inductor (CMOS 0.18um)

2.4.2 系統頻率規劃

轉換增益對本地震盪訊號功率。

轉換增益對 RF 頻率。

轉換增益對 IF 頻率。

輸入返回損耗。

轉換增益對 LNA 調變增益的電壓。 別為 (A)50dB(B)40dB(C)30dB(D)IP1dB 、 IIP2 、 IIP3 對調整 LNA 電壓

改變的增益值。

別為 (A)50dB(B)40dB(C)30dB(D)IP1dB 、 IIP2 、 IIP3 對調整 VGA 電

壓改變的增益值。

雜訊指數對增益調變。

雜訊指數對 RF 頻率。

本地震盪訊號對 RF 端和 IF 端的隔絕度。

、 Q 通道輸出波形

增益差和相位差。

2.5 實作二，2.4GHz BJT Receiver with

stacked inductor and device changed(CMOS

0.18um)

轉換增益對本地震盪訊號功率。

轉換增益對 RF 頻率。

轉換增益對 IF 頻率。

輸入返回損耗。

IF Frequency (MHz)

轉換增益對 LNA 調變增益的電壓。 別為 (A)50dB(B)40dB(C)30dB(D)IP1dB 、 IIP2 、 IIP3 對調整 LNA 電壓

改變的增益值。

別為 (A)50dB(B)40dB(C)30dB(D)IP1dB 、 IIP2 、 IIP3 對調整 VGA 電

壓改變的增益值。

雜訊指數對增益調變。

雜訊指數對 RF 頻率。

LO Frequency (GHz)

本地震盪訊號對 RF 端和 IF 端的隔絕度。

、 Q 通道輸出波形

增益差和相位差。

2.6 實作三，2.4GHz BJT Sub-Harmonic

Receiver (CMOS 0.18um)

（ 1 ） Mixer

轉換增益對本地震盪訊號功率。

轉換增益對 RF 頻率。

轉換增益對 IF 頻率。

輸入返回損耗。

別為 (A)50dB(B)40dB(C)30dB(D)IP1dB 、 IIP2 、 IIP3 對調整 LNA 電壓

改變的增益值。

轉換增益對 VGA 調變增益的電壓。 別為 (A)50dB(B)40dB(C)30dB(D)IP1dB 、 IIP2 、 IIP3 對調整 VGA 電

壓改變的增益值。

雜訊指數對增益調變。

雜訊指數對 RF 頻率。

本地震盪訊號對 RF 端和 IF 端的隔絕度。

本地震盪訊號所造成的輸出 DC 位移。

、 Q 通道輸出波形

增益差和相位差。

2.7 實作四，5.8GHz BJT Sub-harmonic Receiver with

45

Phase Shifter (CMOS 0.18um)

轉換增益對 RF 頻率。

轉換增益對 IF 頻率。

轉換增益對 LNA 調變增益的電壓。 別為 (A)50dB(B)45dB(C)35dB(D)IP1dB 、 IIP2 、 IIP3 對調整 LNA 電壓

改變的增益值。

益分別為 (A)50dB(B)45dB(C)40dB(D)IP1dB 、 IIP2 、 IIP3 對調整 VGA

電壓改變的增益值。

雜訊指數對增益調變。

雜訊指數對 LO 功率。

RF Frequency (GHz)

輸入返回損耗

本地震盪訊號對 RF 端和 IF 端的隔絕度。

本地震盪訊號所造成的輸出 DC 位移。

、 Q 通道輸出波形

增益差和相位差。

第二章低功率低顫動雜訊接收器

轉換增益對 LNA 調變增益的電壓。別為 (A)50dB(B)40dB(C)30dB(D)IP1dB 、 IIP2 、 IIP3 對調整 LNA 電壓

轉換增益對 LNA 調變增益的電壓。別為 (A)50dB(B)40dB(C)30dB(D)IP1dB 、 IIP2 、 IIP3 對調整 LNA 電壓

轉換增益對 VGA 調變增益的電壓。別為 (A)50dB(B)40dB(C)30dB(D)IP1dB 、 IIP2 、 IIP3 對調整 VGA 電

轉換增益對 LNA 調變增益的電壓。別為 (A)50dB(B)45dB(C)35dB(D)IP1dB 、 IIP2 、 IIP3 對調整 LNA 電壓