實作二，使用 CS-LNA 的超寬頻接收器 (PHEMT 0.15um)

第四章超寬頻低雜訊接收機設計

4.5 實作二，使用 CS-LNA 的超寬頻接收器 (PHEMT 0.15um)

4.5.1 研究動機

前面實作上是使用 CGLNA 來達到寬頻的輸入匹配，鑑於 gain 可能不夠高所以導致 noise 不是我們理想中的好，所以我們在此換成使用 CS-LNA with LC Ladder 來做匹配的動作。

4.5.2 系統頻率規劃

此實作為針對超寬頻接收器的應用，故將需要頻率設為 3~10.6GHz；而最終輸出訊號基於要符合規格 IF 為500MHz 的理由，

將其定為250MHz。

4.5.3 電路設計

在此我們與實作一最大的不同就是將 CG-LNA 改變成 CS-LNA，再藉由 wideband 的 input matching，並且使用和實作一一樣的頻寬延伸技巧。如圖；

134

圖(4.22) UWB I/Q

接收器電路圖

LOIP LOIN LOQP LOIP

LOIN LOIP

LOQP

LOQN LOQP

IFI

IFQ IFIP

IFIP

IFQP IFQP

LOQN

135

4.5.4 晶片量測結果

圖(4.23)

轉換增益對本地震盪訊號功率。

圖(4.24)

轉換增益對 RF 頻率。

-10 -5 0 5 10 15 20

-15 -10 -5 0 5 10 15 20

LO=3GHz LO=5GHz LO=7GHz LO=9GHz LO=10GHz

C o n v e rs io n G a in ( d B )

LO power (dBm)

2 4 6 8 10 12

0 5 10 15

RF Bw IF=200 MHz

C o n v e rs io n G a in ( d B )

RF Frequency (GHz)

136

圖(4.25)

轉換增益對 IF 頻率。

(A)

10 100 1000 10000

137

138

圖(4.28)

雜訊指數對 IF 頻率。

圖(4.29)

雜訊指數對 RF 頻率。

10M 100M 1G

5 10 15 20 25

Noise Figure (dB)

IF Frequency (Hz)

7GHz

2 4 6 8 10 12

0 5 10 15 20

Conversion Gain (dB)

RF Frequency (GHz)

0 10 20 30 40 50

150MHZ 200MHZ 240MHZ

300MHZ NF(dB)

139

圖(4.30)

輸入返回損耗

圖(4.31)

本地震盪訊號對 RF 端和 IF 端和 RF 端對 IF 端的隔絕度。

0 5 10 15 20

-35 -30 -25 -20 -15 -10 -5 0

Vg2=1 V

Input Return Loss (dB)

RF Frequency (GHz)

2 4 6 8 10

20 30 40 50 60 70

RF-IF Isolation LO-IF Isolation LO-RF Isolation

L O -t o -R F /IF Is o la ti o n ( d B )

LO Frequency (GHz)

140

圖(4.32) I

、 Q 通道輸出波形

圖(4.33) Die Photo

141

4.5.5 結果與討論

本電路採用 CMOS 製程，晶片照片如圖(4.33)所示：RF 採用 GSG，

IF、LO 埠皆採用 GSGSG pad，其餘 DC 利用 8-pin 的 DC 排針，和使用四根單點 DC 針，此晶片面積為 3x2mm²。基本上跟實作一是差不多的。

圖(4.23)表示當 RF 為 3、5、7、9GHz 時，LO 的注入功率大致上分別為 2、5、5dBm，所得到的增益分別為 12、8 和 10dB。

整體電路的線性度特性表現在圖(4.26)，當 RF 打入單調(one-tone) 功率，在 3GHz 的頻帶測得 IP_1dB為-10dBm 左右，而在不同頻率改變之後，當 5GHz 時，量得 IP1dB為-15dBm，但是當 9GHz 時，此時的 IP1dB又忽然變好了，為-12dBm；而 IIP3 和 IIP2 的趨勢跟 IP1dB差不多，分別最好可以達到 3 和 20dB 左右。

圖(4.28)顯示了整個接收機的雜訊指數，頻帶降至 250MHz 時量得約為 5~9dB，在模擬的時候大約在 4dB 以下，實測高蠻多的，原因可能是因為低雜訊放大器有一級的頻寬變異，導致增益沒有達到當初的模擬值，故沒有辦法完全地抑制住後級的雜訊，並且在模擬的時候並不是使用 noise model，所以模擬起來的 noise 會比實際上低很多。

輸出波形部分，從圖(4.32)可以看到 I 通道以及 Q 通道的相位在每一個頻率上 phase 和振幅都不是很好，基本上振幅蠻不 balance 的，

而 phase 竟然都幾乎維持在 60 度左右，對於前面探討此種正交相位產生器的理論有些違背，我們找出幾種造成問題的可能性；之前成功

142

的例子是因為操作在矽鍺 0.35um 製程下，並且混頻器的 LO core 是由 BJT 組成。因此正交相位產生器所看到的 load 可能不是理想的阻抗。

表4.2 Summary

Spec. Measurement Supply Voltage (V) 3.3 3.3

Conversion Gain (dB) 50 15 RF Bandwidth(GHz) -- 3~10 IF Bandwidth (GHz) 25 1

Noise Figure (dB) 3@100k Hz 5~10(@300MHz) IP_1dB (dBm) -- -15

IIP₃(dBm) -25 -10 LO-to-RF Isolation (dB) -- >40

LO-to-IF Isolation (dB) -- >50 Input Return Loss (dB) >10 >10 Current Consumption (mA) 3 70

Process 0.15 μm pHEMT Chip Size

3x2 mm²

143

第五章

結論

本論文第二章主要是架構是以 LNA+MIXER 以及 VGA，而三個實作主要都是將 mixer 的 LO core 換成 TSMC 0.18 um CMOS 製程中的寄生 BJT，在先做過驗證將 testkey 量測到的參數蛋入最後電路的模擬，

發現量測跟模擬是可以符合的，而也是因為這樣的改變消去了長久在基頻倍受困擾的 flicker noise，從三個實作的量測都可以明顯的看出，

而產生八個相位的架構目前也是以八個相位的多重相位濾波器[5]可以得到不錯的 IQ，但是 45 度相移器[6]不見得比較差，只是需要再更小心設計。

第三章我們在 TSMC 0.18 um CMOS 製程中利用蕭特基二極體實現 60GHz 的系統，對於元件的測試我們也是非常小心的萃取出很多參數，因此才能確保在高頻的部分可以維持一；而利用 tri-filar 以及四組反對稱式二極體實現次諧波混頻器最後由馬爾尚巴倫單端輸出，EM 的模擬在高頻的部分可能需要多加驗證。這次頻寬是涵蓋了 57~64GHz，但是為經過前人努力後改進的效果。

最後在第四章我們在 WIN 0.15 um PHEMT 製程中實作了 UWB 的接收器系統，利用架構的選取還要頻寬延伸的技巧，使其頻寬可以涵蓋 3~10GHz，在 noise 方面我們使用了 PHEMT 本身 DEVICE noise 就比較小的先天條件來期待達到更低的 noise，但是由於 UWB 的 IF 頻寬需 500MHz，也就是一般會操作在 250MHz，意料之外的 PHEMT 的 flicker noise 大得驚人，所以 noise 因為受到 flicker noise 的影響，

仍然沒有達到理想的值。

145

附錄

高線性度升頻器

A.1 研究動機

在 RFIC 中的發射機設計中，混頻器的線性度限制了整個系統的線性度，為了改善線性度，常見的作法是在混頻器的轉導級做 emitter degeneration，但 vI

-i

o的關係式仍然會受到輸入信號的大小而影響了線性度，所以本電路利用[1]提出的概念來對線性度做進一步改善，最後以 LC combiner 做單端輸出，被動元件較主動式負載對電路線性度的影響來的小很多，期望此升頻器電路能得到高線性度的效能。

A.2 架構簡介

本次所設計具電流注入之升頻器的電路架構，如圖(A.1)所示。主要採用 Gilbert cell mixer 為主要架構。LO 及 IF 訊號為外加的差動訊號，RF 為單端輸出。Gilbert cell 為升頻器的主要核心，四個 BJT 形成一個差動電流開關，當 LO 訊號夠大使 BJT 能迅速切換,可達到讓 IF 和 LO 訊號產生混頻的效果,因而產生升頻之動作，工作原理如圖 (A.2)

147

圖 (A.1) 整體電路架構

LO Input +1

-1 ^-1.0

+1.0

( ) ( ) ( )

RF IF

V t s t V t

( ) s t

t

0 0 0

4 1 1

( ) sin sin 3 sin 5 ....

3 6

s t  t  t  t



 

     

IF Input RF Output

圖 (A.2) 混頻器工作原理

LO-LO+ LO+

IF+

IF-Vdd

Vbias

一般 emitter degeneration 的作法如圖(A.3)：

圖 (A.3) emitter degeneration 電路

假設所有元件都有 match，則 ln(¹ ^/ )

1 /

o EE

I E o T

o EE

i I

v R i V

i I

  

 ，當有較大

的 io

/I

EE時，vI

-i

o的關係會愈不線性，但，所以我們想利用[1]提出的 cross injection 概念，讓v_I R i_{E o}，基本線性化轉導級的電路如圖(A.4) 所示：

ic2

圖 (A.4) [1] 提出的線性化 TCA 電路

149

設計 Q3、Q4 的偏壓，藉由 Q5、Q6、Q9 和 Q10 電流鏡達到讓 I^E,Q3=I^C2=I^C,Q2B，Q7、Q8、Q11 和 Q12 讓 IE,Q4=I^C1=I^C,Q1B，而 i_o=i^c1-i^c2，

3 1 2 4

2 1 2 1

1 2

ln( ) ln( ) ( ) ln( ) ln( )

I BE BE RE BE BE

C C C C

T T E C C T T

S S S S

E o

v V V V V V

i i i i

V V R i i V V

I I I I

R i

 

    

     



，

如此轉導級的 g_m=1/RE，達到比原先單純 emitter degeneration 更線性化的效果。

本電路的輸出端以 LC current combiner 做負載，將差動信號轉單端，再經過輸出級匹配後輸出 RF 信號。使用被動電流合成器的好處是有較主動電流鏡較高的線性度，也不會有輸出振幅的限制，LC current combiner 的電路原理：

圖 (A.5) Current Combiner 電流相加原理。

STEP 1：電流合成器等效小信號模型。

STEP 2：將電流源轉換成等效電壓源，其中 V₁

=jωL

₁

I

1。 Step 3：LC 串聯共振時為一短路，其共振頻率為 ¹

L C



 。 STEP 4：將電壓源轉為等效電流源， ₁^* ¹ ¹ ₁ ² 2 ₁

1 / 2

j L I

I V I L C I

Z j C

 



       ，

when ²L C2 1。

STEP 5、6：LC 並聯共振時為一開路，最後兩組電流相加。

上面的推導中，我們忽略了電感的阻值，因為是單頻的混頻器，

電感的阻值僅造成電流的損耗，對整體功能上並沒有很大的破壞。

整體電路架構：

LO-LO+ LO+

IF+

IF-Vdd

Vbias

圖 (A.6) 整體電路架構

151

A.3 實作一，High Linearity Up-Convertor (SiGe

0.35um)

A.3.1 研究動機

在此利用前述理論來實作一個在接近理想的 BJT 製程，SiGe 0.35um 製程，達到高線性度的升頻器。

A.3.2 晶片量測結果：

-20 -10 0 10

-12 -10 -8

conversion gain

LO power

PIF=-20

圖 (A.7) 轉換增益對本地震盪訊號功率。

-30 -20 -10 0

-20 -15 -10

PLO=0

Conversion gain

PIF

圖 (A.8) 線性度 (IP1dB)

2 4 6 -20

-15 -10 -5

conversion gain

RF frequency

PIF=-20 PLO=10

圖

(A.9)

^{轉換增益對} RF 頻率。

圖 (A.10) 線性度 (IIP3)

圖 (A.11) Die Photo

-30 -25 -20 -15 -10 -5 0 5

-100 -90 -80 -70 -60 -50 -40 -30 -20 -10 0

output power(dBm)

input power(dBm)

IM1 IM3

153

表A.1 Summary

Process TSMC 0.35um SiGe RF/LO/IF 5.2GHz/5.1GHz/100MHz Simulation Pre-sim Post-sim Power Supply 3V 3V Core Current (mA) 5.3 5 Conversion Gain (dB) -7 -8

P1dB (dBm) -9 -11 IIP3 (dBm) 3 2.5 RF Return Loss (dB) -15 -10 IF-to-RF Isolation (dB) -110 -115 LO-to-RF Isolation (dB) -75 -80

Power consumption 16mW 15mW Chip size (mm2) 0.8*0.76

A.4 實作二，High Linearity Up-Convertor (CMOS 0.18um)

圖 (A.12) 轉換增益對本地震盪訊號功率。

圖

_(A.13)

轉換增益對 RF 頻率。

-20 -15 -10 -5 0 5 10

-15 -10 -5 0

Measurement

Conversion Gain (dB)

LO power (dBm)

LO=5.8 GHz IF=20 MHz

4.5 5.0 5.5 6.0 6.5 7.0 7.5

-6.5 -6.0 -5.5 -5.0 -4.5 -4.0 -3.5 -3.0

measurement IF=20 MHz

Conversion Gain (dB)

RF Frequency (GHz)

155

表A.2 Summary

Process TSMC 0.35um SiGe RF/LO/IF 5.2GHz/5.1GHz/100MHz Simulation Pre-sim Post-sim Power Supply 3V 3V Core Current (mA) 5.3 5 Conversion Gain (dB) -7 -8

P1dB (dBm) -9 -11 IIP3 (dBm) 3 2.5 RF Return Loss (dB) -15 -10 IF-to-RF Isolation (dB) -110 -115 LO-to-RF Isolation (dB) -75 -80

Power consumption 16mW 15mW Chip size (mm2) 0.8*0.76

157

參考文獻

第二章：

[1] T. K. Nguyen, C. H. Kim, G. J. Ihm, M. S. Yang, and S. G. Lee, “CMOS low-noise amplifier design optimization techniques”, IEEE Trans. Microw. Theory Tech., vol. 52, no. 5, May 2004.

[2] 李宜珊, “CMOS 吉柏特混頻器之閃爍雜訊改進與60GHz覆晶封裝反對稱二極體混頻器,” 國立交通大學碩士論文, 2008.

[3] I. Nam and K. Lee, “High-performance RF mixer and Operational Amplifier BiCMOS Circuit Using Parasitic Vertical Bipolar Transistor in CMOS Technology,”

IEEE J. Solid-State Circuits, vol. 40, no.2, Feb. 2005.

[4] K.J. Koh, M.Y. Park,C.S Kim and H.K. Yu, “Subharmonically Pumped CMOS frequency conversion(up and down) circuit for 2-GHz WCDMA direct-conversion trasceiver,” IEEE J. Solid-State Circuits, vol. 39, no.6, June. 2004.

[5] M.Shimozawa, K Nakajima, H Ueda,T.Tadokoro, and N. Suematsu “An Even Harmonic Lmage Rejection Mixer using an eight-phase polyphase filter.”

[6] L.Sheng, J.C. Jensen and L.E. Larson, “A wide-Bandwidth Si/SiGe HBT direct conversion sub-harmonic mixer/downconverter,” IEEE J. Solid-State Circuits, vol.

35, no.9, June. 2000.

[7] R.S. Carson. “Radio Communication Concepts:analog,”1989

[8] A.Zolfaghari, A.Chan and B. Razavi, “Stacked Inductors and transformers in CMOS technology,” IEEE J. Solid-State Circuits, vol. 36, no.4, April 2001.

[9] Y.Feng, G.Takemura, S.Kawaguchi, and P. Kinget, “Design of a high performance 2-GHz direct-conversion front-end with a single-ended RF input in 0.13μm CMOS,”

IEEE J. Solid-State Circuits, vol. 44, no.5, MAY 2009.

[10] 吳伯誼, “鼠徑分合波吉柏特混頻器及次諧波混頻器設計,” 國立交通大學碩士論文, 2005.

第三章：

[1] F.J Huang and K.K.O, “Schottky-Clamped NMOS Transistors Implemented in a Conventional 0.8-μm CMOS Process,” IEEE ELECTRON DEVICE LETTERS, vol.

19, no. 9, Sep. 1998.

[2] S. Sankaran and K.K.O, “Schottky Barrier Diodes for Millimeter Wave Detection in Foundry CMOS Process,” IEEE ELECTRON DEVICE LETTERS, vol. 26, no.7, July.

2005.

[3] S. Sankaran and K.K.O, “A Ultra-Wideband Amplitude Modulation (AM)

[4] S. Shekhar, J.S.Walling, and D.J.Allstot, “Bandwidth Extension Techniques for CMOS Amplifiers,” IEEEJ. Solid-State Circuits, vol. 41, no.11, Nov. 2005.

第四章：

[1] Wireless PAM MAC and PHY Specifications: 110+ Mb/s Higher Rate Alternative PHY, IEEE Standard 802.15.3a.

[2] A. Ismail, A.A.Abidi, “A 3-10-GHz Low-Noise Amplifier With Wideband LC-Ladder Matching Network,” IEEEJ. Solid-State Circuits, vol. 39, no.12, Dec.

2004.

[3] C.F. Liao, S.I.Liu, “A Broadband Noise-Canceling CMOS LNA for 3.1-10.6-GHz UWB Receivers,” IEEEJ. Solid-State Circuits, vol. 42, no.2, Feb. 2007.

[4] A Bevilacqua, A.M.Niknejad, “An Ultrawideband CMOS Low-Noise Amplifier for 3.1-10.6-GHz Wireless Receivers,” IEEEJ. Solid-State Circuits, vol. 39, no.12, Dec . 2004.

[5] P. Wang, F.Jonsson, H.Tenhunen, D. Zhou, and L.R.Zheng “Low Noise Amplifier Architecture Analysis for OFDM-UWB System in 0.18μm CMOS.”

[6] Y.J. Lin, S.S.Jonsson, H.Tenhunen, D. Zhou, and L.R.Zheng “Low Noise Amplifier Architecture Analysis for OFDM-UWB System in 0.18μm CMOS.”

[7] F.Zhang,and Peter Kinget “Low Power Programmable-Gain CMOS Distributer LNA for Ultra-Wideband Applications.”

[8] C.R Wu, H.H.Hsieh and L.H. Lu, “An Ultra-wideband CMOSDistrbuted Active Mixer MMIC in 0.18-μm CMOS Technology,” IEEE Trans. Microw. Theory Tech., vol. 55, no. 4, April. 2007.

T. Tseng et al., “Monolithic broadband Gilbert micromixer with an integrated Marchand balun using standard silicon IC process,” IEEE Trans. Microw. Theory Tech., vol. 54, no. 12, pp. 4362-4371, Dec. 2006.

附錄：

[1] W. –S. Chung and H. –W. Cha, “Bipolar Linear Transconductor,” Electronics Letters, vol. 26, no. 10, May. 1990.

在文檔中標準CMOS製程下使用垂直NPN/蕭基二極體之低雜訊接收機和升頻器與pHEMT UWB接收機 (頁 149-0)

實作二，使用 CS-LNA 的超寬頻接收器 (PHEMT 0.15um)

第四章 超寬頻低雜訊接收機設計

4.5 實作二，使用 CS-LNA 的超寬頻接收器 (PHEMT 0.15um)

接收器電路圖

轉換增益對本地震盪訊號功率。

轉換增益對 RF 頻率。

C o n v e rs io n G a in ( d B )

LO power (dBm)

C o n v e rs io n G a in ( d B )

RF Frequency (GHz)

轉換增益對 IF 頻率。

雜訊指數對 IF 頻率。

雜訊指數對 RF 頻率。

RF Frequency (GHz)

輸入返回損耗

本地震盪訊號對 RF 端和 IF 端和 RF 端對 IF 端的隔絕度。

L O -t o -R F /IF Is o la ti o n ( d B )

、 Q 通道輸出波形

第五章

結論

附錄

高線性度升頻器

A.1 研究動機

-i

A.2 架構簡介

圖 (A.1) 整體電路架構

t

圖 (A.2) 混頻器工作原理

圖 (A.3) emitter degeneration 電路

/I

-i

圖 (A.4) [1] 提出的線性化 TCA 電路

圖 (A.5) Current Combiner 電流相加原理。

=jωL

I

圖 (A.6) 整體電路架構

A.3 實作一，High Linearity Up-Convertor (SiGe

0.35um)

圖 (A.7) 轉換增益對本地震盪訊號功率。

圖 (A.8) 線性度 (IP1dB)

圖

轉換增益對 RF 頻率。

圖 (A.10) 線性度 (IIP3)

圖 (A.11) Die Photo

A.4 實作二，High Linearity Up-Convertor (CMOS 0.18um)

圖 (A.12) 轉換增益對本地震盪訊號功率。

圖

轉換增益對 RF 頻率。

參考文獻

第四章超寬頻低雜訊接收機設計

^{轉換增益對} RF 頻率。