標準CMOS製程下使用垂直NPN/蕭基二極體之低雜訊接收機和升頻器與pHEMT UWB接收機

國 立 交 通 大 學

電信工程研究所

碩 士 論 文

標準 CMOS 製程下使用垂直 NPN/蕭基二極體之低

雜訊接收機和升頻器與 pHEMT UWB 接收機

Low-Noise Receiver /Up Converter Using V-NPN BJT/

Schottky Diode on Standard CMOS Process,

and pHEMT UWB Receiver

研究生：王嘉苓

指導教授：孟慶宗

標準 CMOS 製程下使用垂直 NPN/蕭基二極體之低

雜訊接收機和升頻器與 pHEMT UWB 接收機

Low-Noise Receiver/ Up- Converter Using V-NPN BJT/

Schottky Diode n Standard CMOS Process,

and pHEMT UWB Receiver

研究生:王嘉苓 Student: Chia-Ling Wang

指導教授:孟慶宗 博士 Advisor: Dr. Chin-Chun Meng

國 立 交 通 大 學

電信工程研究所

碩士論文

A Thesis

Submitted to Institute of Communication Engineering College of Electrical and Computer Engineering

National Chiao Tung University in Partial Fulfillment of the Requirements

For the Degree of Master of Science In Communication Engineering

June 2010

Hsinchu,Taiwan, Republic of China

i

標準 CMOS 製程下使用垂直 NPN/蕭基二極體之低雜

訊接收機和升頻器與 pHEMT UWB 接收機

學生：王嘉苓 指導教授：孟慶宗 博士 國立交通大學 電信工程研究所

摘 要

本篇論文為因應現今無線通訊的應用，故分別設計應用在常見通訊 系統的射頻電路。第一種應用是結合低雜訊放大器利用 CMOS 0.18μm 中 的寄生垂直 BJT 當 mixer LO core 以降低 flick noise 的低功耗低雜訊 接收機；同時由於無線通訊網路的蓬勃發展，為了追求高質量的傳輸需 要愈來愈大的頻寬，幾百 MHz 的頻寬已不敷使用，為了能有更大的頻 寬傳輸機勢必要將操作頻率往上提升到毫米波頻段，而 60GHz 正是目 前最為火熱的頻段，這個頻段有數 GHz 的頻寬足夠拿來作為高速資料 的傳輸，若能將射頻電路部份以 0.18um CMOS 製程來實現的話，就可 將數位電路整合進來成單一晶片系統，如此不但可以降低生產成本，更 可以讓系統整合的複雜度降低。 第二種應用則是利用一個新式的正交相位產生器，配合馬爾尚巴倫 的寬頻特性，結合寬頻延展的技術製作了一個可以適用於超寬頻系統的 低雜訊接收器。

Schottky Diode on Standard CMOS Process,

and pHEMT UWB Receiver

Student：Chia-Ling Wang Advisor：Chin-Chun Meng

Institute of Communication Engineering National Chiao Tung University

Abstract

This thesis includes three parts. First, we realize a receiver by utilizing CMOS 0.18μm parasitic vertical BJTs in the mixer LO core to reduce flicker noise for the low-power Wireless PAN RF front-end. In the mean time, we implement a fully-integrated 60GHz up-converter in the low-cost on 0.18μm CMOS process to fit the need of high-data-rate down/up-load of video and audio.

Finally, we demonstrate UWB low noise receivers by applying a novel quadrature generator with the wideband Marchand balun and bandwidth extension techniques.

iii

誌謝

在新竹不知不覺也已經過了六年的光陰，而碩士生涯就占了 1/3，雖然感覺比別人辛苦一點，但是最後的成果與收穫卻比別人多 很多，很感謝一直以來得到非常多人的照顧與幫忙。這一點一滴都是 收藏在內心的某個角落，不管是甜是苦都是一種滋味。 同時要感謝徐碩鴻教授、蘇朝琴教授，和鍾世忠教授口試當來撥 冗參加並給予許多指導和建議。最重要的是要感謝我的指導老師孟慶 宗教授，一直以來親切有如爸爸般的照顧與教導，不管是在做人做事 上或是學業課業中讓我都得到很大的幫助。還有感謝 NDL 的員工幫 忙，榮彥、書毓、治華、和汶德，還有其他很多人不勝枚舉，感謝你 們在量測上的幫忙，並且開朗搞笑的個性更讓我量測生活不無聊。 實驗室的大家更是令我不捨，謝謝在研究辛苦的過程中有你們相 伴，特別是同甘共苦的碩二“三劍客〃，忠佑和智凱，沒有你們我碩 士生涯都不知道要如何度過了!實驗室只要有我們就一定有歡笑!不 管是一起熬夜發瘋或是演戲唱歌甚至好市多軍團，都是我碩士很特別 的回憶。還有一直細心指導我們的金詳哥，謝謝你讓我最後能夠做出 如此有成就感的晶片對於很多專業知識上也教導我許多。宏儒學長在

與想法。同時對於分別陪伴我一年的學長姐與學弟也是我人生不可或 缺的一份感情，珍儀大學姐，像大姐姐一樣的照顧我關心我，是實驗 室可以跟我談心的好姐姐。欣怡學姐也是我的好姐姐，每次有困難的 時候妳都第一時間的幫助並且按摩功力一流喔! 熙良學長的幽默風 趣但是對於事情的認真處理也是我值得學習的對象。大維的好廚藝跟 爐火存菁的 EM 模擬技巧真是令人刮目相看。泰麟學長的耐心教導很 多電路觀念與設計同時無微不至的照顧。而學弟們基本上都好乖好聽 話。楊雋學弟憨厚的個性常令人好氣又好笑，但是照顧人卻是特別細 心喔!彥鋒學弟常常說出語出驚人的冷笑話，但是做起事來還是很認 真啦!還有貼心以及剛正不阿的建守，實驗室有你才能維持秩序跟正 義! 最後感謝我的家人，雖然爸爸、媽媽不在國內陪伴左右，但是 skype 決不會少，一直給與我許多人生道路上的意見，哥哥和未來的 大嫂阿金也是不時的關心我，讓我在台灣不孤單! 還有否否碩士生涯 的陪伴和照顧，這些都讓我覺得我真的是世界上很幸福的人唷!總之 碩士生涯能夠一切順利真的是太感謝大家了!這將會是我一段難以忘 懷的回憶。

v

目錄

中文摘要 i 英文摘要 ii 誌謝 iii 目錄 v 表目錄 viii 圖目錄 ix 第一章 導論 1 1.1 研究動機 2 1.2 論文組織 3 第二章 低功率低顫動雜訊接收器 4 2.1 前言 5 2.2 低功率低雜訊放大器設計原理 6 2.3 低顫動雜訊混頻器 7 2.3.1 吉爾伯特升頻與降頻混頻器設計 7 2.3.2 分析 CMOS 0.18μm 中寄生 NPN 元件特性 11 2.3.3 常見的次諧波混頻器架構 16 2.3.4 產生八個相位的架構分析比較 18

2.4 實作一 2.4GHz BJT Receiver with stacked inductor (CMOS 0.18um) 25

2.4.1 研究動機 25 2.4.2 系統頻率規劃 25 2.4.3 整體系統規劃 25 2.4.4 電路設計 26 2.4.5 晶片量測結果 28 2.4.6 結果與討論 35

2.5 實作二 2.4GHz BJT Receiver with stacked inductor and device changed(CMOS 0.18um) 37 2.5.1 研究動機 37 2.5.2 電路設計 37 2.5.3 晶片量測結果 38 2.5.4 結果與討論 45

2.6 實作三，2.4GHz BJT Sub-Harmonic Receiver (CMOS 0.18um) 47

2.6.1 研究動機 47

2.7 實作四，5.8GHz BJT Sub-harmonic Receiver with 450 Phase Shifter (CMOS 0.18um)

60 2.7.1 研究動機 60 2.7.2 系統頻率規劃 60 2.7.3 整體系統規劃 60 2.7.4 電路設計 61 2.7.5 晶片量測結果 64 2.7.6 結果與討論 72

2.8 實作五，5.8GHz BJT Sub-harmonic Receiver with 8-phase polyphase (CMOS 0.18um) 76 2.8.1 研究動機 76 2.8.2 系統頻率規劃 76 2.8.3 晶片量測結果 77 2.8.4 結果與討論 85 第三章 60GHz 升頻器之架構 88 3.1 前言 89 3.2 基本二極體原理 90 3.2.1 蕭特基二極體 90 3.2.2 蕭特基二極體在標準矽製程(TSMC)之實現 91 3.3 60GHz 傳輸器 96 3.3.1 頻帶分配 96 3.3.2 吉爾伯特升頻與降頻混頻器設計 96 3.3.3 驅動放大器設計 97 3.3.4 寬頻設計 97 3.3.5 一次降(升)頻與二次降(升)頻 101 3.4 電路設計 102 3.4.1 電路架構 102 3.4.2 整體電路架構 103 3.4.3 晶片量測結果 104 3.4.4 結果與討論 108 第四章 超寬頻低雜訊接收機設計 110 4.1 前言 111 4.2 如何達到寬頻的做法 112

vii

4.3 一般 UWB 的 LNA 架構 116

4.4 實作一，使用 CG-LNA 的超寬頻接收器 (PHEMT 0.15um) 119

4.4.1 研究動機 119

4.4.2 系統頻率規劃 119

4.4.3 電路設計 113

4.4.4 晶片量測結果 125

4.4.5 結果與討論 131

4.5 實作二，使用 CS-LNA 的超寬頻接收器 (PHEMT 0.15um) 133

4.5.1 研究動機 133 4.5.2 系統頻率規劃 133 4.5.3 電路設計 133 4.5.4 晶片量測結果 135 4.5.5 結果與討論 141 第五章 結論 143 附錄 高線性度升頻器 145 A.1 研究動機 146 A.2 架構簡介 ₁₄₆

A.3 實作一，High Linearity Up-Convertor (SiGe 0.35um) 151

A.3.1 研究動機 151

A.3.2 晶片量測結果 151

A.4，High Linearity Up-Convertor (CMOS 0.18um) ₁₅₄

表目錄

表2.1 多重相位濾波器輸出值...21

表2.2 2.4GHz BJT Receiver with stacked inductor (CMOS 0.18um) Summary...36

表2.3 2.4GHz BJT Receiver with stacked inductor and device changed(CMOS 0.18um) Summary...46

表2.4 2.4GHz BJT Sub-Harmonic Receiver (CMOS 0.18um) Summary....59

表2.5 5.8GHz BJT Sub-harmonic Receiver with 450 Phase Shifter (CMOS 0.18um) Summary... ...75

表2.6 5.8GHz BJT Sub-harmonic Receiver with 8-phase polyphase (CMOS 0.18um) Summary...87

表3.1 60GHz 升頻器之架構 Summary...109

表4.1 使用CG-LNA的超寬頻接收器 (PHEMT 0.15um) Summary ...132

表4.2 使用CS-LNA的超寬頻接收器 (PHEMT 0.15um) Summary...142

表A.1 High Linearity Up-Convertor (SiGe 0.35um) Summary...153

ix

圖目錄

圖 2.1 考慮功率消耗之低雜訊放大器 6 圖 2.2 雙平衡式吉爾伯特混頻器 7 圖 2.3 單平衡式主動混頻器 9 圖 2.4 CMOS 0.18μm 當中的寄生垂直 NPN 剖面圖 12 圖 2.5 NPN 和 PMOS 不同 SIZE 的顫動雜訊分析 12 圖 2.6 MOS 產生顫動雜訊的原因 13 圖 2.7 IV Curve 圖 14 圖 2.8 β 對 IC 作圖 14 圖 2.9 ft 對電流密度作圖 15 圖 2.10 τF 對電流倒數作圖 15 圖 2.11 RF 和 LO 各產生 IQ 訊號 17 圖 2.12 LO 產生八個 phase 的訊號 18 圖 2.13 (A)八個相位產生器，使用多相位濾波器加上(B)45 度相移加法器和(C)同 相位加法器。 19 圖 2.14 八個相位的多重相位濾波器 20 圖 2.15 第二級分壓方式 20 圖 2.16 45 度相移器 22 圖 2.17 45 度相移器半邊分析 22 圖 2.18 BJT 接收器使用立體電感詳細電路圖 26 圖 2.19 立體電感 27 圖 2.20 立體電感值和 Q 值 27 圖 2.21 轉換增益對本地震盪訊號功率。 28 圖 2.22 轉換增益對 RF 頻率。 28 圖 2.23 轉換增益對 IF 頻率。 29 圖 2.24 輸入返回損耗。 29 圖 2.25 轉換增益對 LNA 調變增益的電壓。 30 圖 2.26 利用調整 LNA 電壓改變 IP1dB、IIP2、IIP3，當增益分別為 (A)50dB(B)40dB(C)30dB(D)IP1dB、IIP2、IIP3 對調整 LNA 電壓改變的增 益值。 30 圖 2.27 轉換增益對 VGA 調變增益的電壓。 31 圖 2.28 利用調整 VGA 電壓改變 IP1dB、IIP2、IIP3，當增益分別為 (A)50dB(B)40dB(C)30dB(D)IP1dB、IIP2、IIP3 對調整 VGA 電壓改變的增 益值。 31

圖 2.31 本地震盪訊號對 RF 端和 IF 端的隔絕度。 33 圖 2.32 I、Q 通道輸出波形 33 圖 2.33 增益差和相位差。 34 圖 2.34 Die Photo 34 圖 2.35 BJT 接收器使用立體電感並改變電晶體的詳細電路圖 37 圖 2.36 轉換增益對本地震盪訊號功率。 38 圖 2.37 轉換增益對 RF 頻率。 38 圖 2.38 轉換增益對 IF 頻率。 39 圖 2.39 輸入返回損耗。 39 圖 2.40 轉換增益對 LNA 調變增益的電壓。 40 圖 2.41 利用調整 LNA 電壓改變 IP1dB、IIP2、IIP3，當增益分別為 (A)50dB(B)40dB(C)30dB(D)IP1dB、IIP2、IIP3 對調整 LNA 電壓改變的增 益值。 40 圖 2.42 轉換增益對 VGA 調變增益的電壓。 41 圖 2.43 利用調整 VGA 電壓改變 IP1dB、IIP2、IIP3，當增益分別為 (A)50dB(B)40dB(C)30dB(D)IP1dB、IIP2、IIP3 對調整 VGA 電壓改變的增 益值。 41 圖 2.44 雜訊指數對增益調變。 42 圖 2.45 雜訊指數對 RF 頻率。 42 圖 2.46 本地震盪訊號對 RF 端和 IF 端的隔絕度。 43 圖 2.47 I、Q 通道輸出波形 43 圖 2.48 增益差和相位差。 44 圖 2.49 Die Photo 44 圖 2.50 BJT 次諧波接收器使用 8 多重相位濾波器詳細電路圖 47 圖 2.51 三種次諧波(A) LO 在上 (B) LO 在下 (C)堆疊 48 圖 2.52 轉換增益對本地震盪訊號功率。 49 圖 2.53 轉換增益對 RF 頻率。 49 圖 2.54 轉換增益對 IF 頻率。 50 圖 2.55 輸入返回損耗。 50 圖 2.56 轉換增益對 LNA 調變增益的電壓。 51 圖 2.57 利用調整 LNA 電壓改變 IP1dB、IIP2、IIP3，當增益分別為 (A)50dB(B)40dB(C)30dB(D)IP1dB、IIP2、IIP3 對調整 LNA 電壓改變的增 益值。 51 圖 2.58 轉換增益對 VGA 調變增益的電壓。 52 圖 2.59 利用調整 VGA 電壓改變 IP1dB、IIP2、IIP3，當增益分別為 (A)50dB(B)40dB(C)30dB(D)IP1dB、IIP2、IIP3 對調整 VGA 電壓改變的增 52

xi 圖 2.61 雜訊指數對 RF 頻率。 53 圖 2.62 本地震盪訊號對 RF 端和 IF 端的隔絕度。 54 圖 2.63 本地震盪訊號對 RF 端的溢漏和增益。 54 圖 2.64 本地震盪訊號所造成的輸出 DC 位移。 55 圖 2.65 I、Q 通道輸出波形 55 圖 2.66 增益差和相位差。 56 圖 2.67 Die Photo 56 圖 2.68 BJT 次諧波接收器使用 45 度相移器詳細電路圖 61 圖 2.69 LNA 的部分 61 圖 2.70 (A)變壓器模型(B)理想變壓器的等效電路(C)將負載電路轉移到 primary 的等效電路。 63 圖 2.71 變壓器的 EM 模擬立體圖 63 圖 2.72 Primary 和 secondary(A)Q 值(B)電感值(C)內阻值，還有(D)彼此耦合值 64 圖 2.73 轉換增益對本地震盪訊號功率。 64 圖 2.74 轉換增益對 RF 頻率。 65 圖 2.75 轉換增益對 IF 頻率。 65 圖 2.76 轉換增益對 LNA 調變增益的電壓。 66 圖 2.77 利用調整 LNA 電壓改變 IP1dB、IIP2、IIP3，當增益分別為 (A)50dB(B)45dB(C)35dB(D)IP1dB、IIP2、IIP3 對調整 LNA 電壓改變的增 益值。 66 圖 2.78 轉換增益對 VGA 調變增益的電壓。 67 圖 2.79 利用調整 VGA 電壓改變 IP1dB、IIP2、IIP3，當增益分別為 (A)50dB(B)45dB(C)40dB(D)IP1dB、IIP2、IIP3 對調整 VGA 電壓改變的增 益值。 67 圖 2.80 雜訊指數對增益調變。 68 圖 2.81 雜訊指數對 LO 功率。 68 圖 2.82 輸入返回損耗 69 圖 2.83 本地震盪訊號對 RF 端和 IF 端的隔絕度。 69 圖 2.84 本地震盪訊號對 RF 端的溢漏和增益。 70 圖 2.85 本地震盪訊號所造成的輸出 DC 位移。 70 圖 2.86 I、Q 通道輸出波形 71 圖 2.87 增益差和相位差。 71 圖 2.88 Die Photo 72 圖 2.89 BJT 次諧波接收器使用 8 多重相位濾波器詳細電路圖 76 圖 2.90 轉換增益對本地震盪訊號功率。 77 圖 2.91 轉換增益對 RF 頻率。 77

圖 2.94 轉換增益對 LNA 調變增益的電壓。 79 圖 2.95 利用調整 LNA 電壓改變 IP1dB、IIP2、IIP3，當增益分別為 (A)50dB(B)40dB(C)30dB(D)IP1dB、IIP2、IIP3 對調整 LNA 電壓改變的增 益值。 79 圖 2.96 轉換增益對 VGA 調變增益的電壓。 80 圖 2.97 利用調整 VGA 電壓改變 IP1dB、IIP2、IIP3，當增益分別為 (A)50dB(B)40dB(C)30dB(D)IP1dB、IIP2、IIP3 對調整 VGA 電壓改變的增 益值。 80 圖 2.98 雜訊指數對增益調變。 81 圖 2.99 雜訊指數對 LO 功率。 81 圖 2.100 本地震盪訊號對 RF 端和 IF 端的隔絕度。 82 圖 2.101 本地震盪訊號對 RF 端的溢漏和增益。 82 圖 2.102 本地震盪訊號所造成的輸出 DC 位移。 83 圖 2.103 I、Q 通道輸出波形 83 圖 2.104 增益差和相位差。 84 圖 2.105 Die Photo 84 圖 3.1 能帶變化 90 圖 3.2 K.K.O 利用 UMC 製程在矽製程上實現的蕭特基二極體. 91 圖 3.3 本計劃實現低掺雜濃度的蕭特基二極體於標準 TSMC 0.18 um CMOS 製程. 92 圖 3.4 在 TSMC 製程上實現蕭特基二極體 92 圖 3.5 比較實現於 TSMC 0.18 um CMOS 製程的高度和低度摻雜蕭特基二極體之 I-V 和 C-V 關係. 93 圖 3.6 由 S 參數量測萃取低度摻雜的蕭特基二極體之內部電阻和電容. 95 圖 3.7 圖頻帶設計 96 圖 3.8 具有旁波帶抑制雙平衡式吉爾伯特混頻器。 97 圖 3.9 電晶體在輸出端具有的寄生電容 98 圖 3.10 Shunt peaking 電路 99 圖 3.11 Series peaking 電路 99 圖 3.12 T-Coil peaking 100 圖 3.13 T-Coil peaking 電路 100 圖 3.14 本地震盪器影響功率放大器示意圖 102 圖 3.15 利用變壓器作阻抗轉換 103 圖 3.16 電路架構圖 103 圖 3.17 轉換增益對第一本地震盪訊號功率。 104 圖 3.18 轉換增益對 RF 頻率。 104 圖 3.19 IP1dB 對 RF 頻率。 105

xiii

圖 3.22 本地震盪訊號對 RF 端和 IF 端的隔絕度。 106

圖 3.23 SSB 107

圖 3.24 Die Photo 107

圖 4.1 常見的無線通訊系統頻寬比較 111

圖 4.2 (a)一般 Current-reused LNA 架構(b)在 pHEMT 實現 Current-reused LNA 117

圖 4.3 Distributed LNA 118

圖 4.4 LNA load 為(a)電阻(b)電阻串電感 120

圖 4.5 Mixer 120 圖 4.6 電感串連共振 121 圖 4.7 正交相位產生器(a) RC-CR 正交相位產生器(b) LR-CR 正交相位產生器 122 圖 4.8 馬爾尚巴倫實際繞線圖 123 圖 4.9 UWB I/Q 接收器系統方塊圖 124 圖 4.10 UWB I/Q 接收器電路圖 124 圖 4.11 轉換增益對本地震盪訊號功率。 125 圖 4.12 轉換增益對 RF 頻率。 125 圖 4.13 轉換增益對 IF 頻率。 126 圖 4.14 利用調整 LNA 電壓改變 IP1dB、IIP2、IIP3，當頻率分別為(A)3GHz(B)5GHz。 127 圖 4.15 IP1dB、IIP2、IIP3 對 RF 頻率。 127 圖 4.16 雜訊指數對 IF 頻率。 128 圖 4.17 雜訊指數對 RF 頻率。 128 圖 4.18 輸入返回損耗 129 圖 4.19 本地震盪訊號對 RF 端和 IF 端和 RF 端對 IF 端的隔絕度。 129 圖 4.20 I、Q 通道輸出波形 130 圖 4.21 Die Photo 130 圖 4.22 UWB I/Q 接收器電路圖 134 圖 4.23 轉換增益對本地震盪訊號功率。 135 圖 4.24 轉換增益對 RF 頻率。 135 圖 4.25 轉換增益對 IF 頻率。 136 圖 4.26 利用調整 LNA 電壓改變 IP1dB、IIP2、IIP3，當頻率分別為(A)5GHz(B)7GHz。 137 圖 4.27 IP1dB、IIP2、IIP3 對 RF 頻率。 137 圖 4.28 雜訊指數對 IF 頻率。 138 圖 4.29 雜訊指數對 RF 頻率。 138 圖 4.30 輸入返回損耗 139 圖 4.31 本地震盪訊號對 RF 端和 IF 端和 RF 端對 IF 端的隔絕度。 139 圖 4.32 I、Q 通道輸出波形 140

圖 A.2 混頻器工作原理 147

圖 A.3 emitter degeneration 電路 148

圖 A.4 [1]提出的線性化 TCA 電路 148

圖 A.5 Current Combiner 電流相加原理。 149

圖 A.6 整體電路架構 150

圖 A.7 轉換增益對本地震盪訊號功率。 151

圖 A.8 線性度(IP1dB) 151

圖 A.9 轉換增益對 RF 頻率。 152

圖 A.10 線性度(IIP3) 152

圖 A.11 Die Photo 152

圖 A.12 轉換增益對本地震盪訊號功率。 154

圖 A.13 轉換增益對 RF 頻率。 154

圖 A.14 線性度分別在頻率為(A)5.8GHz (B)5.2GHz 155

1

第一章

1.1

研究動機

近年來，由於無線通訊的蓬勃發展，IEEE 802.11 a/b/g/n (Wireless LAN, WLAN)、IEEE 802.15.3a (Ultra-Wideband, UWB)等通訊協定廣 泛地被討論以及研究。手機、無線網路、視訊產品等也已成為人們不 可或缺的科技產品。由於現今的通訊產品主打輕、薄、短、小，通訊 晶片內部的數位處理電路面積可以藉由元件製程的 scaling rule 縮 小，但射頻積體電路(radio frequency integral circuits, RFICs )部分在設 計方面很難隨著 scaling rule 而縮小面積，故如何使射頻電路擁有低電 壓(low voltage)、低功率(low power)以及小面積(small area)就成了很重 要的議題。 由於訊號在經過空氣傳播之後，接收機所能接收的訊號大小已 經非常微弱，故射頻電路需要考慮阻抗匹配以及整體系統雜訊指數的 大小；同時，在放大訊號之際，電路也需要考慮其功率消耗、線性度、 直流電壓供應與信號振幅是否過大或過小等特性。除此之外，接收機 在將訊號降至基頻時，直接降頻會遇到閃爍雜訊(flicker noise)。 除了無線區域網路的廣泛使用之外，為了因應多媒體訊號的大 量傳輸，60GHz 和超寬頻系統興起，其中60GHz 正是目前最為火熱 的頻段，這個頻段有數 GHz 的頻寬足夠拿來作為高速資料的傳輸， 並且60GHz 頻段的訊號在大氣中的傳送衰減很大，訊號相互干擾的程 度較小，適合拿來作室內短距離的傳輸。而超寬頻的技術現在雖然暫 時冷卻，但是其寬頻所導致的大量傳輸量仍是我們可以研究的範圍。

3

1.2

論文組織

本篇論文將利用 TSMC 0.18 um CMOS 以及 WIN 0.15 um pHEMT 製程技術來設計晶片。本論文分為五個章節，第一章為導論。 第二章主要介紹應用在 WPAN 系統的低功耗低雜訊接收機。第三章 為在 TSMC 0.18 um CMOS 製程中利用蕭特基二極體達到60GHz 的傳 輸器。第四章則是利用 LR-CR 正交相位產生器和頻寬延展技術來實 現應用在 UWB 系統的接收器。第二到第四章除了理論敘述外，還有 實作的量測結果以作驗證。第五章則對上述的所有電路設計與實作結 果做個結論。

第二章

低功率低顫動雜訊

接收機

5

2.1 前言

隨著後 PC 時代的來臨，許多電器設備皆朝向可攜式無線通訊設 備發展，因此短距離的無線通訊標準也因而被制定且逐漸佔有重要的 地位。IEEE 制定適用於短距離的無線通訊標準是無線個人區域網 WPAN(Wireless Personal Area Network)標準，諸如家庭娛樂網路、汽 車無線應用、遊戲機連線、PC 無線周邊、消費性電子、家庭保全監 控、工業環境監控以及個人醫療照護，都是屬於此技術的應用。以上 應用，可能由於更換電池不易，或是因為大量使用導致更換電池不便， 會特別需要低功率操作。本章節所實現的電路，就是以低功率為目標 去設計。 低功率的設計，針對不同的規格以及應用上的要求，可以從系統 架構的選擇出發，到電路設計層面，各種電路區塊皆有許多低功率的 技術可供運用與結合，權衡雜訊及線性度等各種不同的特性，方可決 定各子電路的架構。 除此之外，電晶體天生的低頻帶顫動雜訊，將會惡化降頻到低頻 的信號。其他像大功率干擾源之間的相互調變，突波造成的振幅變化， 都會使得直接降頻器的功能變差。此章節也將探討如何降低直接降頻 接收機中混頻器的顫動雜訊。 本章節針對不同的電路區塊，分別研究其低功率和低顫動雜訊的 設計和其他特性的關係。最後討論實作及量測的結果。

2.2 低功率低雜訊放大器設計原理

S R GS C S L G L m GS g V out i 2 ns V 2 nd i 2 ng i Cex 圖(2.1) 考慮功率消耗之低雜訊放大器 外加 Cex後，可以在縮小C 的情況下，需要的 Lgs s也不會因此放 大，有機會在低頻的情況下達到低功率操作。除此之外，參考圖(2.1)，





1

 

in g s t t s Z s L L  / sC 



L ，故外加 Cex 還可以使L 變小。在g 2.4GHz 這種頻段的應用，L 通常都具有需要相當大的感值，若是實_g 現在矽製程上，其寄生的阻抗相當可觀，這個阻抗會成為雜訊貢獻的 主因之一，因此外加的 Cex若能減少L ，對於雜訊指數也可能會有改g 善的效果。可是過大的 Cex會減少等效的截止頻率，進而降低增益， 因此 Cex的值要慎選[1]。 而操作在 5.8GHz 的時候，由於此時的比較大，所以並不會有 低頻 Re[Zopt]過高的情形，而且L 需要的大小比 2.4GHz 小很多，所g 以在此便不再外加使用並聯的 Cex 。

7

2.3 低顫動雜訊混頻器

為了符合低功率的目的，零中頻(Zero-IF)接收機是目前被廣泛使 用的接收機架構，由於射頻訊號先經過低雜訊放大器放大訊號後，直 接由本地振盪訊號降至基頻訊號，因此又稱為直接轉換接收機(Direct Conversion Receiver)。零中頻接收機直接將射頻訊號降到基頻，因此 不會有鏡像訊號(Image Signal)干擾的問題。此架構不需使用外接的濾 波器，可以由單一積體電路來實現，所以在無線接收機設計時常會使 用該架構。但是在採用CMOS製成的時候，低頻的閃爍雜訊是零中頻 接收機所須面對的問題之一。由於金氧半場效電晶體(MOS)的閃爍雜 訊，其功率頻譜密度為1/f的曲線，所以閃爍雜訊會使直接降頻至基頻 的訊號雜訊比降低。 2.3.1 吉爾伯特升頻與降頻混頻器設計 圖(2.2)是最基本的 Gilbert Mixer，是雙平衡式混頻器。設計時可 以分成四部分來看:負載，切換級，轉導級，電流鏡。 IFout+ IFout-LO+ LO-RF+ RF-Load (Gain) Switching Core (Flicker Noise , LO Power)

Transconductance (Gain , linearity) Impedance

(CMRR)

（1） 輸出負載 負載是提供增益的地方，設計考量上須考量增益，頻寬與壓降的 trade-off，如同設計低雜訊放大器一樣，也可以使用無壓降式負載 (tuned load)，但是因為此電路是降頻器所以電感值會非常大，完全無 實用價值，一般來說會使用電阻式負載，如果要更高增益可以使用 PMOS 負載，但是增益越高(電阻值越大)會有輸出擺幅受限以及頻寬 限制的缺點，一般來說設計之增益不用太高，只要能夠抑制後面電路 的雜訊即可(通常輸出極點是整個混頻器的主極點，如果還有頻寬考 量，實際上設計也不用完全抑制掉)。而當我們使用電晶體作為主動 式混頻器的負載時，它的閃爍雜訊會對輸出端提供低頻雜訊，其關係 為 2 1 n ox K V C WL f   ，因此為了減少負載所造成的閃爍雜訊，我們可選 用不會造成閃爍雜訊的電阻來當負載，不過這樣一來輸出振幅便會因 為負載電阻吃掉壓降而減少。 （2） 輸入轉導級 轉導級電晶體的設計一樣可以設計大一點，讓轉導值變大，但是 需要考量的是頻寬與線性度之間的 trade-off。Size 較大的電晶體會有 較小的過驅動電壓，會使得輸入範圍降低，而且會有較大的寄生電容 影響。主動式混頻器的輸入轉導產生的閃爍雜訊，它會以兩種型式出 現在輸出端，其一為藉著混頻作用在輸出端以大約 LO 頻率的型式出 現。第二種型式則為當 LO 的開關電晶體彼此間 mismatch 時，轉導 級的閃爍雜訊就會伴隨 RF 訊號出現在輸出端，意義上類似 RF-to-IF feedthorugh，但是這個量一般來說很小。由上面的分析我們可以觀察

9 到，輸入轉導級的閃爍雜訊都被轉換到較高的 LO 頻率去了，因此若 RF、LO 的頻率是大於 f_c許多，那麼輸入轉導級便不會對輸出端貢獻 閃爍雜訊。 （3） 切換級 LO切換開關級的閃爍雜訊對混頻器造成的影響，可分為直接與 間接兩種考慮圖(2.3)的電路。 VRF+vrf VLO+vlo+ VLO+vlo -CO M3 Cp + -V3+v3 + -V1+v1 M2 M1 V2+v2 + - P 圖(2.3) 單平衡式主動混頻器 因為LO切換開關級閃爍雜訊的頻率很低，因此其時間常數大的 多，我們將伴隨的閃爍雜訊看成是緩慢變化的V_n，輸入的LO訊號以 弦波的方式呈現，假設在LO開關電晶體hard switch的狀況下，輸出端 的電流是個頻率為_LO的方波，從圖中可以看到，雖然輸出波形的振 幅不變，但V_n的存在會使zero-crossing點被誤認，有可能被提前或延 後，這個誤差的時間為 t V t_n( ) S，S是LO振幅的斜率，這樣的情 況將會在輸出端形成雜訊脈衝，使得輸出端不僅有我們要的訊號，還

出現了雜訊脈衝，由於一個週期內會有2個zero-crossing點，所以雜訊 脈衝出現的頻率為2_LO。 接著，我們想估量雜訊脈衝在輸出端所造成的雜訊電流，將每個 週期裡出現的脈衝電流視為一平均值，推導如下： , 2 2 2 2 n 4 n o n LO V V i f I t I I T S S T          (2.1) 從i_{o n,} 的式子可清楚的看到，LO 切換開關級的閃爍雜訊V_n直接出 現在輸出端，對輸出端貢獻低頻雜訊，所以稱之為直接開關雜訊。 間接開關雜訊主要由寄生電容造成，電晶體 source 端的寄生電容 P C 便會受到V_n的影響進行充放電的工作，會抽走或注入一小電流i ，_Cp 對應到輸出端即等同一小電流i_o，因 M1、M2 輪流切換，以2_LO的 頻率出現 [2]。 我們可以發現最主要貢獻顫動雜訊的部分就是 LO 開關切換的部 分，切換級的電晶體選擇上可以大一點，可以讓顫動雜訊小一點，而 且過驅動電壓(overdrive voltage)也比較小，可以使得本地震盪訊號 (LO power)降低，但是要注意的是過大的電晶體會使得寄生電容加大， 會讓頻寬降低。 （4） 電流鏡 而電流鏡的設計，可以選擇電晶體 length 較長的，可以使得阻 抗較大，而且可以減低因通道調變使得 mirror 過來的電流與設計值 的不一樣，而差動電路的 CMRR 與此阻抗的大小有關，而 width 方

11 面則跟 mirror 比例有關，不過通常設計為 1:10。在這邊因為壓降的 問題，便沒有加上電流鏡了。 2.3.2 分析 CMOS 0.18μm 中寄生 NPN 元件特性 在顫動雜訊的解決方式上由於主要LO端貢獻的直接開關雜訊為 , 4 n o n V i I S T   ，所以我們盡量減少流經開關端的電流，或是為了減少 間接開關雜訊而將電晶體放大。對於減少流經開關端的電流而言，被 動混頻器跟電流注入的架構皆以類似的概念來進行。被動混頻器雖然 功耗小，開關級不會流過電流，但是由於沒有增益無法壓掉後面級貢 獻的雜訊，本身的熱雜訊也比主動混頻器大，並且同時需要比較大的 LO power。而電流注入分成兩種方式：靜態與動態；靜態方面由於在 RF端裝上電流注入裝置，使該點的寄生電容變大，對於混頻器的頻 寬造成影響，而且這個裝置會使線性度變差，且白雜訊會上升。動態 電流注入裝置則是只在zero-crossing點的時刻做電流注入的動作，其 他的時候則是維持關掉的狀態，從以上架構來看，不管怎樣都是使電 路變得更加複雜，並且分別各有一些Trade off，於是我們決定在CMOS 當中尋找不會貢獻顫動雜訊的元件，做為最基本的改善方式，也就是 CMOS 0.18μm當中的寄生垂直NPN。如圖(2.4) [3]；

P+

N+ N+ N+ N+

C E B E C

N-Well P-Well N-Well

Deep N-Well P-Substrate 圖(2.4) CMOS 0.18μm當中的寄生垂直NPN剖面圖 但也同時因為是寄生的元件關係，所以特性並不如矽鍺製程中的 BJT 來的好，首先本身電晶體的寄生電容就會比較大，操作的速度也 會比較慢，並且β值也會來的差一點，但是對我們最大的幫助就是 Device 本身不會提供 Flick Noise。從量測中可以明顯的看到。Flick Noise 約在200~300Hz 左右。

圖(2.5) NPN和PMOS 不同SIZE的顫動雜訊分析

在 npn 和一般 mos 的 Device 比較上，我們先看到 mos 會產生顫

10 100 1k 10k 100k 10-17 10-16 10-15 10-14 10-13 NPN2 PMOS(W/L=50m/0.5m) PMOS(W/L=100m/1m) PMOS(W/L=200m/2m) Frequency (Hz) S vd ( V 2 /H z )

13 動雜訊的原因來自於閘極氧化層和矽基板的界面之中產生不連接的 鍵結。當通道開通電荷載子在界面移動時，某些載子就被隨機的捕捉 以此能階態釋放，使得汲極電流產生顫動雜訊。這一雜訊並非穩定且 會隨著製程而改變，而且是呈現很低頻的一種雜訊，所以如果在我們 的 zero IF 的架構上會有很大的影響。 圖(2.6) MOS產生顫動雜訊的原因 而一般來說 PMOS 的顫動雜訊又會比 NMOS 更小一點，主要因 為 PMOS 在通道中主要攜帶的是電洞，重量比電子重很多，也因此 比較不容易被抓走。而由圖 我們可以看到在 PMOS 跟 NPN 的顫 動雜訊比較下明顯 NPN 的低很多，更何況跟 NMOS 比起來，NPN 在 顫動雜訊上的消除一定會有明顯的改善。 同時因為 CMOS 0.18μm 對於 npn 的 model 並沒有非常完整。為 了模擬的準確度，其他特性我們也分別做了量測，以建立較完整的 NPN model。以下分別表現 npn2 的 IV Curve、β值，電流密度對 ft， P+ N+ N+ S G D L

還有經過 得到的F 對電流倒數的 圖型[3]。 圖(2.7) IV Curve 圖 圖(2.8) β對IC 作圖 1 ( ) 1 2 2 je jc t F C F kT C C f qI           _{ }  _       0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0

10uA 20uA 30uA 40uA 50uA

I C

(mA

)

V_CE (V)

1E-12 1E-11 1E-10 1E-9 1E-8 1E-7 1E-6 1E-5 1E-4 1E-3 0.01

0 5 10 15 20 25  (A /A ) IC(mA) VCE=1V

15 圖(2.9) ft 對電流密度作圖 圖(2.10) τF 對電流倒數作圖 0.1 1 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 NPN2 J_C (mA/m2) ft f t ( G H z) IC=200 A 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 fmax f ma x ( G H z) 0 1 2 3 4 5 6 7 8 9 10 50 60 70 80 90 100 110 120 130 140 150 V_CE=1V 1/I_C (mA-1) 1/ (2  f t ) (p s )

而上面的數據可以得到在我們設計 mixer 一邊流經0.2mA 電流時， 我們設計電晶體 size 為2X2，可看到 ft 在我們設計的電流密度下大概 為1.6GHz 而已，電流倒數為5，所以對應_F應該為100ps 但是利用 fit 之後，我們調整到150ps 會比較接近我們量測到的結果，可知道這樣 的推測並不是非常準確，但是以我們 fit 之後的結果，量測跟模擬就 相對的貼近許多。 2.3.3 常見的次諧波混頻器架構 由於 LO Core 使用 0.18μm 中的寄生 BJT，參考前節的 BJT 模 型特性，可以發現因為寄生 BJT 的 ft 只有 1.6GHz 左右，所以我們 必須使用次諧波混頻器來操作在 5.8GHz 的地方，只要輸入本地震盪 訊號一半的頻率即可，可以大幅降低本地震盪器的負擔，而且在輸 出零中頻時可以避免 DC-offset，但是一般來講設計這種電路可以利 用電晶體的非線性，或者利用輸入 4 種正交的本地震盪訊號來達成， 但是都有其缺點。一般來說，使用元件的非線性會有增益過低現象， 而使用 4 種正交訊號，如果還要製造 IQ 訊號來濾除鏡像訊號，那麼 就需要 8 種正交訊號，在設計上相對變得複雜。 在使用次諧波混頻器過程中，同時又需要產生 IQ。一般來說次 諧波 IQ 混頻器，大致上來說有兩種方式： 第一種是 RF 先分成四個相位，然後再跟 LO 的四個相位做混頻的 動作，操作如圖(2.11)，如此一來便可以避免 LO 輸入必須產生八個 相位的困擾。

17 圖(2.11) RF 和LO各產生 IQ訊號 可是由於 RF 端四相位產生器必須做在訊號必經之路上，而且一 般此種四相位產生器我們會使用多重相位產生器的架構，一般想要達 到最小的 loss，需要比較接近開路的負載，由於操作在高頻，因為接 近去的是 mixer 的 RF 端，為了 mixer 有比較大的增益，一般 RF 會選 擇比較大的 device，也因為如此附加電容比較大，而在高頻看到就是 比較小的負載，於是 lose 會比低頻更大，同時增加的電路本身的 loss 和 noise，在此種低功率的考量上造成的壞處相當嚴重。 第二種就是本章節主要使用的架構，RF 不改 Differential 輸入的 方式，而 LO 變成提供八個相位，但是此方法主要遇到的困難點就是 如何產生理想的八個相位的訊號，並且輸出的訊號振幅能夠相等。於 是以下我們並提出幾種方式，而從中選擇兩種我們覺得可行的架構來 作實作。 RF IFI IFQ Sub-harmonic mixer I+ Sub-harmonic mixer Q+ I- Q-(0,90,180,270) (0,90,180,270) Differential Generator Quadrature Generator LO Quadrature Generator Differential Generator

圖(2.12) LO產生八個 phase的訊號 2.3.4 產生八個相位的架構分析比較 （1） 八個相位LO產生器： 此種是利用多相位濾波器為主加上兩種加法放大器所組成，一種 是 45 度的相移加法器，另一種是同相位加法器，圖(2.13) [4]。主 要產生 45 度是利用兩個相差 90 度的信號輸入差動的放大器。在設計 的考量上會需要改變 45 度相加器負載的電阻調整，要比同向相加器 的負載電阻大 2倍，但是相位差和振幅可能會因為電晶體的製程變 異再包括電阻電容的誤差，而導致出來的訊號並不為理想的八相位， 再加上主打為低功耗，對於此架構中放大器所需要的功耗必須多加考 量。 Differential Generator RF IFI IFQ Sub-harmonic mixer I+ Sub-harmonic mixer I-Interplation or phase shifter I+ I-(0,90,180,270) (45,135,225,315,) LO Differential Generator Quadrature Generator Octet-phase Generator

19 LO+ LO-I+ Q+ I- Q-R R R R αR αR αR αR LO(0o₎ LO(45o₎ LO(90o₎ LO(135o₎ LO(180o₎ LO(225o₎ LO(270o₎ LO(315o₎ (A) Q1 Q3 Q4 Vbias Q2 VDD αR OUT IN-IN+ Q5 Q7 Q8 Vbias Q6 VDD R OUT IN-IN+

45o _{Phase Shifting Adder In-Phase Shifting Adder} (B) (C) 圖(2.13) (A)八個相位產生器，使用多相位濾波器加上(B)45 度 相移加法器和(C)同相位加法器。 （2） 八個相位的多重相位濾波器： 由於 Sub-harmonic 的關係，所以我們必須尋找產生八個相位的架 構，在這邊我們先來探討這種八個相位的多重相位濾波器[5]，

LOn loIn loIna loQn loQna loIp loIpa loQp loQpa LOp

4-phase PPF 8-phase PPF 8-phase PPF

圖(2.14) 八個相位的多重相位濾波器 首先可以看到此種架構主要是使用分壓的方式來產生，第一級的 架構基本上跟一般的多重相位濾波器是差不多的，而第二級和第三級 主要利用的也是分壓的方式，如圖， 圖(2.15) 第二級分壓方式 我們便可以寫出每一級的關係方程式 第一級和第三級 , , , 1 1 1 o n i n i n l j RC V V V j RC j RC         n=1,2,3… (2.2) 1(1) 3(j) 5(-1) 7(-j) 1 3 5 7 8 6 4 2 1(1) 3(j) 1 1 3 2(1 ) j j  

21 第二級 , , , 2 1 2 1 2(1 ) 2(1 ) o n i n i n j RC V V V j RC j RC          n=1,3,7… (2.3) , , , 2 2(1 ) 2(1 ) o n i n l i n l j RC j RC V V V j RC j RC            n=2,4,6… (2.4) 最後我們可以得到每個輸出點的值，如表格。 表2.1 多重相位濾波器輸出值 Output port number

Output signal Output signal

phase Output signal amplitude 1 45 2 90 3/2 3 135 4 180 3/2 5 225 6 270 3/2 7 315 8 0 3/2 (1 j V) _i (3 / 2)j V_i ( 1  j V) _i (3 / 2)V_i ( 1  j V) _i ( 3 / 2) j V_i (1 j V) _i (3 / 2)V_i 2 2 2 2

在這邊我們可以發現輸出的點雖然可以很均衡的產生 45 度的相 位，可是在振幅上面會有 0.5dB 的誤差，但是由於此架構是放在 LO 端輸入的地方，所以我們先認為 0.5dB 的誤差對於電晶體開關的影響 是微乎其微的。 3 2 20 log 0.5 2 A dB     (2.5) （3） 45度相移器： 此種產生 45 度相位的架構主要是利用帶通濾波器的方式，首先 此種架構可以產生一定頻寬內維持在 45 度，並且輸出振幅保持不變， 但是利用[6]的架構做出發現無法達到這樣的效果， 圖(2.16) 45 度相移器 於是我們再參考[6]中提到的書[7]，發現在[6]這篇當中有式子的 比例寫反了，於是我們先取圖(2.16)的半邊的電路來做說明。 C1 R1 C2 R2 C3 R3 R6 C6 R4 C4 R5 C5 V V Z1 Z2 Z3 Z6 Z5 Z4 Vo1 Vo2 圖(2.17) 45 度相移器半邊分析

LOn

LOp

V

A

V

A

180

o

135

o

-45

o

0

o C4 R4 C3 R3 C3 R3 R2 C2 R2 C2 R1 C1 C1 R1 R2 C2 R2 C2 C3 R3 C4 R4 R3 C3

23 利用分壓計算的方式分別可以求出V_o1和V_o2為 3 2 1 1 1 2 1 3 2 3 6 5 4 2 4 5 4 6 5 6 ( ) ( ) o o Z Z Z V V Z Z Z Z Z Z Z Z Z V V Z Z Z Z Z Z         (2.6) 而為了簡化我們先假設 1 1 2 2 3 3 1 4 4 5 5 6 6 2 1 (2 ) 1 (2 ) R C R C R C f R C R C R C f         (2.7) 2 3 R aR ,R4 aR6,R3 bR1,R6 bR5 (2.8) 利用以上關係式可以計算得知 1 1 1 1 1 j f f Z R f j f   1 2 1 1 abR Z f j f   1 3 1 1 bR Z f j f   (2.9) 5 4 2 1 abR Z f j f   2 5 5 2 1 j f f Z R f j f   5 6 2 1 bR Z f j f   (2.10) 之後我們再把這些帶回(Eq.2.13)可以得到 2 1 1 1 2 1 1 2 2 2 2 2 2 2 ( ) 1 (2 ) 1 1 ( ) (2 ) 1 1 ( ) (2 ) 1 1 ( ) (2 ) 1 o o f f j ab f f V V f f ab a j f f a f f j ab f f V V f f ab a j f f a      _{  }       _{  }  (2.11) 再利用以上的式子來計算振幅的部分

4 2 2 2 2 2 1 1 1 2 4 2 2 1 1 4 2 2 2 2 2 2 2 2 2 4 2 2 2 2 ( ) ( ) (2 4 ) 1 | | | | 4 ( 1) ( ) ( ) [2 ( ) ] 1 1 1 ( ) ( ) (2 4 ) 1 | | | | 4 ( 1) _{( ) ( ) [2 ( ) ] 1} 1 1 o o f f ab a b f f V V f f ab ab a f f a a f f ab a b f f V V f f ab ab a f f a a       _{   }         _{   }   (2.12) 我們為了使振幅不要受到頻率的影響，於是我們必須設計 2 2 4 2 2 4 2 ( ) 1 1 ab ab ab a b a a        (2.13) 2 4(a 1) b a   (2.14) 最後我們設計圖(2.16)值分別為 (2.15) 2 1 3 4 1 1 2 2 1 3 3 4 4 2 8 , 8 1/ (2 ) 1/ (2 ) R R R R R C R C f R C R C f         2 1 1 1 4 1 1 2 1 2 2 4 2 2 12 (1 ) tan 38 1 12 (1 ) tan 38 1 Q I F F F F F F F F            

25

2.4

實作一，2.4GHz BJT Receiver with

stacked inductor (CMOS 0.18um)

2.4.1 研究動機 低雜訊、低功率和高線性度是接收機很重要的幾個特性。對於 直接降頻器來說，顫動雜訊(flicker noise)更是影響電路表現的重 要關鍵，因此本電路將低雜訊放大器，BJT 混頻器及可調式 BJT 大器 結合，來設計一操作在 2.4GHz 的直接降頻接收機晶片。 2.4.2 系統頻率規劃 此實作為針對無線區域網路的應用，故將需要頻率設為 2.4GHz；而最終輸出訊號基於要配合基頻調變以及避開閃爍雜訊 (flicker noise)的理由，將其定為100kHz。 2.4.3 整體系統架構 整個電路包含以下幾個部分： 1. 一級低雜訊放大器 2. BJT 混頻器 3. 多重相位濾波器加上立體電感 4. 可調式放大器

2.4.4 電路設計

詳細的電路圖如圖(2.18)所示，並分別闡述內部電路：

圖(2.18) BJT接收器使用立體電感詳細電路圖

（1） LNA

基本上的架構我們是使用單一級的 LNA，加上 transformer，使 其 single 轉 differential，再接到將 LO core 已用 CMOS 0.18 μm 寄生 垂直 BJT 的 mixer 當中，以降低 flick noise，最後在接上架構類似 source degeneration 的 LNA，由控制 load 和 source degeneration 來改變 VGA 增益的大小。 （2） 立體電感 因為欲降低 LO power，我們使用電感 peaking 的方式，但在此由 RFp RFn LOQp LOn RFP VDD LOQn RFn LOp RFp VRF IFPI IFNI IFPQ IFNQ RFn LOIp LOIp LOQp LOQn LOIn 2X2 VDD1 LOIn VDD1 RFp 3D-ind 3D-ind Lg=8.5nH Qmax=8.2@2.4GHz Ls=0.95nH Qmax=12@11GHz L1=3.26nH Qmax=8@3.8GHz L2=1.4nH Qmax=8@3.8GHz 4X60 4X60 4X60 2.29mA 200/1 1.5k 0.154mA 2x2 5x60 VDD2 VDD2 IFPI IFNI OUTI VctrlIF VCUR IFPQ _IFNQ OUTQ VctrlIF 2k 100/1 400/0.8 1k 100/1 25/2 10/6 0.353mA 150Ohm/442fF Stack_L=9.75nH Qmax=2.79@2.4GHz

27 於面積的考量，於是我們選擇立體電感的架構。以下為立體電感的 3D 圖，包含兩個感值約 5.5nH 大小的電感才佔用約一個 pad 大小的 面積而已圖(2.19)[8]。 圖(2.19) 立體電感 圖(2.20) 立體電感值和Q值 2 4 6 8 10 12 14 0 16 -5.0E-9 -1.7E-24 5.0E-9 1.0E-8 -1.0E-8 1.5E-8 freq, GHz Lp 2.900G 5.326n m8 m8 freq= Lp=8.954E-9 1.200GHz 2 4 6 8 10 12 14 0 16 -2 -1 0 1 2 -3 3 freq, GHz Qp Readout m11 m11 freq= Qp=2.0041.200GHz

2.4.5 晶片量測結果 圖(2.21) 轉換增益對本地震盪訊號功率。

圖(2.22)

轉換增益對RF頻率。 1.5 2.0 2.5 3.0 30 35 40 45 50 55 I-Channel IF=100 kHz

C

o

n

v

e

rs

io

n

G

a

in

(

d

B

)

RF Frequency (GHz)

-20 -15 -10 -5 0 5 10 25 30 35 40 45 50 55 This work

Previous work(w/o inductor)

C

o

n

v

e

rs

io

n

G

a

in

(

d

B

)

LO power (dBm)

LO=2.4 GHz IF=100 kHz

29 c 圖(2.23) 轉換增益對IF頻率。 圖(2.24) 輸入返回損耗。 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 -15 -10 -5 0 5 Vg=0.54V (ILNA=2.26mA) In p u t R e tu rn L o s s ( d B ) RF Frequency (GHz) 1 10 100 5 10 15 20 25

C

o

n

v

e

rs

io

n

G

a

in

(

d

B

)

IF Frequency (MHz)

Vctrl=1.8V Vctrl=0.65V Vctrl=0.5V with 50 Load

圖(2.25) 轉換增益對LNA 調變增益的電壓。 -70 -60 -50 -40 -30 -20 -10 0 -80 -70 -60 -50 -40 -30 -20 -10 0 10 20 30 40 OIP2=16 dBm IIP2=-32 dBm Pout (f1) Pout (2f2-f1) Pout (f2-f1) IIP3=-37 dBm IF P o w e r (d B m ) RF Power (dBm) OIP3=12 dBm IP1dB=-44 dBm f1=100 kHz f2=120 kHz (A) (B) (C) (D)

圖(2.26) 利用調整 LNA電壓改變 IP1dB、IIP2、IIP3，當增益分

別為(A)50dB(B)40dB(C)30dB(D)IP1dB、IIP2、IIP3對調整 LNA電壓 改變的增益值。 1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 2.0 20 25 30 35 40 45 50 Measurement RF=2.4 GHz IF=100 kHz C o n ve rs io n G ai n ( d B ) Vctrl (V) -70 -60 -50 -40 -30 -20 -10 0 10 -70 -60 -50 -40 -30 -20 -10 0 10 20 30 40 OIP2=30 dBm IIP2=-10 dBm Pout (f1) Pout (2f2-f1) Pout (f2-f1) IIP3=-20 dBm IF P o w er ( d B m ) RF Power (dBm) OIP3=18 dBm IP1dB=-32 dBm f1=100 kHz f2=120 kHz LNA(-10dB) -60 -50 -40 -30 -20 -10 0 10 -80 -70 -60 -50 -40 -30 -20 -10 0 10 20 30 40 50 OIP2=35 dBm IIP2=7 dBm Pout (f1) Pout (2f2-f1) Pout (f2-f1) IIP3=-13 dBm IF P o w er ( d B m ) RF Power (dBm) OIP3=14 dBm IP1dB=-24 dBm f1=100 kHz f2=120 kHz LNA(-20dB) 30 35 40 45 50 -60 -50 -40 -30 -20 -10 0 P o w er P er fo rm an ce ( d B m ) Conversion Gain (dB) IP1dB IIP3 IIP2 f1=100 kHz f2=120 kHz

31 圖(2.27) 轉換增益對 VGA調變增益的電壓。 -70 -60 -50 -40 -30 -20 -10 0 -80 -70 -60 -50 -40 -30 -20 -10 0 10 20 30 40 OIP2=16 dBm IIP2=-32 dBm Pout (f1) Pout (2f2-f1) Pout (f2-f1) IIP3=-37 dBm IF P o w e r (d B m ) RF Power (dBm) OIP3=12 dBm IP1dB=-44 dBm f1=100 kHz f2=120 kHz -60 -50 -40 -30 -20 -10 0 10 -80 -70 -60 -50 -40 -30 -20 -10 0 10 20 30 40 50 OIP2=10 dBm IIP2=-28 dBm Pout (f1) Pout (2f2-f1) Pout (f2-f1) IIP3=-32 dBm IF P o w e r (d B m ) RF Power (dBm) OIP3=6 dBm IP1dB=-34 dBm f1=100 kHz f2=120 kHz VGA(-10dB) (A) (B) -60 -50 -40 -30 -20 -10 0 10 -90 -80 -70 -60 -50 -40 -30 -20 -10 0 10 20 30 40 50 OIP2=4 dBm IIP2=-23 dBm Pout (f1) Pout (2f2-f1) Pout (f2-f1) IIP3=-25 dBm IF P o w e r (d B m ) RF Power (dBm) OIP3=2 dBm IP1dB=-34 dBm f1=100 kHz f2=120 kHz VGA(-20dB) (C) (D)

圖(2.28) 利用調整VGA電壓改變 IP1dB、IIP2、IIP3，當增益分

別為(A)50dB(B)40dB(C)30dB(D)IP1dB、IIP2、IIP3對調整VGA電 壓改變的增益值。 0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 20 25 30 35 40 45 50 Measurement RF=2.4 GHz IF=100 kHz C o n ve rs io n G ai n ( d B ) Vctrl (V) 30 35 40 45 50 -50 -40 -30 -20 -10 0 P o w er P er fo rm an ce ( d B m ) Conversion Gain (dB) IP1dB IIP3 IIP2 f1=100 kHz f2=120 kHz

100k0 1M 10M 100M 5 10 15 20 25

N

o

is

e

F

ig

u

re

(

d

B

)

IF Frequency (Hz)

The Highest Gain LNA Reduced 5dB LNA Reduced 10dB VGA Reduced 10dB LO=2.4 GHz LO Power=-3 dBm 圖(2.29) 雜訊指數對增益調變。 100k 1M 10M 100M 0 5 10 15 RF=2.2 GHz RF=2.4 GHz RF=2.5 GHz RF=2.7 GHz

N

o

is

e

F

ig

u

re

(

d

B

)

IF Frequency (Hz)

LO Power=-3 dBm 圖(2.30) 雜訊指數對 RF 頻率。

33 1.5 1.6 1.7 1.8 1.9 2.0 2.1 2.2 2.3 2.4 2.5 2.6 2.7 2.8 2.9 3.0 3.1 -90 -80 -70 -60 -50 -40 LO-to-RF Isolation LO-to-IF Isolation

L

O

-t

o

-R

F

/I

F

I

s

o

la

ti

o

n

(

d

B

)

LO Frequency (GHz)

圖(2.31) 本地震盪訊號對RF端和 IF端的隔絕度。 圖(2.32) I、Q通道輸出波形

圖(2.33) 增益差和相位差。 圖(2.34) Die Photo 1.5 2.0 2.5 3.0 -3 -2 -1 0 1 2 3 CG Diff IF=100 kHz C o n v e rs io n G a in D if fe re n c e (d B ) RF Frequency (GHz) -1.0 -0.9 -0.8 -0.7 -0.6 -0.5 -0.4 -0.3 -0.2 -0.1 0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 Phase Diff P h a s e D if fe re n c e ( o )

35

2.4.6 結果與討論

本電路採用 CMOS 製程，晶片照片如圖(2.34)所示：RF、IF、LO 埠皆採用 GSGSG pad，RF 其中一 signal pad 當作 DC 使用，其餘 DC 利用 8-pin 的 DC 排針，LO 的 DC 從外面的 Bias-T 給，此晶片面積 為 1.15x1.06mm2_。 圖(2.21)表示當 RF 為 2.4GHz 時，LO 的注入功率大致上為-2dBm， 所得到的增益為 50dB 左右，其中在 1 dBm 的部分就會開始往下，平 緩的區域並沒有很寬，猜測是進入到 mixer 的 BJT LO core 時造成 LO 無法打太大。但是比起沒加電感的 LO 功率足足增進了 4dB。 整體電路的線性度特性表現在圖(2.26)，當 RF 打入單調(one-tone) 功率，在 2.4GHz 的頻帶測得 IP1dB為-44dBm 左右，而在經過 LNA 的 增益調變之後，當 LNA 降低 10dB 時，量得 IP1dB為-32dBm，再降 10dB(即總輸出的增益從 50dB 掉到 30dB 時)，此時的 IP1dB變為-24dBm，

明顯因為 low gain 的原因持續增加線性度；而在經過 VGA 的增益調

變之後，當 VGA 降低 10dB 時，量得 IP1dB為變好約在-34dBm 左右， 但是再降 10dB(即總輸出的增益從 50dB 掉到 30dB 時)，線性度明顯 仍然約維持在-34dBm 左右，似乎這樣 VGA 下降的增益值已經太多， 而反而有些地方被壓到 triode region，導致線性度反而受到影響。 圖(2.29)和圖(2.30)顯示了整個接收機的雜訊指數，頻帶降至 100KHz 時量得約為 3~4dB，在模擬的時候大約在 3dB 左右，模擬和 量測相差不遠，而在 tune gain 的比較上，LNA 一變動 noise 也會跟著 提高，表示 LNA 這樣的增益仍然不能完全抑制後面的雜訊。

輸出波形部分，從圖(2.33)可以看到 I 通道以及 Q 通道的相位在 1.5~3GHz 與 90 度相差±0.3 度左右，且振幅大小相差維持在 0.5dB 以 內。由此可以看出產生 90 度和振幅平衡的頻寬是很寬的，原本擔心 電感跟電晶體的附加電容會在某一個頻率比較 peak，但是由於使用立 體電感的因素，所以反而可以涵蓋比較寬頻的區域。 表2.2 Summary Spec. Measurement Supply Voltage (V) 1.8 1.8 Conversion Gain (dB) _{50 50} RF Bandwidth(GHz) -- _2.3~2.6 IF Bandwidth (MHz) _{25 50} Noise Figure (dB) 3@100 KHz 6 @ 100 kHz 4 (noise floor) OP_1dB (dBm) -- ₄ IIP₃(dBm) -25 -37 (-13@Gain=30 dB) IIP₂(dBm) -- -32 (7 @ Gain=30 dB) LO-to-RF Isolation (dB) -- _>45 LO-to-IF Isolation (dB) -- _>65

Input Return Loss (dB) >10 --

Current Consumption (mA) 3 4.5

I/Q Imbalance _{0.2 dB/0.5 0.1dB/0.1}

Process 0.18 μm CMOS

37

2.5

實作二，2.4GHz BJT Receiver with

stacked inductor and device changed(CMOS

0.18um)

2.5.1 研究動機 利用改變混頻器 LO core 的電晶體 size 來增加混頻器的切換端 的效能。

2.5.2 電路設計

詳細的電路圖如圖(2.35)所示，並分別闡述內部電路： 圖(2.35) BJT接收器使用立體電感並改變電晶體的詳細電路圖 RFp RFn LOQp LOn RFP VDD LOQn RFn LOp RFp VRF IFPI IFNI IFPQ IFNQ RFn LOIp LOIp LOQp LOQn LOIn 2X2 VDD1 LOIn VDD1 RFp 3D-ind 3D-ind Lg=8.5nH Qmax=8.2@2.4GHz Ls=0.95nH Qmax=12@11GHz L1=3.26nH Qmax=8@3.8GHz L2=1.4nH Qmax=8@3.8GHz 4X60 4X60 4X60 2.29mA 200/1 1.5k 0.154mA 2x2 5x60 VDD2 VDD2 IFPI IFNI OUTI VctrlIF VCUR IFPQ _IFNQ OUTQ VctrlIF 2k 100/1 400/0.8 1k 100/1 25/2 10/6 0.353mA 150Ohm/442fF Stack_L=9.75nH Qmax=2.79@2.4GHz

2.5.3 晶片量測結果 圖(2.36) 轉換增益對本地震盪訊號功率。 圖(2.37) 轉換增益對RF頻率。 1.8 2. 0 2.2 2.4 2 .6 2.8 3.0 35 40 45 50 55 I-C h an ne l IF= 1 0 0 k H z C o n v e rs io n G a in ( d B ) RF F re qu enc y (G H z) -20 -15 -10 -5 0 5 10 25 30 35 40 45 50 55 NPN 0.5X4X2 NPN 2X2

C

o

n

v

e

rs

io

n

G

a

in

(

d

B

)

LO power (dBm)

LO=2.4 GHz IF=100 kHz

39 圖(2.38) 轉換增益對IF頻率。 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 -15 -10 -5 0 5 Vg=0.54V (ILNA=2.26mA) In p u t R e tu rn L o s s ( d B ) RF Frequency (GHz) 圖(2.39) 輸入返回損耗。 1 10 100 0 5 10 15 20 25 30

C

o

n

v

e

rs

io

n

G

a

in

(

d

B

)

IF Frequency (MHz)

Vctrl=1.8V Vctrl=0.6V Vctrl=0.5V with 50 Load

圖(2.40) 轉換增益對LNA 調變增益的電壓。 -70 -60 -50 -40 -30 -20 -10 0 -80 -70 -60 -50 -40 -30 -20 -10 0 10 20 30 40 OIP2=20 dBm IIP2=-30 dBm Pout (f1) Pout (2f2-f1) Pout (f2-f1) IIP3=-37 dBm IF P o w e r (d B m ) RF Power (dBm) OIP3=14 dBm IP1dB=-44 dBm f1=100 kHz f2=120 kHz -60 -50 -40 -30 -20 -10 0 10 20 -80 -70 -60 -50 -40 -30 -20 -10 0 10 20 30 40 50 60 OIP2=56 dBm IIP2=14 dBm Pout (f1) Pout (2f2-f1) Pout (f2-f1) IIP3=-26 dBm IF P o w e r (d B m ) RF Power (dBm) OIP3=16 dBm IP1dB=-32 dBm f1=100 kHz f2=120 kHz LNA(-10dB) (A) (B) -60 -50 -40 -30 -20 -10 0 10 20 -80 -70 -60 -50 -40 -30 -20 -10 0 10 20 30 40 50 OIP2=36 dBm IIP2=2 dBm Pout (f1) Pout (2f2-f1) Pout (f2-f1) IIP3=-196 dBm IF P o w e r (d B m ) RF Power (dBm) OIP3=15 dBm IP1dB=-24 dBm f1=100 kHz f2=120 kHz LNA(-20dB) (C) (D)

圖(2.41) 利用調整 LNA電壓改變 IP1dB、IIP2、IIP3，當增益分

別為(A)50dB(B)40dB(C)30dB(D)IP1dB、IIP2、IIP3對調整 LNA電壓 改變的增益值。 1.4 1.5 1.6 1.7 1.8 1.9 2.0 2.1 25 30 35 40 45 50 Measurement RF=2.4 GHz IF=100 kHz C o n v e rs io n G a in ( d B ) Vctrl (V) 30 35 40 45 50 55 -50 -40 -30 -20 -10 0 10 20 P o w e r P e rf o rm a n c e ( d B m ) Conversion Gain (dB) IP1dB IIP3 IIP2 f1=100 kHz f2=120 kHz