國 立 交 通 大 學
電信工程研究所
碩 士 論 文
應用於無線與硬碟讀取系統之高速線性轉導運算放大器
應用於無線與硬碟讀取系統之高速線性轉導運算放大器
應用於無線與硬碟讀取系統之高速線性轉導運算放大器
應用於無線與硬碟讀取系統之高速線性轉導運算放大器
High-Speed Linear Operational Transconductance
Amplifiers for wireless and HDD systems
研究生：林均曄
指導教授：洪崇智 博士
Amplifiers for wireless and HDD systems
研 究 生：林均曄 Student：Jun-Ye Lin
指導教授：洪崇智 Advisor：Prof. Chung-Chih Hung
國 立 交 通 大 學 電 信 工 程 研 究 所
碩 士 論 文 A Thesis
Submitted to Institute of Communication Engineering College of Electrical Engineering and Computer Science
National Chiao Tung University In Partial Fulfillment of the Requirements
For the Degree of Master
In
Communication Engineering September 2010
Hsinchu, Taiwan, Republic of China
I
應用於無線與硬碟讀取系統之高速線性轉導運算放大器
應用於無線與硬碟讀取系統之高速線性轉導運算放大器
應用於無線與硬碟讀取系統之高速線性轉導運算放大器
應用於無線與硬碟讀取系統之高速線性轉導運算放大器
研究生：林均曄 指導教授：洪崇智 博士
國立交通大學
電信工程研究所
摘
摘
摘
摘
要
要
要
要
在現今的通訊系統中，類比濾波器已經被廣泛的使用在高頻的應用。而與主 種動式 RC 濾波器、切換式電容濾波器等其他種類的類比濾波器做比較，轉導電 容式濾波器更適合被運用在高頻濾波器。而轉導式運算放大器則是轉導電容式濾 波器中最重要的基本元件。但是轉導式運算放大器往往受限於它較差的線性度。 此外隨著 CMOS 製程技術的進步，類比電路往往被要求工作在更低的工作電壓與 效耗更少的功率。而製程上的誤差與溫度的改變也會影響到類比電路的效能。因 此如何在新製程下，設計出一個高線性度的轉導式運算放大器去了提升轉導電容 式濾波器的效能就是一個值得研究的課題。 本論文實現兩種不同提升線性度的架構。第一種是利用雙差動輸入對，來消 除第三諧波失真，以增進轉導式運算放大器的線性度。並利用一個源極退化電流 鏡來調整轉導值，這個電路能使在調整轉導值的過程中，轉導式運算放大器的線 性度較不受影響。而此轉導式運算放大器的工作電壓為1.8V並消耗功率1.21mW。
II 第二種在是利用操作在飽和區且固定Vds之偽差動輸入對來取代傳統操作在三極 區之架構，此種改良架構能更有利於高頻的應用。而為了更進一步提升線性度， 在此架構加入移動補償的電路。而此轉導式運算放大器的工作電壓為1.5V並消耗 功率2.34mW。當輸入信號為頻率90MHz且振幅為0.4Vpp時，可達到第三次諧波失 真為-59.2dB。而這些電路是以TSMC 0.18um CMOS製程所實現的。
III
High-Speed Linear Operational Transconductance
Amplifiers for wireless and HDD systems
Student: Jun-Ye Lin Advisor: Dr. Chung-Chih Hung
Department of Communication Engineering
National Chiao Tung University
Hsinchu, Taiwan
ABSTRACT
In present communication systems, analog filters have been widely adopted for high frequency applications. Compared with the other types of analog filters such as active-RC or switched-capacitor filters, Gm-C filters are more suitable for high-frequency applications. The operational transconductance amplifier (OTA) is the most important building block in the Gm-C filters. Linearity is a critical concern in the design of the OTA. In addition, with the progress of the CMOS technology, the analog circuit is required to operate under low supply voltage and low power. The process tolerances and temperature variation will also degrade the entire circuit performance. Therefore, how to increase the linearity for high performance Gm-C filters is a main topic in the design of the OTA under new CMOS process.
In this thesis, two linearity improved structures have been proposed. The first one improves linearity by using double differential pair to cancel the third harmonic
IV
a 1.8V supply voltage with 1.21mW power consumption. The measurement results show the HD3 of -68.94dB with 0.4-Vpp 15MHz input signal. Moreover, a 4-order Gm-C lowpass filter based on the first OTA was also designed in this thesis. The second one uses a linearization technique where MOFETs operates with constant Vds in the
saturation region, instead of operating in the triode region. Such an improved structure will better facilitate high-frequency application. In order to further engance linearity, a mobility compensation circuit is added to this structure. This OTA works under a 1.5V supply voltage with 2.34mW power consumption. The measurement results show the HD3 of -59.2dB with 0.4-Vpp 90MHz input signal. These circuits were all fabricated by TSMC 0.18um CMOS technology.
V
誌
謝
隨著這份碩士論文的完成，六年來在交大的求學生涯也跟著告一個段落，往 後迎接著我的，又是另一段嶄新的人生旅程。本論文得以順利完成，最先要感謝 的，當然是我的指導教授洪崇智老師。這兩年的研究生涯中，給予我無微不至的 指導與照顧，且讓我在研究主題上有無限的發展空間。而類比積體電路實驗室所 提供完備的軟硬體資源，讓我在短短兩年碩士班研究中，學習到如何開始設計類 比積體電路，乃至於量測電路，甚至單獨面對及思考問題的所在。此外要感謝洪 浩喬教授、闕河鳴教授和陳富強教授撥冗擔任我的口試委員並提供寶貴意見，使 得本論文更為完整。也感謝國家晶片系統設計中心提供先進的半導體製程，讓我 有機會將所設計的電路加以實現並完成驗證。 另一方面，要感謝所有類比積體電路實驗室的成員兩年來的互相照顧與扶 持。首先，感謝博士班的學長薛文弘、周芳鼎、廖德文、陳家敏和蘇俊仁以及已 畢業的博士班學長羅天佑以及碩士班學長許新傑、簡兆良、黃聖文和李尚勳在研 究上所給予我的幫助與鼓勵。特別是許新傑及簡兆良學長，由於他平時不吝惜的 賜教與量測晶片時給予的幫助，還有其論文給予我的啟發，使我的論文研究得以 順利完成。對於他的無私幫助，我深深表示感謝。另外也要感謝李人維、陳伽維、 許凱修、鄭世東和蔡湯唯諸位同窗，透過平日與你們的切磋討論，使我不論在課 業上，或研究上都得到了不少收穫。尤其是工四 718 實驗室的同學們，兩年來陪 我ㄧ起努力奮鬥，一起渡過那段同甘共苦的日子，也因為你們，讓我的碩士班生 活更加多采多姿，增添許多快樂與充實的回憶。此外也感謝學弟們蘇啓仁、陳瑞 明、郭駿逸、和張維修的熱情支持，因為你們的加入，讓實驗室注入一股新的活 力與朝氣，祝福你們研究順利。 此外，特別要致上最深的感謝給我的父母及家人們，感謝你們從小到大所給 予我的栽培、照顧與鼓勵，讓我得以無後顧之憂地完成學業，朝自己的理想邁進， 謝謝你們給我那麼多的愛和付出，我會銘記在心。 最後，所有關心我、愛護我及曾經幫助過我的人，願我在未來的人生能有一 絲的榮耀歸予你們，謝謝你們！
林均曄 于 交通大學工程四館 718 實驗室 2010.09.20
VI 摘 摘摘 摘 要要要要...I
圖表目錄 圖表目錄 圖表目錄 圖表目錄...VIII 表格清 表格清 表格清 表格清 單 單 單 單...X 第一章 第一章 第一章 第一章 簡介簡介簡介...1 簡介 1.1 動機...1 1.2 應用...2 1.3 論文概述...3 第二章 第二章 第二章 第二章 轉導式運算放大器轉導式運算放大器轉導式運算放大器...4 轉導式運算放大器 2.1 簡介...4 2.2 基本的轉導式運算放大器...5 2.2.1 差動輸入對...5 2.2.2 源極退化差動輸入對...7 2.2.3 偽差動輸入對...9 2.2.4 操作在三極區且固定 Vds 之差動輸入對...11 2.2.5 浮置閘極的轉導器...12 第三章 第三章 第三章 第三章 所實現之高線性度轉導式運算放大器所實現之高線性度轉導式運算放大器所實現之高線性度轉導式運算放大器所實現之高線性度轉導式運算放大器...14 3.1 簡介...14 3.2 源極退化電流鏡轉導調整機制之雙差動輸入對轉導式運算放大器...15 3.2.1 轉導式運算放大器的主電路與其運作原理...15 3.3.2 雜訊分析...19 3.3.3 共模回授電路...19 3.3 操作在飽和操作在飽和操作在飽和操作在飽和區且區且區且區且固定固定固定固定 VdsVdsVdsVds 之差動輸入對的高速轉導運算放大器之差動輸入對的高速轉導運算放大器之差動輸入對的高速轉導運算放大器之差動輸入對的高速轉導運算放大器...21 3.3.1 轉導式運算放大器的主電路與其運作原理...21 3.3.2 雜訊分析...26 3.3.3 共模回授電路與共模前授電路...27 第四章 第四章 第四章 第四章 轉導式電容濾轉導式電容濾轉導式電容濾波器轉導式電容濾波器波器波器...29
4.1 簡介...29 4.2 Gm-C 積分器...30 4.2.1 理想積分器模型...30 4.2.2 積分器的非理想效應...31 4 . 3 電 阻 與 電 感 . . .. . . .. . . .. . . .. . . .. . . 3 3
VII 4.3.1 電阻...33 4.3.2 電感...34 4.4 雙二階架構...35 4.5 四階濾波器...37 4.6 輸出緩衝器...38 第五 第五 第五 第五章章章章模擬與量測結果模擬與量測結果模擬與量測結果模擬與量測結果...39 5.1 簡介...39 5.1.1 共模排斥比(CMRR) ...39 5.1.2 電源排斥比(PSRR)...39 5.1.3 總諧波失真(THD)...40 5.1.4 第三諧波失真(HD3)...40 5.1.5 三階互調(IM3)...41 5.1.6 功率...42 5.2 源極退化電流鏡轉導調整機制之源極退化電流鏡轉導調整機制之源極退化電流鏡轉導調整機制之雙源極退化電流鏡轉導調整機制之雙雙雙差動輸入對轉導式運算放大器與其差動輸入對轉導式運算放大器與其差動輸入對轉導式運算放大器與其 差動輸入對轉導式運算放大器與其 四階濾波器的效 四階濾波器的效四階濾波器的效 四階濾波器的效能能能能…...42 5.2.1 轉導式運算放大器模擬結果...43 5.2.2 四階濾波器模擬結果...46 5.2.3 佈局與量測結果...47 5.2.4 效能總結...52 5.3 操作在飽和區且固定操作在飽和區且固定操作在飽和區且固定操作在飽和區且固定 VdsVdsVds 之差動輸入對的高速轉導運算放大器的效Vds之差動輸入對的高速轉導運算放大器的效之差動輸入對的高速轉導運算放大器的效能之差動輸入對的高速轉導運算放大器的效能能..54 能 5.3.1 模擬結果...54 5.3.2 佈局與量測結果...57 5.3.3 效能總結...61 第六 第六 第六 第六章章章結論章結論結論結論...63 6.1 結論結論結論結論...63 6.2 未來發展未來發展未來發展未來發展...64 參考書目 參考書目 參考書目 參考書目...65
VIII
圖表目錄
圖表目錄
圖表目錄
圖表目錄
第一章 第一章 第一章 第一章 圖 1.1 濾波器應用在不同操作頻率...3 第二 第二 第二 第二章章章章 圖 2.1 差動輸入對...5 圖 2.2 源極退化差動輸入對...7 圖 2.3 偽基本差動對…………...9 圖 2.4 共模前饋電路...10 圖 2.5 操作在三極區且固定 Vds 之差動輸入...11 圖 2.6 輸入衰減架構示意圖…...12 圖 2.7 MIFG NMOS ...12 第三 第三 第三 第三章章章章 圖 3.1 雙差動輸入對...16 圖 3.2 源極退化電流鏡...17 圖 3.3 源極退化電流鏡轉導調整機制之雙差動輸入對轉導式運算放大 器………...18 圖 3.4 共模回授電路………...20 圖 3.5 在同樣的電流下 VD S 與 gm 關係………....21
圖 3.6 改良式的 feedforward regulated cascode 轉導式運算放大器電 路...23 圖 3.7(a) 基本的偽差動輸入對………...25 圖 3.7(b) 移動補償的偽差動輸入對...25 圖 3.8 以實現之轉導式運算放大器...26 圖 3.9 共模回授和前授電路...27 第四 第四 第四 第四章章章章 圖 4 . 1 全 差 動 積 分 器 . . . 3 0 圖 4 . 2 單 端 積 分 器 . . . .. . . .. . . .. . . .. . . . .. . . .. . . . 3 0 圖 4. 3 非 理 想 單 端積 分 器. . . .. ... . .. . ... . .. .. .. .. . .. ... . .. . .. . .. . ... . .. .. .. .. . . 31 圖 4. 4 理想與 非理 想積分 器增 益與 相 位 圖. ... ... ... ... . 32 圖 4 . 5 利 用 轉 導 式 運 算 放 大 器 的 電 阻 ( a ) 單 端 ( b ) 雙 端 . . . 3 3 圖 4 . 6 利 用 轉 導 式 運 算 放 大 器 的 電 感 ( a ) 單 端 ( b ) 雙 端 . . . 3 4 圖 4 . 7 ( a ) 二 階 R L C 濾 波 器 電 路 ( b ) 二 階 R L C 濾 波 器 … … … . . . 3 5 圖 4 . 8 二 階 G m - C 低 通 濾 波 器 架 構 . . . 3 6
IX 圖 4 . 9 二 階 G m - C 帶 通 濾 波 器 架 構 . . . 3 7 圖 4.10 Gm-C 四階低通濾波器...38 圖 4.11 當作輸出緩衝器的源極隨耦器...38 第五 第五 第五 第五章章章章 圖 5.1 轉導式運算放大器在不同調整電壓下的轉導值………..43 圖 5.2 轉導式運算放大器頻率響應...43 圖 5.3 轉導式運算放大器相位的頻率響應...44 圖 5.4 轉導式運算放大器在 0.4-VPP、15MHz 的 FFT 分析...44 圖 5.5 共模排斥比的頻率響應...45 圖 5.6 電源排斥比的頻率響應...45 圖 5.7 四階濾波器的頻率響應... ...46 圖 5.8 四階濾波器在 0.4-VPP、5MHz 的 FFT 分析...46 圖 5.9 佈局圖...47 圖 5.10 晶片圖...47 圖 5.11 轉導式放大器晶片圖...48 圖 5.12 四階低通濾波器晶片圖...48 圖 5.13 轉導式運算放大器在 0.4-VPP、15MHz 輸入訊號下第三諧波失真測量 結果...49 圖 5.14 濾波器截止頻率為 6MHz 的頻率響應圖...50 圖 5.15 濾波器截止頻率為 10MHz 的頻率響應圖...50 圖 5.16 濾波器截止頻率為 15MHz 的頻率響應圖...51 圖 5.17 四階濾波器在 0.4-VPP、5MHz 輸入訊號下第三諧波失真測量結果..51 圖 5.18 轉導值...54 圖 5.19 轉導式運算放大器頻率響應...54 圖 5.20 轉導式運算放大器相位的頻率響應...55 圖 5.21 轉導式運算放大器在 0.4-VPP、15MHz 的 FFT 分析………...55 圖 5.22 共模排斥比的頻率響應...56 圖 5.23 電源排斥比的頻率響應...56 圖 5.24 佈局圖...57 圖 5.25 晶片圖...57 圖 5.26 無移動補償在 0.4-VPP、10MHz 輸入訊號下第三諧波失真測量結果....58 圖 5.27 無移動補償在 0.4-VPP、50MHz 輸入訊號下第三諧波失真測量結果....59 圖 5.28 無移動補償在 0.4-VPP、90MHz 輸入訊號下第三諧波失真測量結果....59 圖 5.29 有移動補償在 0.4-VPP、10MHz 輸入訊號下第三諧波失真測量結果....60 圖 5.30 有移動補償在 0.4-VPP、50MHz 輸入訊號下第三諧波失真測量結果....60 圖 5.31 有移動補償在 0.4-VPP、90MHz 輸入訊號下第三諧波失真測量結果....61
X
表4.1 雙二階轉移函數分母式...37 表5.1 轉導式運算放大器的效能...52 表5.1 四階低通濾波器的效能...52 表 5.3 與其它論文比較... 53 表 5.4 轉導式運算放大器的效能...62 表 5.5 與其它論文比較...62
第一章
第一章
第一章
第一章
簡介
簡介
簡介
簡介
1 11 1.1 .1 .1 動機.1 動機動機動機 對於所有與真實世界溝通的系統中，接收訊號的品質通常會被雜訊與週 遭的干擾降低。雖然我們生活於數位的世代，但任何想與真實世界溝通的系統還 是需要經由類比訊號的處理。因此在現今的通訊系統以及 SOC，類比濾波器占著 很重要的地位。而其中連續時間的類比濾波器更是現今被注重議題之一。連續時 間的類比濾波器往往被用來限定訊號的頻帶達到去除雜訊的效果，以及用來去除 假頻的訊號，或者是用來使增益和延遲時間相同等等的用途。其中高頻的連續時 間類比濾波器在近年來廣泛的被使用，特別是對於較中值動態範圍需求，像是高 速與低消耗功率應用。這些應用包含了視訊訊號處理、硬碟讀取通道、應用於鎖 相處理的迴路濾波器與無線通訊系統等等。 而類比濾波器的架構大致上能分成主動 RC 濾波器、切換式電容濾波器、 MOSFET-C 濾波器、以及 Gm-C 濾波器等四種種類。主動 RC 濾波器中需要 OPamp， 而 OPamp 往往會限制住濾波器的頻率，而且電路中需要被動元件電阻 R 與電容 C， 往往會需要較大面積，且 R 值的準確度在 CMOS 中也是一個挑戰。而切換式電容 濾波器則是利用不停的開關電容來取代電阻，而這個電阻會跟電容大小與切換頻 率的比率有關，但此種架構也不適用於較高頻率的應用。而 MOSFET-C 濾波器架 構的設計如主動 RC 濾波器一般，但是它利用 MOSFET 運作在三極區來取代 R，但 是必須注意到 MOSFET 運作在三極區的 R 值是非線性的，這在設計時會有一些非 理想效應。而 Gm-C 濾波器，因為電路架構簡單且是操作在開路迴路下，往往能
轉導式運算放大器在類比電路裡是一個電壓-電流轉換器。在理想狀態下， 能執行線性的輸入電壓對輸出電流的轉換並同時擁有無限的頻寬以及輸出電阻。 但是隨著製程技術的發展，CMOS 製程已經由深次微米朝向奈米技術的發展，由 於奈米技術的使用，短通道效應影響轉導放大器的線性度效能越來越明顯，而電 晶體飽和區的公式將會受到短通道效應的嚴重影響，因此許多由理想電流公式所 衍伸出的傳統轉導放大器架構在先進的製程中所受到的非理想效應，比起過去製 程將會更多。此外製程的偏差以及溫度的變化也往往轉導式運算放大器的整體效 能。而相較於其他種運算器，轉導式運算放大器的優點是能適應較低電源電壓的 製程、能應用在高速電路並擁有較佳的動態範圍以及電路結構較簡單等等。轉導 式運算放大器的缺點是往往在線性度的表現較差，因此在本次的研究中，轉導式 運算放大器的設計將會著重在如何提升線性度上。而事實上，轉導式運算放大器 不僅僅使用在 Gm-C 濾波器[1]-[2]，在其他類比電路如運算放大器(OP)、乘法器 [3]-[4]、混頻器(mixer)、和連續時間 Δ-Σ 調製器(continuous-time delta-sigma modulators) [5]中也被廣泛的使用。 1.2 1.2 1.2 1.2 應用應用應用應用 類比濾波器在很多系統上都會用到。而依照不同的頻率，類比濾波器能應用 在不同的地方。如圖 1.1 所示。在類比濾波器頻率約在 100Hz~1KHz，能運用在 語音處理、感測器(sensor)方面。在頻率為 1KHz~50MHz，能運用在影像處理、 無線通訊方面。在頻率為 50MHz~10GHz，能運用在硬碟讀取通道(Hard-Hisk Drives)、超寬頻(ultra wideband) 系統等方面。因此我們可以藉由所要應用的 系統，來決定所設計類比濾波器的頻率。
硬碟讀取通道 超寬頻系統 影像處理 無線通訊 語音處理 感測器 100Hz 1KHz 50MHz 10GHz 圖 1.1 濾波器應用在不同操作頻率 1.3 1.3 1.3 1.3 論文概述論文概述論文概述 論文概述 在本篇論文一開始將在第二章介紹一些增加基本轉導式運算器的架構，詳細 的介紹不同架構之間的優缺點，以及一些能使轉導式運算器的線性度增加的方法。 而在第三章中，我將會介紹我利用不同方法所實現的兩種高線性度轉導式運算器， 其中不只會仔細介紹我實現的轉導式運算器的電路運作原理，也會一併的分析所 實現的轉導式運算器所會用到的共模回授以及共模前授電路，另外還會分析雜訊 對我的轉導式運算放大器的影響。而在第四章中則會介紹並實現一個四階 Gm-C 低通濾波器。而第五章則會說明我所實現電路的模擬以及量測結果。而第六章則 會將我的研究做個總結。
轉導式運算放大器
轉導式運算放大器
轉導式運算放大器
轉導式運算放大器
2.1 2.1 2.1 2.1 簡介簡介簡介簡介 在 第 二 章 中 ， 將 會 介 紹 幾 種 較 常 見 的 轉 導 式 運 算 放 大 器 (Operational Transconductance Amplifier)的運作原理。在近幾年中，轉導式運算放大器通常在 類比電路裡被當作一個電壓-電流轉換器來使用，因為轉導式運算放大器在理想 狀態下，能執行線性的輸入電壓對輸出電流的轉換並同時擁有無限的頻寬以及輸 出電阻。在超大型積體電路中(VLSI)中, 轉導式運算放大器經常被用來取代被動 元件的電阻，因為轉導式運算放大器所需要的面積遠比被動式電阻來的小。另外 在隨著 CMOS 製程的進步，類比電路往往被要求能能運作在更低的供應電壓以及 更小的功率下，轉導式運算放大器往往較其他電路元件更適合運作在這些條件之 下。而轉導式運算放大器更是許多不同種類比電路的基本元件，它被廣泛的運作 在運算放大器(OP)、混頻器(mixer)、連續時間的轉導電容濾波器(continuous time GM-C filter) [1]-[2]、和連續時間 Δ-Σ 調製器(continuous-time delta-sigma modulators) [3]等等方面。 但是在奈米等級的 CMOS 電路中，短通道效應和一些其他非理想效應會明顯 的影響到轉導式運算放大器的線性度。因此，已經有很多的研究在增進轉導式運 算放大器的線性度上[6]-[7]。而在設計轉導式運算放大器時，製程的偏差以及 溫度的變化也往往轉導式運算放大器的整體效能，因此如何在設計轉導式運算放 大器時加入調整轉導值的電路，並確保在調整轉導值時，不會去影響到整體的線 性度，也是一個重要的課題。
2. 2. 2. 2.2222 基本的基本的基本的基本的轉導式運算放大器轉導式運算放大器轉導式運算放大器轉導式運算放大器 轉導式運算放大器的架構有非常多種。在這個章節將會介紹幾種轉導式運算 放大器的基本架構，而在轉導式運算放大器的基本架構中，往往會使用差動輸入 的方式去減少共模雜訊跟偶次項的諧波失真。 2. 2. 2. 2.2.1 2.1 2.1 2.1 差動輸入對差動輸入對差動輸入對差動輸入對 一個基本的 CMOS 差動輸入對如圖 2.1 所示 1 V 2 V B I 1 I 2 I X 1 M 2 M 圖 2.1 差動輸入對 在圖 2.1 中，如果輸入的 M1、M2 兩顆 MOS 操作在飽和區，且電流源 IB為一 理想電流源，則汲極輸出電流 I1、I2，可以由 MOS 的電壓-電流公式所推得：
(
)
(
)
2 2 2 2 1 1 2 1 2 1 thn x 2 OX n thn x 1 OX n -V -V V L W C µ = I -V -V V L W C µ = I (2.1)其中 Vthn是NOMS M1 與 M2 的臨限電壓(threshold voltage)，且(W/L)1=(W/L)2。則
差動輸出電流 IO為
(
)(
CM X thn)
, OX n O V-V V -V -V L W C µ -I I I 2 1 2 1 1 2 = = (2.2) 其中 VCM是 M1、M2 的共模電壓，它一是一個固定的共模電壓值。由於 VCM與輸入電壓V2-V1成比例關係。而 VX可由電流源 IB推導得 = L W C I V ox n B X µ 2 (2.3) 因此若電流源 IB是一個固定的值，則 VX也會被固定成一定值。因此整個電路的 輸入電壓與輸出電流成一線性關係。因此轉導值 Gm 可以寫成
(
CM X thn)
, OX n O m V -V -V L W C µ -V V I G 2 1 1 2 = = (2.4) 從上式中我們可以發現我們可以藉由改變 VX(等同於改變 IB)，來調整 Gm 值的大 小。但在實際的電路中 VX會受到輸入信號和通道長度調變效應(channel-lengh modulation)的影響，而難以維持一個定值，進而降低整個電路的線性度，因此如 何想辦法去固定 VX的電壓，也是在差動式轉導運算放大器的設計中，一項受到 注意的課題。 而接下來將推導出差動輸入對的總諧波失真的大小，將式子(2.1)用泰勒展 開式展開，可推得 (2.5) 其中 Gm3、Gm5…分別表示每個次方的諧波對輸入信號的增益係數，其值如下 (2.6) 令 帶入即可以得到每個諧波的係數如下 (2.7)(
)
(
)
(
)
5 in 5 1 5 3 in 3 1 3 in 1 1 1,2 v R Gm 1 Gm -v R Gm 1 Gm -v R Gm 1 Gm i + + + = 1 4 DS 5 1 2 DS 3 D OX n 1 Gm 128v 1 Gm Gm 8v 1 Gm (W/L) I C 2 Gm = = = µ(2.8) 由總諧波失真的定義，THD 可近似為 HD3 (2.9) 由以上推導可知對差動輸入對的線性度影響最大的即為 HD3，因此將 HD3 降低將 會是在設計差動輸入對時主要的設計目標。 2.2.2 2.2.2 2.2.2 2.2.2 源極退化差動輸入對源極退化差動輸入對源極退化差動輸入對 源極退化差動輸入對 圖 2.2 是兩種不同形式的源極退化差動輸入對的架構，這種架構比起傳統的 差動輸入對的架構，能提供更高的線性度。從圖 2.2 可以發現，此架構中有一電 阻 2R 將輸入對的源極接在一起，因此從 M1 的源極到 M2 的源極的種電阻為 2R 。若 R 為一個很大的值，則 ,可以被省略。因此可以維持 M1、 M2 的源極電壓為一固定值。而我們已在 2.2.1 中討論過，若輸入對源極電壓可 以保持固定，則能提升電路的線性度。而源極退化差動輸入對的輸出電流 IO對 入電壓 Vid的關係式為
(
)
id b , DS(sat) id o v N I K V N v -i + × + = 1 2 1 2 1 12 2 (2.10) 其中 Kn式製程函數µnCox，而 Vid = Vi+ - Vi-，VDS(1,2)(sat) = VGS(M1,M2) - Vtn，而圖 2.2 源極退化差動輸入對 + = N N R Gm 1 1 (2.11) 而如果將(2.10)式用泰勒展開式展開，我們可以將得到 HD3(The third order harmonic distortion)為 2 2 1 32 1 3 + = DS(sat) id V v N 1 HD (2.12) 從式子(2.11)中我們可以發現 Gm 與 N 成反比，在式子(2.12)中 HD3 則與 Gm 平方成反比。因此我們可以藉由增加 N 的值，使整個電路的線性度提升。但必須 要注意到的是若藉由增加電阻 R 的大小來增加 N 時，會導致 Gm 值的下降，造成 電路運作的速度變慢的後果。 而現在觀察圖 2.2 (a)、(b)兩種架構之間的差別。我們可在架構(a)中，M1、 M2 的輸出雜訊電流會叫架構(b)減少 R 倍，並且電阻 R 也能屏蔽電流源所產生的 雜訊但付出的代價是要犧牲一個R I 大小的輸入電壓擺幅。而在架構(b)中雖然 雜訊會較大，但電路所需要的電源電壓較低。而在近年隨著製程的演進，往往需 要低電壓的電路，因此圖(b)的電路往往更符合現在的需求使用在現今的電路
中。 圖 2.3 偽基本差動對 2.2.3 2.2.3 2.2.3 2.2.3 偽差動輸入對偽差動輸入對偽差動輸入對偽差動輸入對
圖 2.3 偽差動輸入對(Pseudo-differential input pair)的基本架構，它的架構與 一般差動輸入對不同的地方在於它沒有尾電流源(tail current)。我們已在 2.2.1 中講過輸入端的源極電壓在實際的電路中是會變動的。而偽基本差動對的架構會 使此電壓永遠保持遠地一樣，因此能將電路的線性度加以提升。另外因為偽基本 差動對較一般輸入差動對少了一個電流源，因此它的輸入電壓擺幅往往能較一般 差動來的高，有更容易被使用在低電壓的製程。而它的架構也往往較簡單，這也 代表著它往往被應用在需要被高速運作的電路中。 現在來推導偽差動輸入的輸出電流與輸入電壓的比值，因為 M1、M2 操作在 飽和區，因此I、I 可以寫成
(
)
(
)
2 2 2 2 2 1 1 1 2 1 2 1 thn i OX n thn i OX n -V V L W C µ = I -V V L W C µ = I (2.13) 則輸出電流IO會為(2.8)中的兩式相減為(
i i)(
CM thn)
, OX n O V -V V -V L W C µ I 1 2 2 1 = (2.14) 其中VCM為輸入訊號的共模電壓，與式(2.2)比較可發現VX在式子(2.14)中不存 在。而偽差動輸入對的 Gm 可以表示為(
CM thn)
, OX n O m V -V L W C µ -V V I G 2 1 1 2 = = (2.15)圖 2.4 共模前饋電路
而從式(2.15)中，我們發現要調整偽差動輸入對的 Gm 只能改變輸入過模電壓VCM， 但改變VCM往往會以想整個電路的偏壓，也受限於輸入電壓擺幅，往往會造成整 體電路的線性度下降的結果。因此在設計為差動輸入對的電路時，需要學找另外 一個可以調整 Gm 的方式。
然而偽差動輸入對在共模排斥比(common mode rejection ratio)上表現得很 差，共模排斥比是輸入訊號的差動小訊號的增益AD除以輸入訊號的共模訊號的 增益AC。而在理想狀況下，差動輸入對的AC為零，因此共模排斥比無限大。 讓我們觀察圖 2.3，可發現因為沒有尾電流源的關係，在分析輸入訊號的差 動訊號與共模電壓時的電路會是一樣的，因此偽差動輸入對的共模排斥比會是 0dB。因此使用偽差動輸入對的電路架構時，必須加入一個共模前饋電路(common mode feedforward)來增加電路的共模排斥比。 共模前饋電路的運作方法已經表示在圖 2.4 中，共模前饋電路運作的基本理 念是另外製造一個提供訊號共模電壓的路徑到輸出端消去訊號的共模電壓，確保 輸出端只會輸出差動訊號，因此可以有效的提升電路的共模排斥比。而從圖 2.4 可以簡單的看出共模前饋電路的運作方式，在圖 2.4 上面的路徑為輸入訊號，包 含了差動與共模訊號，而下面的路徑則只包含了共模訊號，而將兩路徑的訊號在 輸出端相減，最後只會有差動訊號流出輸出端。
圖 2.5 操作在三極區且固定 Vds 之差動輸入對 2.2.4 2.2.4 2.2.4 2.2.4 操作在三極區且固定操作在三極區且固定操作在三極區且固定操作在三極區且固定 VdsVdsVds 之差動輸入對Vds之差動輸入對之差動輸入對之差動輸入對 在這小節將介紹一個將差動輸入對操作在三極區的架構。而此架構如圖 2.5 所示。而這個架構的輸入端也是偽差動輸入對，但 M3、M4 操作在線性區，而其 中V將會是 M3、M4 的VDS電壓，因為在 M1、M2 閘極端的運算放大器，將會強 迫 M1、M2 的源極電壓與V相同。因此我們可以利用 NMOS 的電流公式將 I1、 I2 表示成 (2.16) (2.17) 而輸出電流 I 為式子(2.11)、(2.12)相減，則輸出電流 I 為 (2.18) 我們可以從式子(2.13)中看出，如果V可以為一定值時，則輸入電壓將 會正比輸出電流 I，因此操操操作在三極區且固定 Vds 之差動輸入對這個架構能提升操 我們差動輸入對的線性度。而從式子(2.18)也可以知道，可以簡單的利用調整 V，來調整電路的 Gm 值。
M3
M4
M1
M2
I1
I2
Vtune
Vtune
Vi+
Vi-2 ' 1 ( )[( ) ] 2 tune n ox i T tune V W I C V V V Lµ
+ = − − 2 ' 2 ( )[( ) ] 2 tune n ox i T tune V W I C V V V L µ − = − − ' 1 2 n ox( )( i i ) tune W I I I C V V V Lµ
+ − = − = −圖 2.6. 輸入衰減架構示意圖 圖 2.7. MIFG NMOS 的架構圖. 2.2.5 2.2.5 2.2.5 2.2.5 浮置浮置浮置閘浮置閘閘閘極極極極的轉導器的轉導器的轉導器的轉導器 現在來介紹另外一種利用衰減來設計線性轉導的架構。圖 2.6 為此種設計理 念的區塊圖。其中係數 α 是一個小於一的值。我們可以從圖 2.6 看出系統的輸 入電壓被衰減了 α 倍，因此輸出電流i可以被寫成
i
o=
a v
1(
α
i)
+
a
2(
α
v
i)
2+
a v
3(
α
i)
3+L
(2.19) 從式子(2.19)中我們可以發現第三諧波失真會比沒有加入 α 被衰減的原始 電路小了α 倍。而這種架構會有兩種主要的缺點，一個是電路的轉導值會下降， 另一個則是如何實現一個完美的衰減電路。 而一個高效能的訊號衰減器可以由浮置閘極(floating gate)來達成。在這個技 術中，我們使用多重輸入的浮置閘極 MOS 元件。MIFG(multiple input floating gate)MOS 元件是由一個浮置閘極且有均勻間隔輸入所組成的、一個基本的 MIFG NOMS 的架構如圖 2.7 所示。這種架構能被有雙層多晶矽柵金屬氧化物的製程所實現。而浮置閘極則是透過電容來連接到 input。等效的浮置閘極電壓可以寫成 1 1 = = + + + = + + +
∑
∑
n GS S GD D GB B i i i FG n GS GD GB i i C V C V C V C V V C C C C (2.20) 其中 VS , VD, 根 VB為源極、汲極、與基板在 MOS 中的電壓。從這個式子中可以 看出，寄生電容將會稍微的影響浮置閘極的電壓，而成為此種架構電路運作時的 一項需要被考慮的非理想效應。所實現之高線性度轉導式運算放大器
所實現之高線性度轉導式運算放大器
所實現之高線性度轉導式運算放大器
所實現之高線性度轉導式運算放大器
3 33 3.1 .1 .1 簡介.1 簡介簡介簡介 在上一章節中，我們已經介紹了數種不同的轉導式運算放大器的基本架構和 幾種能增進線性度的方法。另外在前面的章節中，我們也已經討論過轉導式運算 放大器與其他運算放大器相比的最大缺點就是線性度往往較低。而隨著製程的進 步，短通道效應與其他非理想效應會越來越明顯，因此如何更進一步的提升轉導 式放大器的線性度是現今設計轉導式放大器的一個重要課題。因此在本章中我會 使用一個叫做雙差動輸入對(Double Differential Pair)的技術，設計出一個擁有可 調式轉導之高線性度的轉導式運算放大器的架構。 另外隨著 CMOS 的尺寸縮小，和在現今 SOC 系統的需求上，往往會要求較低 的電源供應電壓，以及較小的功率消耗。因此有些增進轉導式運算放大器線性度 的架構，並不適合運用在這上面。因此接下來在本章中，我會提出一個以偽插動 輸入對為基本架構的高速轉導式運算放大器。因為偽差動輸入對的架構中不需要 尾電流源，因此較其它的轉導式運算放大器架構而言，更適用於低電源供應電壓 的應用上。然而偽差動輸入對往往受困於較小的轉導值，因此我將在本章中提出 一個改良式的偽差動輸入對的電路架構，使得偽差動輸入對更能被適用於高速電 路之中。 在上一章節中我們也已經講過，偽差動輸入放大器電路需要一個共模電壓回 授來穩定輸出端的共模電壓，而這個共模電壓回授電路也會在這章中實現。另外 我們也以講解過偽差動輸入對的架構需要一個共模電壓前授來增加 CMRR 的值， 而這個共模電壓前授電路也會在這章節中實現。
3.2 3.2 3.2 3.2 源源源極退化源極退化極退化電流鏡極退化電流鏡電流鏡轉導調整機制之電流鏡轉導調整機制之轉導調整機制之轉導調整機制之雙雙差雙雙差差動輸入差動輸入動輸入對動輸入對對對轉導式運算放大器轉導式運算放大器轉導式運算放大器轉導式運算放大器 在本節中，將會實現一個擁有可調式轉導之高線性度轉導式運算放大器。這 次所實現的轉導式運算放大器將會結合兩個電路技設計巧，一個是雙差動輸入對， 另一個是源極退化電流鏡，我們在下面的章節中將會先分別介紹這兩種電路的運 作原理與好處，並利用 TSMC CMOS 0.18µm 製成實現一個 1.8V 工作電壓的高 線性度轉導式運算放大器。 3.2.1 3.2.1 3.2.1 3.2.1 轉導式運算放大器轉導式運算放大器轉導式運算放大器轉導式運算放大器的主電路與其運作原理的主電路與其運作原理的主電路與其運作原理的主電路與其運作原理 a. 雙雙雙差雙差差差動輸入動輸入動輸入動輸入對對對對 在前面的章節中已經討論過，在差動輸入對中第三項諧波失真將會支配總諧 波失真的大小，而雙差動輸入對是一種有效消除 HD3 的方法。雙差動輸入對的架 構圖如圖 3.1 所示，此雙差動輸入對是用兩組源極退化差動輸入對所組成。其中 電晶體 M1~M2、M3~M4 的大小分別為( )1 W L 與( )2 W L ，而根據第二章所提到的源極 退化差動輸入對的電壓對電流的關係式每一個 M1 ~M4 的電流可寫為 2 1,2 1,2 1 ( ) 2 i o m i dsat V i G V V = − (3.1) 我們將(3.1)以泰勒展開式展開後可得 3 5 1,2 1,2 2 4 1 1 ( ...) 8 128 o m i i i dsat dsat i G V V V V V = − − (3.2) 由圖 3.1 可得知輸出電流可以寫成 (3.3) 將式子(3.2)帶入(3.3)前兩項中可得式子(3.4) (3.4) 由(3.4)式可以觀察出若電路有(3.5)式的關係，3次方的雜訊則會為零，因此不 理想效應所產生的三次項理想上會消失，而三次項越小也就代表THD越小，所以
(
2 1) (
2 1)
out o o o o o o I =I +−I − = I + −I + − I −−I − 3 5 3 5 2 1 2 2 4 1 2 4 2 2 1 1 1 1 1 1 ... ... 8 128 8 128 o o m i i i m i i idsat dsat dsat dsat
I I G V V V G V V V V V V V + + + + + + + + − = − − − − −
2 (W) L 1 (W) L 圖3.1 雙差動輸入對 使用 DDP 的架構可以比單獨的源極退化差動輸入對更有效的改善線性度。 (3.5) (3.6) 而(3.5)式經過推導後能寫成(3.6)式，從(3.6)式能發現，我們在設計時可以藉 由設計兩組差動輸入對的大小與尾電流源的比例，來使電路第三斜坡失真的係數 為零，此設計方法能使電路的線性度增加超過 20dB。 b. b. b. b. 源源源極退化源極退化極退化極退化電流鏡電流鏡電流鏡電流鏡 理想上轉導式運算放大器的頻寬將會與 L Gm C 成正比，因此調整轉導值可以調 整轉導式運算放大器頻寬，透過這種機制電路能有效抵抗製程飄移，並能藉由調 整轉導值來達到實際應用所需的頻寬。因此如何擁有大的調整範圍又不影響整體 電路的效能也是設計轉導式運算放大器很重要的課題。 而從第二章我們可以知道源極退化差動輸入對的電阻值與轉導值有反比關係， 因此傳統上可以藉由調整電阻值的方式來調整轉導值。但是這種方式有兩種 1 2 2 2 1 2 ( ) ( ) m m dsat dsat G G V = V 1,2 1 3 3,4 2 ( ) ( ) ( ) I W L I = W L
圖3.2 源極退化電流鏡
缺點。一個是會影響線性度，我們已經在第二章提過電阻值的大小會影響源極退 化差動輸入對電路的線性度。另一個問題則是無法保持(3.5)的關係式，因為一 邊要維持(3.5)式，一邊要利用調整電阻來調整轉導值是困難且不切實際的。因 此我們必須找出另一種調整轉導值的機制來調整雙差動輸入對的轉導值。在這裡， 我使用了源極退化電流鏡(source-degenerated current mirrors)的電路來做為在雙 差動輸入對轉導的調整方法。源極退化電流鏡的架構如圖3.2，其中M7~M10將運 作在三極區當做一電阻用，藉由外部控制電壓來調整M7.M8對M9.M10的電阻比例 值，當改變Vtun對Vtunmin的電壓比時，電阻比例值也會改變，也就是說M5、M6 對M11、M12的Vgs值也會改變，所以此時輸入端透過電流鏡複製到輸出端的電流 比例就不同，進而改變轉導值。且在調整轉導值時，Vtunmin的電壓不會改變， 所以這種調整轉導值的方法不會影響到輸入端的共模電壓的範圍，因此可以擁有 較大的轉導值調整範圍，而不會降低電路的線性度，所以當製程或是溫度造成漂 移的時候，則可以藉由此調整電路調整轉導值，可以確保轉導式運算放大器可以 正常操作在我們所需要的頻率。
圖3.3源極退化電流鏡轉導調整機制之雙差動輸入對轉導式運算放大器 C. C. C. C. 轉導值轉導值轉導值 轉導值 一個擁有可調式轉導之高線性度轉導式運算放大器已經實現在圖3.3中，而 其中M1~M2、M3~M4的大小分別為(W)1 L 與( )2 W L ，而I 等於1 I 且2 I 等於3 I ，M5、M6、4 M11、M12大小相等，M7~M10相同。因此整個電路的轉導值可以藉由(3.1)推導成 (3.7)式，其中β與Vtunmin和Vtun的關係式為(3.8)式 (3.7)
(
)
(
)
2 min 2 tun th tun thV
V
V
V
β
∝
−
−
(3.8) 從(3.7)與(3.8)中，可以發現此轉導式運算放大器確實可以透過源極退化電 流鏡來調整轉導值。並且也能發現在雙差動輸入對的架構下，兩組差動輸入對的 轉導值為相減，造成轉導值的下降，這也就是雙差動輸入對通常不會運用在較高 速的電路中的原因。 3,4 2 1,2 1 2 3,4 2 1 1,2 1 1 1 1 1 m gm R gm R G R gm R R gm R β = − + + 3.2.2 3.2.2 3.2.2 3.2.2 雜訊分析雜訊分析雜訊分析雜訊分析 雜訊是在設計電路過程中一個非常重要的一個課題。在設計電路過程必須仔 細計算雜訊的影響以確保能正確的傳輸訊號。在 CMOS 電路中主要有兩種雜訊， 一種叫做閃爍雜訊(flicker noise)或稱為頻率雜訊，它的大小會與頻率成反比。而 另一種稱為熱雜訊(thermal noise)，且熱雜訊式由於隨機的電子移動所造成的與 直流電流無關。當運作頻率低於轉折頻率(corner frequency)時，閃爍雜訊為電路 中主要的雜訊來源。相反的當運作頻率高於轉折頻率時，熱雜訊將會為電路中主 要的雜訊來源。奈米電路的轉折頻率大小通常在幾百 k 赫茲左右，因此在我的電 路中，熱雜訊將為主要的雜訊來源。熱雜訊可以被表示為一個連結 MOS 汲極與源 極的電流源，此電流源的強度密度可以表示為
I
n4
kT
δ
g
m 2=
(3.9) 其中 k 波茲曼常數(Boltzmann constant)，T 是絕對溫度，gm式雜訊來源的轉 導值，而 δ 是雜訊相關係數與基板有關。我們定義g
m(n)=
g
m(n+1)，n 為偶數 (ex: 2 1 m m g g = )。因此圖 3.3 中的輸出熱雜訊強度經過計算可以寫成 2 2 1 2 1 1 1 2 5 1 2 5 17 2 7 2 2 3 2 2 2 7 2 1 2 1 8 8 1 2 1 m mI m m n m m m mI m R g g R g R g I kT kT g g R g g R g Rδ
δ
δ
δ
δ
+ + × + + = + + + + × + + (3.10) 3.2.3 3.2.3 3.2.3 3.2.3 共模回授電路共模回授電路共模回授電路共模回授電路 在主要電路之外，在設計差動輸入對時外部的輔助電路來維持電路的輸出的 共模電壓，因為差動輸入對的輸出共模電壓可能會因為一些電流鏡的不匹配造成 飄移。而當轉導式運算放大器運用在 Gm-C 轉導電容式濾波器時，輸出點會當作 下一級的輸入點。而電路在設計時，是針對一個假定的 Vi 的共模電壓值來設計， 若輸出點的共模電壓電壓值與輸入點不同，便有可能使得下一級的轉導式運算放圖 3.4 共模回授電路
大器沒辦法正常運作，因此我們需要一個共模電壓電路來鎖定住輸出的電壓點。 而所採用的電路如圖 3.4。
在共模電壓回授的電路中，將會在整的迴路中形成負回授，以圖 3.3 與圖 3.4 為例，當輸出電壓的共模電壓(VON 或 VOP)上升大於電壓 VREF 時，經由 MF1~MF4 將會使 A 節點的電壓下降，接著 A 節點電壓下降，流經 MF10 的電流會 上升，使得 B 點的電壓上升，也就是使得節點 VCM 的電壓上升，而此處的 VCM 接回到圖 3.3 主電路之後，便能使得原本已經上升的輸出共模電壓下降到我們預 設的電壓 VREF，反之亦然。 而當轉導式運算放大器運作在較高的頻率時，共模回授電路必須要能確保穩 定。而圖 3.4 共模回授電路的開路增益可以寫成
(
L out)
mf B mf A out mf mf out CMFB CMFB R sC g C s g C s R g R s g s A × + + + × = × ≅ 1 1 1 ) ( ) ( 13 8 4 , 1 (3.11) 其中 CA 和 CB 是點 A 和點 B 的總電容值。從 (3.11)式,，主要極點位置在 ) /( 1 CL×Rout 而兩個次要極點分別位在 gmf8/CAandgmf13/CB。而這兩個次要極點圖 3.5 在同樣的電流下 VDS與 gm 關係圖
在設計轉導式運算放大器時，因該將它們的位置設計成遠離電路的單增益頻率點 (unit gain frequency) ，以增加轉導式運算放大器電路的相位安全邊限(phase margin)，使整個電路系統更穩定。 3.3 操作在飽和操作在飽和操作在飽和區且操作在飽和區且區且固定區且固定固定固定 VdsVdsVdsVds 之差動輸入對的高速轉導運算放大器之差動輸入對的高速轉導運算放大器之差動輸入對的高速轉導運算放大器之差動輸入對的高速轉導運算放大器 在本節中將實現一個擁有不錯的線性度且高速的轉導式運算放大器。為了讓 轉導式運算放大器能操作在較高的速度中，這次我設計的電路將使用偽差動輸入 對，並提出一個操作在飽和區且擁有固定 Vdssss 的電路來提升偽差動輸入對的線性 度。而且為了更進一步提升電路的線性度，將會加進一個移動補償(Mobility compensation)的電路。這個高速轉導式運算放大器將利用 TSMC CMOS 0.18μm 來實現，它的工作電壓為 1.5V。 3.3.1 3.3.1 3.3.1 3.3.1 轉導式運算放大器轉導式運算放大器轉導式運算放大器轉導式運算放大器的主電路與其運作原理的主電路與其運作原理的主電路與其運作原理的主電路與其運作原理 a. a. a. a. 操作在飽和 操作在飽和操作在飽和區且操作在飽和區且區且區且固定固定 Vds固定固定VdsVdsVds 之偽差動輸入對之偽差動輸入對之偽差動輸入對之偽差動輸入對 我們已經在 2.2.4 小節討論過了傳統的操作在三極區且固定 Vds 之差動輸入 對的電路。從式(2.18)中我們可以發現圖 2.5 中的V必須要保持定值才能使 輸入電壓對輸出電流保持線性關係。式子(2.16)、(2.17)是 CMOS 在三極區的電 流公式。我們知道為了要讓式子(2.16)、(2.17)更符合現實情況的話，則圖 2.5 中的 M3、M4 則必須操作在深三極區，也就是 M3、M4 的 Vds(V)要越低越好。
從圖 3.5 我們可以發現深三極區時，gm 會非常的小。而轉導式運算放大器的單 位頻寬大約正比 G CL，也就是說傳統的三極區且擁有固定 Vds 之差動輸入對電路 要操作在高頻時需要很大的電流 I 去達成。而從圖 3.5 中我們可以發現在同樣的 電流下當 MOS 操作在飽和區時的 gm 值將會遠大於操作深三極區，因此將圖 2.5 中的 M3.M4 操作在飽和區能使 OTA 比 M3.M4 操作在線性區在損耗同等的功率時， 能運作在更高頻。因此我將實現一個將操作在飽和區且固定 Vds 的偽差動輸入對 的電路。現在唯一的問題在於當圖 2.5 的電路操作在飽和區時是否能使電路的輸 入電壓與輸出電流仍然保持線性關係，由 CMOS 飽和區的電壓-電流可以將圖 2.5 中輸出電流 I 寫成(3.12)式(考慮通道調變效應) (3.12) 而 而 而 而
!
"
#$%
&
'
"
#$&
(3.13) 將(3.13)式帶入(3.12)是可以得到(3.14)式
( " )&*+,
-
. /0
&1
#$%
23411 6
27&84
(3.14) 從(3.14)式我們可以發現保持Vtune(Vds)的固定時，可以維持 (1+λVtune)定值， 而 #$信號的共模電壓也為一定值，因此輸入電壓 &對輸出電流I仍然成線性冠 係。操作在飽和區且擁有固定Vds的偽差動輸入對的電路，仍然可以有效增進轉 導式運算放大器電路的線性度。 另外在圖 2.5 中可知，必須要有一個運算放大器去鎖住 M3 跟 M4 的 Vds 的電 壓，然而若是用一個運算放大器來做這個動作可能會產生一個低頻的極點。因此, 一些其他的電路就被提出來取代運算放大器去作鎖定的動作，而這些電路的架構 是越簡單越好，才不會產生低頻的極點使相位增益變小。[8]就提出 Feedforward 2 2 1 21
[(
)
(
) ](1
)
2
n ox i th i th tuneW
I
I
I
C
V
V
V
V
V
L
µ
+ −λ
=
−
=
−
−
−
+
圖 3.6 改良式的feedforward regulated cascode 轉導式運算放大器電路
Regulated Cascode的方式來鎖定 M3 跟 M4 的洩極到源極電壓 Vds。然而
Feedforward Regulated Cascode 這個方式需要較高的電壓，為了達到使電路能 在 0.18um 較低壓時也能運作，並減少功率的損耗，因此在圖 3.5 中我提出了一 個電路對Feedforward Regulated Cascode做出改進，以適應更低壓的製程。 在圖 3.6 的電路中，我們利用 M5.M6 來取代之前所提到的運算放大器來固定 M3、M4 源極端的電壓。下面是他的運作原理，若假設 Vi+的電壓上升，則此時 M1 的汲極端電壓會下降，造成 M3 的極端電壓會改變，造成電路不線性。而經由 M5 可以改善這個現象，因為當 M1 的汲極端電壓會下降時，相當於 M5 的閘極端 電壓下降，導致 M5 的汲極端電壓上升，相當於 M3 的閘極端電壓上升，則 M3 的 源極(也就是 M1 的汲極端)電壓會上升，來抵銷當 Vi+上升時，M1 汲極端電壓下 降的現象(當 Vi+電壓下降時，同理可證 M5 會使 M1 汲極端的電壓維持穩定)。由 上面的過程我們可知 M5 提供一個負回授的路徑，來讓 M1 的 Vds 維持一個定值。 經由這個設計能使電路簡單許多，能達到相同的功能，並且能降低所需的電壓和 功率，也不會像使用運算放大器出現低頻的極點，能使整個轉導式運算放大器的 效能改善不少。 而將固定Vds之差動輸入對操作在飽和區而不是三極區還有一個好處，我們
壓得很低來增加操作在三極區電路的線性度。像是在[7]、[9]中就提出了兩種不 同的偏壓電路來鎖定並壓低Vds的值。而操作在飽和區，對Vds的大小較不在意， 因此我可以利用像圖3.5中一個簡單的回授電路去鎖定Vds即可。也較是說在設計 鎖定Vds的電路時，操作在飽和區往往比在三極區中來的簡單且節省功率。 B. B. B. B. 移動補償移動補償移動補償 移動補償 為了更進一步的提高線性度，我將在轉導式運算放大器中加入移動補償的電 路，使用移動補償的好處除了可以增加轉導式運算放大器的線性度，另外因為多 增加的電路操作在次臨界區(subthreshold region)，所以電路所使用的功率不會增 加太多。在下面圖 3.7(a)、(b)分別為一般的偽差動輸入對跟加入移動補償的偽 差動輸入對架構。 當 M1a and M1b 運作在飽和區時考慮非理想效應電流 ID可表示成式子(3.15)
(
)
(
)
(
)
2 , ( ) -1 2 1 -S n o x G S t h n S D s a t D S G S t h n W C V V L I V V Vµ
λ
θ
= + + (3.15)3.15)3.15)3.15) 其中 Cox 是單位面積之閘氧化層電容, μn 是電子遷移率, θ 是遷移減少常 數, Vthn 是 NMOS 臨界電壓, λ 是輸出阻抗常數。而差動輸出電流可以經由泰勒 展開式展開寫成 3 5 7 1 2 1 3 5 7 O D D in in in inI
=
I
−
I
=
a V
+
a V
+
a V
+
a V
+L
(3.16)3.16)3.16)3.16) 其中。而操作在飽和區中的第三項諧波失真係數可寫為(3.17)(
)
3, 4 ( ) 32 1 s n ox s sat cm thn W C L a V Vµ
θ
θ
= − + − (3.17)3.17)3.17) 3.17) 而當 M1a 和 M1b 運作在次臨界區時考慮非理想效應電流 ID可表示成式子(3.18)圖3.7 (a)基本的偽差動輸入對. (b)移動補償的偽差動輸入對 , 0 1 G S D S T T V V V V w D s u b w W I I e e L ξ − = − (3.18)3.18)3.18) 3.18) Io是是製程相關係數, ξ 是次臨界斜率係數, and VT是臨界電壓。而由式(3.18) 可得當 M1a 和 M1b 操作在次臨界區時，它的第三諧波失真係數為(3.19)
(
)
0 3 , 3 2 4 c m T V V w su b w T I W a e L V ξ ξ = (3.19) 我們可以從式(3.17)跟式(3.19)發現，第三諧波失真項如果符合(3.20)的條件 時，第三諧波失真項會被消掉，達到增加線性度的目的。a
3,sat+
a
3,sub=
0
(3.20) 而整個移動補償的架構如圖3.6(b)所示，其中M1運作在飽和區、M4運作在次 臨界區。而M2、M3為一源極隨耦器，目的是讓M4正確操作在次臨界區。 C. C. C. C. 轉導值轉導值轉導值 轉導值 一個擁有高線性且高速度轉導式運算放大器已經實現在圖3.8中，其中 M1~M6為一組操作在飽和區且擁有固定Vds之差動輸入對，而M17~M22是當作移動圖3.8 以實現之轉導式運算放大器 補償電路中的次臨界輸入對。而Vtune將可以用來為調整個電路的Gm，以對抗 製程飄移。而VD1、VD2將會被接到共模前授電路做為共模電壓來源的參考點，而 Vcm會接到共模回授電路，以為維持共模輸出電壓的位準。而整個電路的轉導值 即為gm gm ，而因為M21操作在次臨界區gm 會非常小，因此轉導值大約等 於gm。而整個電路的增益可以寫成
;
<" =>
-=>
?=>
@AB
AB
?AB
@C
D$E0 =>
1=>
?AB
?AB
@C AB
4
(3.21) 3.3.2 3.3.2 3.3.2 3.3.2 雜訊分析雜訊分析雜訊分析雜訊分析 我們已經在前面 3.2.2 節中討論過轉導式運算放大器中雜訊組成，就如 同 3.2.2 節所說的熱雜訊將為這次我所設計的轉導式運算放大器中組要的來源。 熱雜訊可以被表示為一個連結 MOS 汲極與源極的電流源，此電流源的強度密度可 以表示為 (3.9)式。同樣的，我們定義g
m(n)=
g
m(n+1)，n 為偶數 (ex:gm1 = gm2 )。 因此圖 3.8 中的輸出熱雜訊強度經過計算可以寫成圖 3.9 共模回授和前授電路
(
)
2 2 3 7 1 2 7 15 11 3 3 8 1 m m n m m m m m ds g g I kT g g g g g rδ
= + + + + (3.22) 從(3.22)式中可以發現用來鎖定輸入對 Vds 的 M5、M6 並不會影響輸出的熱 雜訊的大小。而雜訊主要來源為差動輸入對 M1、M2。有就是說要使電路越快， 付出的代價就是熱雜訊越高。 3.3.3 3.3.3 3.3.3 3.3.3 共模回授電路與共模前授電路共模回授電路與共模前授電路共模回授電路與共模前授電路共模回授電路與共模前授電路 我們已經在 3.2.3 中說明為何差動輸入對電路需要共模回授電路的原因。但 對於偽差動輸入對的電路來說，它的共模控制電不僅僅需要共模回授電路，還需 要一個共模前授電路來抵抗由輸入共模訊號所引起之輸出共模電壓。而共模前授 電路的運作原理我們已經在 2.2.3 節中講解過了。而為了使電路簡單化，我將使 用在一個同時包含共模前授與回授的電路。此電路如圖 3.9 所示。此共模回授電 路將經由輸出共模電壓產生回授電流並流經共模前授電路，且 MF1、MF2 的大小 將為 MF3 的一半。現在假設 VO+上升，則流經 A 點的電流會下降，而因為 MF3 的 電流大小不變，因此將會有一電流 ICMFB流到共模前授的電路，導致 VCM 電壓上升， 最後接回圖 3.8，則使 VO+下降回到Vrref為止，達到共模回授的目的。而共模前訊號為 VF GVH，而流經 MFF2 訊號為 VF% GVH。因此流經 MFF4 的訊號只 剩下共模電壓 VCM。此訊號將被複製到轉導式運算放大器的輸出點的下方，如此 一來能強迫輸出點 Vo+與 Vo-只輸出小訊號，如此一來圖 3.8 中的轉導式放大器 的共模排斥比就能提升。 而同樣的我們必須要保證圖 3.9 的電路在高頻運作的時候仍然能保持穩定， 因此必須確保安全相位在高頻時仍然足夠。而圖 3.9 電路的開路增益可以寫成
(
)
CM FB CMFB 1, 2 6 4 ( ) ( ) 2 1 1 1 out mf mf out A B L out mf mff A s g s R g R C C s s sC R g g ≅ × × = + + + × (3.23) 其中 CA 和 CB 是點 A 和點 B 的總電容值。從 (3.11)式,，主要極點位置在 ) /( 1 CL×Rout 而兩個次要極點分別位在 gmf8/CAandgmf13/CB。而這兩個次要極點 在設計轉導式運算放大器時，因該將它們的位置設計成遠離電路的單增益頻率點， 以增加轉導式運算放大器電路的相位安全邊限，使整個電路系統更穩定。第四章
第四章
第四章
第四章
轉導式電容濾波器
轉導式電容濾波器
轉導式電容濾波器
轉導式電容濾波器
4 44 4.1 .1 .1 簡介.1 簡介簡介簡介 在現今的通訊系統以及 SOC，類比濾波器佔著很重要的地位。而其中連 續時間的類比濾波器更是現今被注重議題之一。連續時間的類比濾波器往往被用 來限定訊號的頻帶達到去除雜訊的效果，以及用來去除假頻的訊號，或者是用來 使增益和延遲時間相同等等的用途。 而類比濾波器的架構大致上能分成主動 RC 濾波器、切換式電容濾波器、 MOSFET-C 濾波器、以及 Gm-C 濾波器等四種種類。主動 RC 濾波器中需要 OPamp， 而 OPamp 往往會限制住濾波器的頻率，而且電路中需要被動元件電阻 R 與電容 C， 往往會需要較大面積，且 R 值的準確度在 CMOS 中也是一個挑戰。而切換式電容 濾波器則是利用不停的開關電容來取代電阻，而這個電阻會跟電容大小與切換頻 率的比率有關，但此種架構也不適用於較高頻率的應用。而 MOSFET-C 濾波器架 構的設計如主動 RC 濾波器一般，但是它利用 MOSFET 運作在三極區來取代 R，但 是必須注意到 MOSFET 運作在三極區的 R 直是非線性的，因此在設計差動輸入電 路時要非常小心，因為這非線性的 R 值可能會使正向訊號與反向訊號在路徑中相 消，而造成非理想效應。 而 Gm-C 濾波器則是由轉導式運算放大器與電容所組成。在類比電路與系統 中，轉導式運算放大器是一個重要的電流式基本元件。而 Gm-C 濾波器相較於主 動 RC 濾波器和切換式電容濾波器能操作在更高的頻率，它能操作在 kHz~幾百 MHz 而它相較於主動 RC 濾波器和 MOSFET-C 濾波器架構而言，因為電路架構簡單且是 操作在開路迴路下，往往能有更佳的頻率響應。但是不管是在操作頻率與
圖 4.1 全差動積分器 圖 4.2 單端積分器 線性度上，Gm-C 濾波器的效能會高度的受到轉導式運算放大器的影響。因此近 年來有非常多的研究致力於如何增加轉導式運算放大器上，來提升 Gm-C 濾波器 的效能[15]-[16]。 4 44 4....2 2 2 2 Gm-C 積分器積分器積分器積分器 積分器是在連續時間濾波器中的基本架構。因此在 4.2.1 中，我們將會 介紹基本的 Gm-C 積分器的架構。在理想的狀態中，此積分器將會有無限的輸出 阻抗、輸入阻抗、頻寬、並且它的輸出電流將和輸入電壓成線性關係。而在 4.1.2 中我們將介紹 Gm-C 積分器的非理想效應。 4.2.1 4.2.1 4.2.1 4.2.1 理想積分器模型理想積分器模型理想積分器模型理想積分器模型 圖 4.1、4.2 分別為差動和單端 Gm-C 積分器的基本模型。因為在理想的積 分器中，輸入電組與輸出電阻都為無限大。因此，不管是單端或差動積分器我們 可以由圖中導出它們的輸出電壓與輸入電壓關係式都為
L i m L o o sC V g sC i V = = (4.1) 若將若將若將若將 s=jω帶入(4.1)式，此理想積分器的轉移函數可以寫成(4.2) ) jω ( ) jω ( 1 jω ) jω ( ) jω ( ) jω ( jX R C g V V H L m o i + = = = (4.2) 由(4.2)式我們可以發現它的安全相位=-180°+tan-1 (X(jω)/R(jω))，當一 個轉導式運算法大器為理想時，因為 DC 增益無限大則它的安全相位將為-90°。 而我們定義品質係數(quality factor)為(4.3)式，因此當積分器為理想時，品 質係數為無限大。 ) jω ( ) jω ( ) jω ( R X Q = (4.3) 4.2.2 4.2.2 4.2.2 4.2.2 積分器的非理想效應積分器的非理想效應積分器的非理想效應積分器的非理想效應 在非理想的轉導式運算放大器中，因為有一些寄生的電容電阻所產生的零點 與極點，因此將產生一些非理想項與延遲在積分器的轉移函數中。而我們可將這 些高頻的零點與極點等效成一個極點。此極點若位在右半邊複數平面(RHP)，將 會造成相位的延遲。反之將會造成相位的提前。 一個非理想的積分器模型圖以表示在圖 4.3，而它的轉移函數可以寫(4.4) 2 2 1 ( ) 1 1 ( ) 1 1 out m nonideal L IN o o V s g s s H A C V s g s s g τ τ τ − − = = = + + (4.4) 而有限的主極點τ和有限的 DC 增益可以寫成(4.5)式 圖 4.3 非理想單端積分器
通常 1/τ1|<<ωT<<|1/τ2|。而從圖 4.4 可知有限的 DC 增益以及寄生極點將使安 全相位發生誤差再也非-90°。此誤差可以寫成(4.6)式 ( ) arg[Hnonideal( )] 90 ϕ ω ω ∆ = + ° (4.6) 而品質係數將重新寫為(4.7)式 ( ) ( ) tan( arg( ( ))) ( ) nonideal nonideal X Q H j R ω ω ω ω = = − (4.7) 從(4.3), (4.6), and (4.7)，可以導出品質係數約為(4.8)式，而非理想的無限大。 2 1 1 1 ( ) nonideal Q ω ≈ωτ −ωτ (4.8) 圖 4.4 理想與非理想積分器增益與相位圖
圖 4.5 利用轉導式運算放大器的電阻(a)單端(b)雙端 4.3 4.3 4.3 4.3 電阻與電感電阻與電感電阻與電感電阻與電感 在被動濾波器的設計中，將會使用到電阻、電容與電感。而我們知道主動濾 波器的設計原理是源自於被動濾波器的是設計原理。也就是在主動式濾波器的設 計中就會利用一些較特殊的電路接法來取代被動濾波器裡的被動元件。在這個小 節中，我們將分別介紹如何利用轉導式運算放大器來取代電阻與電感。 4.3.1 4.3.1 4.3.1 4.3.1 電阻電阻電阻 電阻 電阻是濾波器中一個基本的元件。而圖 4.5 為利用轉導式運算放器來兜成單 端或雙端輸入電阻的電路圖。從 4.5(a)圖上可以注意到，轉導式運算放大器的 輸出負端將會接回輸入正端。也就是說在理想的狀況下，轉導式運算放大器的輸 入電阻無限大，輸入電流將會等於輸出電流。也就是說輸出與輸入電流將會與輸 入電壓有(4.9)這個關係式 i o m i
I
=
I
=
g V
(4.9) 所以它的等效電阻 R 會為 1 i i m V R I g = = (4.10) 而在雙端輸入的接法中，必須注意到的是轉導式運算放大器的輸入與輸出的接 法必須為正負反接，否則我們將會推導出一個負的電阻值。而如同推導(4.9)式， 我們將可以同樣推導出圖 4.6(b)的接法將會等效益為一電阻 R 與(4.10)式同。圖 4.6 利用轉導式運算放大器的電感(a)單端(b)雙端 m o i i -g I V I -V V R= + = = 1 (4.11) 4.3.2 4.3.2 4.3.2 4.3.2 電感電感電感 電感 電感也是一個在 RLC 濾波器的基本元件。圖 4.6(a)、(b)為轉導式運算放大 器所等效的單端和雙端電感。它的電路理念是利用一個迴轉電路(gyrator)來使 負載電容 C 等效成一個電感 L。 從圖 4.6(a)中，我們可以把電流I、I 分別表示為 1 m2 2 I =g V (4.12) I2=g Vm1 1 (4.13) 而V 的電壓可以利用流過電容 C 的電流表示為 2 2 1 V I sC = × (4.14) 將(4.14)式中的I 、V 以(4.12)、(4.13)取代，則輸入等效阻抗可以表示為
