低介電常數奈米孔洞二氧化矽薄膜的乾式蝕刻特性研究

國立交通大學

材料科學與工程學系

碩士論文

低介電常數奈米孔洞二氧化矽薄膜的乾式蝕刻特性

研究

Studies on Dry Etch of Low Dielectric Constant Nanoporous Silica

Thin Films

研究生：劉吉峰

指導教授：潘扶民 博士

低介電常數奈米孔洞二氧化矽薄膜的乾式蝕刻特性研究

Studies on Dry Etch of Low Dielectric Constant Nanoporous Silica

Thin Films

研 究 生：劉吉峰 Student: Ji-Feng Liu 指導教授：潘扶民 Adviser: Fu-Ming Pan

國立交通大學 材料科學與工程學系

碩士論文

A Thesis

Submitted to Department of Materials Science and Engineering College of Engineering

National Chiao Tung University in partial Fulfillment of the Requirements

for the Degree of Master

in

Materials Science and Engineering July 2006

Hsinchu, Taiwan, Republic of China

低介電常數奈米孔洞二氧化矽薄膜的乾式蝕刻特性研究 研究生：劉吉峰 指導教授：潘扶民 博士 國立交通大學材料科學與工程學系 摘要 超大型積體電路(ULSI)在高電晶體容量與運算速度的需求快速增加 下，使得元件尺寸縮小，內連線尺寸也必須相對縮小。因此晶片的運作速 度不再受限於元件的操作速度，而是取決於其導線間之訊號傳遞速度。因 此，當導線的線寬逐漸縮小後，晶片的效能將主要受限於後段製程的內連 線延遲與耗損。為了改善這些問題，使用低介電常數材料作為導線間的介 電層為必要選擇。 本研究中所使用的低介電常數材料為奈米孔洞二氧化矽薄膜。然而， 由於高孔隙率的關係，衍生出許多製程上的問題，增加實際導入生產製程 上的困難，如吸水性、蝕刻氣體滲入孔洞等。有鑑於此，我們提出蝕刻後 移除模板分子的概念來改善上述之問題，並於蝕刻製程完成後，採用O3 氧 化法同時進行模板分子及光阻移除，而達到製程簡化的效果。於研究中， 我們已成功地利用模板分子於蝕刻後才進行臭氧煅燒移除的方式來改善原 先於蝕刻製程上所衍生出薄膜性質劣化的問題。 另外，本研究亦探討奈米孔洞二氧化矽薄膜的乾蝕刻特性，並進行溝

渠引洞結構圖案之蝕刻。藉由改變蝕刻條件，如反應氣體、F/C 比例、電漿 功率、偏壓(bias)以及系統壓力等，來了解其對於奈米孔洞薄膜的影響。於 研究中，我們發現奈米孔洞二氧化矽薄膜之蝕刻率會隨著電漿功率、偏壓 以及F/C 比例的增加而增加。另一方面，經 HMDS 疏水化改質處理的薄膜， 其蝕刻率會比未經處理的薄膜慢，顯示蝕刻速率與薄膜本身的碳含量有很 大的關係。

Studies on Dry Etch of Low Dielectric Constant Nanoporous Silica Thin Films Student: Ji-Feng Liu Adviser: Fu-Ming Pan

Department of Materials Science and Engineering National Chiao Tung University

Abstract

Due to the rapid increase in transistor density and the operation speed of an IC chip, the ultralarge-scale integrated circuit (ULSI) has an urgent demand for scaling down the device size, and thus the dimension of the interconnect accordingly. Consequently, the performance of the chip is no longer solely limited by the operation speed of the transistors, but also depends on the speed of the signal propagating through the interconnect. As the line width of the metal interconnect reduces, the performance of an IC chip can be degraded by interconnect RC delay and power consumption. In order to alleviate the problems, low dielectric constant (k) materials are used to replace the

conventional intermetal dielectric (IMD), SiO2.

In this thesis, low-k nanoporous silica dielectrics used as the IMD material for ULSI applications is reported. Because of the high porosity, implementation of the nanoporous silica in the IC process will result in many integration problems, such as water uptake on the pore surface, impurity permeation thorough the pores, mechanical deficiency, etc. In this work, we propose a post-etch pore formation method to mitigate impurity diffusion in the nanoporous dielectric during the etch process and improve hydrophobicity of the low-k dielectric. Instead of conventional way to remove the organic template from the silica matrix by calcination before IMD pattering, nanopores of the

low-k silica dielectric are formed in-situ as the photoresist is stripped by ozone ashing after the reactive-ion-etch process.

In the study, we compared the etch characteristics of HMDS treated nanoporous silica thin film with pristine nanoporous thin film. We found little difference in surface morphology and microstructure between the two nanoporous thin films after reactive-ion etch. But the etch rate was significantly affected by the amount of carbon present in the silica matrix. This can be explained in terms of the dependence of the etch rate on the fluorine/carbon (F/C) ratio. The etch rate of the nanoporous silica thin film increases with the F/C ratio, plasma power and bias. For the post-etch pore formation process, the etch rate of the organic surfactant templated silica thin film was found to be comparable to that of a dense silica thin film.

致謝 碩士論文的完成，首先我要感謝我的家人，在這兩年來默默地在背後 支持我，成為我最大的後盾，得以無後顧之憂並且埋首學業，在此致上最 高敬意。 其次，我要感謝潘扶民博士在碩士修業期間對我的諄諄善誘，使得我 對半導體材料及奈米科技有了更進一步的認知，如沐春風的教導更令我開 拓視野。 我的學長－致宇－感謝你這段期間在研究工作上對我的幫助，引領矇 懂的我逐漸進入狀況，我會永遠記住這段一齊奮鬥的歲月。 還有宜芳、協宗、大憲、智傑，以及實驗室的其他成員，同樣感謝你 們無論在實驗方面或者生活上熱心的協助，讓我感受到實驗室的溫馨。 最後，感謝郭正次教授、許鉦宗教授、謝嘉民博士，以及莫啟能博士 於學位考試期間對我的指教與批評，使本論文得以畫下完美的句點。

目錄 摘要……….………..………. ……….………i Abstrate……….………..………. ……….………iii 致謝……….………..………. ……….………...v 目錄……….………..………. ……….………..vi 表目錄……….………..………. ……….………..ix 圖目錄……….………..………. ……….………...x 一、 緒論………..…………..………..………..1 1.1 超大型積體電路技術現況及未來發展趨勢...1 1.2 研究動機及目的………...………...5 二、 文獻回顧……….………..……….8 2.1 低介電常數薄膜材料……..……..………...8 2.1.1 基本特性與要求……….…………..………9 2.1.2 各種低介電材料介紹………...………..10 2.2 奈米孔洞二氧化矽薄膜製備………..…………..…….21 2.2.1 溶膠-凝膠（Sol-Gel）原理……….21 2.2.2 有機模板分子之自組裝……….…………..………..22 2.3 電漿蝕刻製程………..……..……….25 2.3.1 電漿技術簡介………...…..25 2.3.2 蝕刻製程簡介………...……..26 2.3.3 傳統二氧化矽介電材料蝕刻………...28 2.3.4 多孔性二氧化矽薄膜蝕刻……….30 2.3.5 光阻剝除……….31 三、 實驗……..………..………..33 3.1 試片製備………...…...…..….33

3.1.1 矽晶片清洗……….33 3.1.2 奈米孔洞二氧化矽薄膜前驅物配製……….34 3.1.3 奈米孔洞二氧化矽薄膜試片的製備……….35 3.1.4 HMDS 疏水化改質處理……….37 3.1.5 利用反應性離子蝕刻系統(RIE)作薄膜的蝕刻………37 3.1.6 利用 Fusion ozone 光阻去除系統進行薄膜上光阻的移除.38 3.2 利用微影-蝕刻製程製備高深寬比之溝渠………40 3.3 儀器分析原理………...43 3.3.1 傅立葉轉換紅外線光譜儀……….43 3 . 3 . 2 膜 厚 與 折 射 率 量 測 儀 ( n & k a n a l y z e r ) … … … 4 4 3 . 3 . 3 原 子 力 顯 微 鏡 ( A F M ) … … … . . 4 4 3 . 3 . 4 場 發 射 掃 描 式 電 子 顯 微 鏡 ( S E M ) … … … 4 6 3 . 3 . 5 X 光 繞 射 儀 ( X R D ) … … … . . 4 7 3 . 3 . 6 奈 米 壓 痕 儀 ( N a n o i n d e n t o r ) … … … . 4 8 四、 結果與討論……….51 4.1 不同的煅燒方式對製備奈米孔洞二氧化矽薄膜之影響.…51 4.1.1 以爐管加熱煅燒方式製備奈米孔洞二氧化矽薄膜……….51 4.1.2 以臭氧電漿氧化煅燒方式製備奈米孔洞二氧化矽薄膜 …59 4.1.3 結論……….65 4.2 光阻移除對奈米孔洞二氧化矽薄膜性質之影響…………..66 4.2.1 利用臭氧電漿氧化法移除奈米孔洞二氧化矽薄膜上之光阻 對其薄膜性質之影響……….66 4 . 2 . 2 光 阻 移 除 對 三 甲 基 矽 化 改 質 後 之 奈 米 孔 洞 二 氧 化 矽 薄 膜 的性質影響……….71 4.2.3 利用臭氧電漿氧化法同時移除模板分子及光阻來製備奈米 孔洞二氧化矽薄膜………76

4.2.4 結論……….79 4.3 反應性離子蝕刻製程(RIE)對薄膜性質之影響…………..82 4.3.1 奈米孔洞二氧化矽薄膜於乾式蝕刻後之薄膜性質研究….82 4.3.2 三甲基矽化奈米孔洞二氧化矽薄膜於蝕刻後之薄膜性質研 究……….………87 4.3.3 有機模板分子於蝕刻後移除對二氧化矽薄膜的影響…….90 4.3.4 結論……….95 4.4 高密度電漿反應性離子蝕刻(HDP-RIE)製程之探討……..97 4.4.1 探討不同的蝕刻參數對蝕刻性質之影響……….97 4.4.1.1 感應耦合式電漿功率(ICP power)對蝕刻的影響………...97 4.4.1.2 偏壓功率(Bias power)對蝕刻的影響………...…...99 4.4.1.3 系統壓力對蝕刻的影響………...99 4.4.1.4 蝕刻氣體配比(CHF3/Ar)對蝕刻的影響………...101 4.4.1.5 蝕刻氣體配比(CF4/CHF3)對蝕刻的影響………..102 4.4.2 製備厚膜以蝕刻出高深寬比之溝槽………..106 五、 結論………..……110 參考文獻………113

表目錄 表1-1 ITRS 為未來超大型積體電路的系統需求研擬的趨勢……….……….3 表2-1 低介電材料中常見官能基的極化率及鍵能……….………..9 表2-2 aerogel 與 xerogel 製備方式之差異……….……19 表2-3 各種低介電材料之性質比較……….………20 表3-1 奈米孔洞二氧化矽薄膜前驅物溶液的成分以及莫耳比……….………35 表3-2 氧化矽乾蝕刻系統製程參數……….…………38 表3-3 Fusion ozone 光阻去除系統的製程參數………...39 表4-1 各種薄膜於光阻塗佈前以及光阻移除後其表面粗糙度比較表……….…81 表4-2 各種薄膜於電漿蝕刻前及電漿蝕刻後其表面粗糙度比較表……….……95 表4-3 HDP-RIE 之蝕刻參數………..109

圖目錄 圖1-1 超大型積體電路採用多層內連線的結構示意圖……….………..2 圖1-2 訊號延遲時間與技術節點的關係圖……….………..3 圖2-1 SSQ 結構……….12 圖2-2 HSQ 薄膜經熱處理步驟之結構變化………13 圖2-3 兩種氟化聚醯亞胺膜 FPI-45 及 FPI-136 結構圖……….…14

圖2-4 (a) FLARETM 1.0 、(b) FLARETM 2.0 結構圖………15

圖2-5 SiLK 經熱處理步驟之結構變化………....16 圖2-6 BCB 之單體結構………17 圖2-7 介電常數值與孔隙率的關係……….……18 圖2-8 有機分子模板作用示意圖……….………24 圖2-9 F/C 比、直流偏壓與聚合作用之關係圖……….………...30 圖2-10 多孔性二氧化矽薄膜之 ERnorm 與一般二氧化矽蝕刻率之關係………..31 圖3-1 奈米孔洞二氧化矽薄膜製備流程圖……….………36 圖3-2 蝕刻流程圖……….………38 圖3-3 光阻灰化流程圖……….………39 圖3-4 製備高深寬比溝渠之流程圖……….………42 圖3-5 AFM 量測原理……….………...45 圖3-6 AFM 探針的操作模式………...46 圖3-7 FE-SEM 量測原理……….……….47 圖3-8 負荷─壓痕位移關係圖……….………50 圖 4-1 以 爐 管 加 熱 煅 燒 製 備 奈 米 孔 洞 二 氧 化 矽 薄 膜 (a)AFM (b)SEM 平 面 圖...……….…………54 圖 4-2 以爐管加熱鍛燒製備之奈米孔洞二氧化矽薄膜 (a)膜厚與折射指數 (b)孔隙率

的變化情形……….………...55 圖4-3 以爐管加熱鍛燒製備奈米孔洞二氧化矽薄膜之 FTIR 光譜圖………..56 圖4-4 以 (1)爐管加熱煅燒、(2)臭氧電漿煅燒製備的奈米孔洞二氧化矽薄膜之 X 光繞 射圖譜………57 圖 4-5 利用奈米壓痕儀量測以爐管加熱鍛燒製備的奈米孔洞二氧化矽薄膜 （a）楊氏 係數 (b)硬度……….…..58 圖4-6 利用臭氧電漿煅燒製備奈米孔洞二氧化矽薄膜之表面粗糙度………60 圖 4-7 以臭氧電漿煅燒製備之奈米孔洞二氧化矽薄膜 (a)膜厚與折射指數 (b)孔隙率 的變化情形。………61 圖4-8 利用臭氧電漿煅燒製備奈米孔洞二氧化矽薄膜之 FTIR 光譜圖………..63 圖 4-9 利用奈米壓痕儀量測以臭氧電漿煅燒製備的奈米孔洞二氧化矽薄膜之 (a)彈性 係數、(b)硬度………64 圖 4-10 以 AFM 觀察經臭氧電漿氧化法移除奈米孔洞二氧化矽薄膜上之光阻後的薄膜 表面……….…...67 圖 4-11 以臭氧電漿氧化法移除奈米孔洞二氧化矽薄膜上之光阻，其膜厚與折射指數的 變化情形……….………...67 圖 4-12 奈米孔洞二氧化矽薄膜在經由臭氧電漿氧化處理前及處理後之 FTIR 光譜 圖………...……….………69 圖4-13 (1)奈米孔洞二氧化矽薄膜、(2)三甲基矽化奈米孔洞二氧化矽薄膜、(3)尚未移除 模板分子的二氧化矽薄膜，在經過臭氧電漿氧化處理移除薄膜上光阻後之低掠 角X 光繞射圖………..………..69 圖 4-14 奈米孔洞二氧化矽薄膜在經由臭氧電漿移除薄膜上光阻後 (a)彈性係數、(b)硬 度………....70 圖 4-15 以 AFM 觀察經臭氧電漿移除三甲基矽化奈米孔洞二氧化矽薄膜上之光阻後的 薄膜表面……….…………...73 圖 4-16 三甲基矽化奈米孔洞二氧化矽薄膜在經由臭氧電漿處理前及處理後之 FTIR 光

譜圖………..………..73 圖 4-17 以臭氧電漿氧化法移除三甲基矽化奈米孔洞二氧化矽薄膜上之光阻，其膜厚與 折射指數的變化情形………....74 圖 4-18 三甲基矽化奈米孔洞二氧化矽薄膜在經由臭氧電漿移除薄膜上光阻後 (a)彈性 係數、(b)硬度………..…………..75 圖 4-19 臭氧電漿氧化法同時移除模板分子及光阻所製備之奈米孔洞二氧化矽薄膜的原 子力顯微鏡影像……….………...77 圖 4-20 同時移除模板分子及光阻後的奈米孔洞二氧化矽薄膜，其膜厚與折射指數的變 化情形...……….………78 圖 4-21 同 時 移 除 二 氧 化 矽 薄 膜 內 的 有 機 模 板 分 子 以 及 上 層 光 阻 之 FTIR 光 譜 圖……….………...78 圖 4-22 同時移除模板分子及光阻後的奈米孔洞二氧化矽薄膜 (a)彈性係數、(b)硬 度……….………...80 圖 4-23 蝕刻後的奈米孔洞二氧化矽薄膜之表面形貌(a)AFM 與 (b)SEM 平面 圖……….…………...83 圖4-24 奈米孔洞二氧化矽薄膜於蝕刻過程之膜厚與折射指數的變化情形……….……84 圖4-25 電漿蝕刻前及蝕刻後的奈米孔洞二氧化矽薄膜之 FTIR 光譜圖………...85 圖4-26 (1)奈米孔洞二氧化矽薄膜、(2)三甲基矽化奈米孔洞二氧化矽薄膜、(3)尚未移除 模 板 分 子 的 二 氧 化 矽 薄 膜 經 過 電 漿 蝕 刻 後 之 低 掠 角 X 光 繞 射 圖………...……….…………86 圖4-27 以 AFM 觀察蝕刻後的三甲基矽化奈米孔洞二氧化矽薄膜之表面形貌………..89 圖 4-28 三甲基矽化奈米孔洞二氧化矽薄膜於蝕刻過程之膜厚與折射指數的變化情 形……….………...89 圖 4-29 電漿蝕刻前及蝕刻後的三甲基矽化奈米孔洞二氧化矽薄膜之 FTIR 光譜 圖……….…………...90 圖 4-30 以 AFM 觀 察 模 板 分 子 蝕 刻 後 移 除 的 奈 米 孔 洞 二 氧 化 矽 薄 膜 之 表 面 形

貌………....………91

圖 4-31 尚未移除模板分子之奈米孔洞二氧化矽薄膜於蝕刻過程之膜厚與折射指數的變 化情形………....92

圖 4-32 尚未移除模板分子之奈米孔洞二氧化矽薄膜在經電漿蝕刻前及電漿蝕刻後之 FTIR 光譜圖………..……….93

圖4-33 模板分子蝕刻後移除的 SEM 影像 (a) Trench、(b) Via………..94

圖4-34 各種薄膜之蝕刻速率比較圖………....…….96 圖4-35 改變電漿功率對薄膜蝕刻率之關係……….98 圖4-36 改變偏壓功率對薄膜蝕刻率之關係……….………..100 圖4-37 改變系統壓力對薄膜蝕刻率之關係……….………..100 圖4-38 蝕刻氣體配比( CHF3/Ar )對薄膜蝕刻率之關係………...101 圖4-39 蝕刻氣體配比(CF4/CHF3 )對薄膜蝕刻率之關係……….103 圖 4-40 奈米孔洞二氧化矽薄膜經 CF4/CHF3 為蝕刻氣體之蝕刻製程後 FTIR 光譜 圖……….……….104 圖 4-41 奈米孔洞二氧化矽薄膜經 CF4/CHF3 為蝕刻氣體之蝕刻製程後 ESCA 能譜 圖……….….105 圖4-42 以 SEM 觀察厚的奈米孔洞二氧化矽膜的試片斷面……….107 圖4-43 以 AFM 觀察厚的奈米孔洞二氧化矽膜的表面形貌………107

第一章 緒論

1.1

超大型積體電路技術現況及未來發展趨勢

超大型積體電路(ULSI)，如圖1-1所示，在高電晶體容量與運算速度的 需求快速增加下，使得元件尺寸縮小，內連線尺寸也必須相對縮小，積體 電路目前的線徑尺寸製作技術已由0.18 μm、0.13 μm下縮至90 nm，現在最 先進的製程技術將探討65 nm以下的尺寸範疇。不過隨著元件尺寸的縮小， 晶片的運作速度不再受限於元件的操作速度，而是取決於其導線間之訊號 傳遞速度[1]。如圖1-2所示，元件閘極層次的速度增益，將因增加RC時間常 數所引起之內連線傳導延遲而抵銷。舉例而言，當閘極長度為250 nm或更 小時，高達50%的時間延遲是肇因於較長的內連線[2]。因此ULSI電路中，內 連線的連結網路將成為影響如元件速度、信號串音(cross talk)、及ULSI電路 中的功率耗損等晶方性能的限制因素。解決這些問題的方法，早期是以線 路設計的方式來增加層數及關鍵部分的線徑與空間，然而如此將增大積體 電路尺寸而造成產率與成本的負擔，故有效的改善方式仍須從材料的電阻 及電容部份來著手。在電阻方面，由於銅的電阻係數只有1.67 μΩ-cm，遠小 於鋁的2.66 μΩ-cm 與鎢的5.65 μΩ-cm，而且其抗電遷移能力佳，故以銅金 屬取代鋁做為主要的導線材料，已經是產業界的共同的發展趨勢[3]。另一方 面，在低電容材料部分，諸多人力已試著研發比傳統製程技術所使用之二 氧化矽(其介電常數約為3.9)介電常數值低的材料。此材料的使用可降低因

為線寬變小所造成的訊號傳遞時間的延遲，內連線電容增加，以及金屬導

線間訊號相互干擾及能量消耗(power consumption)等問題的出現[4]。如表1-1

所示，根據2004年國際半導體技術藍圖(International Technology Roadmap for Semiconductors, ITRS)估計當邏輯電路進入90 nm技術時，金屬間介電層

的有效介電常數(keff)必須在3.1-3.6之間，因此low-k材料的體介電常數(kbulk)

必須小於2.7[5]。但是當IC製程技術到達65 nm線寬要求時，金屬間介電質的 keff 值必須在2.7-3.0之間，這表示所採用的低介電材料的介電常數必須不可 大於2.4。 Cu-M8 Cu-M6 Cu-M4 Cu-M2 Vi a 7 Via 5 Vi a 3 Via 1 Cu-M1 W Low k (k≦2.8) Low k (k≦2.8) STI Cu-M8 Cu-M6 Cu-M4 Cu-M2 Vi a 7 Via 5 Vi a 3 Via 1 Cu-M1 W Low k (k≦2.8) Low k (k≦2.8) STI 圖1-1 超大型積體電路採用多層內連線的結構示意圖

圖1-2 訊號延遲時間與技術節點的關係圖 <2.4 <2.4 <2.4 <2.7 <2.7 <2.7 <3.0 Intermetal insulator - kbulk

2.7-3.0 2.7-3.0 2.7-3.0 3.1-3.6 3.1-3.6 3.1-3.6 3.3-3.6 Intermetal insulator - keff

6 6 7 8 9 10 12 Barrier/Cladding thickness (nm) 12 12 11 11 11 10 9 No. of metal levels

60 67 76 85 95 107 120 MPU/ASIC 1/2Pitch (nm) 50 57 65 70 80 90 100 DRAM 1/2Pitch (nm) 2009 2008 2007 2006 2005 2004 2003 Year of Production <2.4 <2.4 <2.4 <2.7 <2.7 <2.7 <3.0 Intermetal insulator - kbulk

2.7-3.0 2.7-3.0 2.7-3.0 3.1-3.6 3.1-3.6 3.1-3.6 3.3-3.6 Intermetal insulator - keff

6 6 7 8 9 10 12 Barrier/Cladding thickness (nm) 12 12 11 11 11 10 9 No. of metal levels

60 67 76 85 95 107 120 MPU/ASIC 1/2Pitch (nm) 50 57 65 70 80 90 100 DRAM 1/2Pitch (nm) 2009 2008 2007 2006 2005 2004 2003 Year of Production 表1-1 ITRS為未來超大型積體電路的系統需求研擬的趨勢。

（The International Technology Roadmap for Semiconductors (ITRS), Interconnect Chap.,

Semiconductor Industry Association, 2004.）

金屬導線間所產生的電阻-電容之時間延遲(RC time delay)，基本上可用 簡易的一階方程式來做初步的估算:

m m Wt L R=ρ .

(

)

_⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ + = + = m m m m V L _t W L W t L C C C 2 2εε₀ . ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ + = = 2 ₀ 2_{2 2}2 m m m t L W L RC ρεε τ . C fV fV P 2 0 2 2 tan 2 π δ εε π ∝ ∝ . 其中，R為導線電阻，C為金屬間介電層的電容，ρ為電阻率，Lm為內連 線長度，tm為金屬層厚度，W為線寬，ε及ε0分別為介電層與真空的介電常數， P則為功率損。由以上方程式可知，影響RC時間延遲因素不外有二：其一 為材料本身的特性(電阻或電容率)，另一則為內金屬導線的幾何結構(如內 層連接線長度、線寬及金屬層厚度等)。

1.2 研究動機及目的

本研究主要在探討奈米孔洞二氧化矽薄膜的乾蝕刻特性，並進行溝渠 引洞結構圖案之蝕刻，以做為後續金屬鑲嵌結構及CMP等整合研究之基 礎。在此，我們將利用反應性離子蝕刻系統(RIE)來進行奈米孔洞二氧化矽 薄膜挖蝕接觸窗及引洞。一般而言，蝕刻氧化矽薄膜的反應氣體，大多以 氟化碳的氣體為主，如早期的CF4以及現在半導體製程常使用的CHF3。為了 與現有之半導體製程相容，因此這些氣體均為本研究主要採用之蝕刻氣 體。由於影響蝕刻的因素包括反應氣體、F/C比例、電漿功率、偏壓(bias) 以及系統壓力等，因此這些都將於本研究中進行探討。然而，本研究所製 備的奈米孔洞二氧化矽薄膜具有高孔隙率，且孔洞結構具有規則的排列結 構，因此蝕刻過程中因離子轟擊所造成孔洞規則排列的破壞以及蝕刻氣體 經由孔洞進入薄膜內部的可能性等，皆是我們欲了解的重點，以確定奈米 孔洞二氧化矽薄膜與傳統微影技術的相容性。我們將以I-line光學步進機定 義出0.35-1.0 μm寬度，高深寬比(aspect ratio, AR)的溝渠引洞圖案。研究的 重點包括：

1. 利用HDP-RIE蝕刻出具高深寬比的溝渠圖案。

2. 探討蝕刻對奈米孔洞薄膜的化學性質、密度與機械特性影響。 3. 蝕刻殘留物污染分析及光阻脫除對薄膜材質的影響。

奈米孔洞二氧化矽薄膜的孔洞形成，主要是藉由有機模板分子，行自 組裝排列，加熱移除後所得到之高孔隙率、高規則性排列的孔洞結構。而 由於高孔隙率的關係，衍生出許多製程上的問題，增加實際導入生產製程 上的困難，如吸水性、蝕刻氣體滲入孔洞等。有鑑於此，我們提出蝕刻後 移除模板分子的概念來改善上述之問題。於本研究中我們已成功地利用O3 氧化法來移除有機模板分子，且所得到的奈米孔洞二氧化矽薄膜之介電特 性與機械性質均有很好的結果。此外，利用此方式移除模板分子，其製程 時間只需短短幾分鐘，且製程可在低溫下進行，比起利用高溫加熱煅燒移 除，更能符合半導體製程快速與低溫的需求。而於蝕刻後才進行模板分子 的移除，有幾項優點: (1) 由於蝕刻前孔洞處為模板分子所佔據，因此水分 子與蝕刻氣體分子不易進入奈米孔洞二氧化矽薄膜內部，故在此之前較無 薄膜吸水與蝕刻氣體滲入等問題。(2) 蝕刻製程完成後，一般皆採用O3 氧 化法來移除光阻，而模板分子亦可經由此方式來移除，因此可藉由此步驟 同時進行模板分子及光阻移除，而達到製程簡化的效果。此外，模板分子 的存在對蝕刻製程所造成的影響，亦是我們急欲了解的部分。因此，我們 的研究重點包括: 1. 模板分子的存在對於蝕刻率以及漕渠引洞形貌的影響。 2. 利用O3 氧化法同時移除模板分子與光阻的效果。 3. 蝕刻後O3 氧化法移除模板分子對薄膜特性的影響。

上述研究的結果將有助於了解奈米孔洞二氧化矽薄膜於現有之微影蝕 刻製程中的整合性，以此為參照，可利於與後續金屬化製程(metallization) 研究上之結合與進行。

第二章 文獻回顧

2.1 低介電常數薄膜材料

隨著半導體製作技術的進步，元件尺寸已進入深次微米的領域。因此， 一般用於金屬導線間之介電層(IMD)，必須使用低介電材料來因應RC delay 所造成的問題。通常有兩種主要的方法被用來降低材料的介電常數，第一 種方法是設法降低材料本身的極性(polarization)，而發生極化的機制可分為 三種[6,7]，分別是電子極化(electron polarization)，即原子內的電子雲因外加 電場作用而偏離原子的電荷中心。第二是離子極化(ionic polarization)，其產 生的原因為陽離子和隂離子彼此間的相對位移。第三種是材料本身含永久 性電偶極，其會順著施加的電場方向平行排列，造成所謂的方向極化 (orientation polarization)。 表2-1列出低介電材料中常見的一些官能基(functional groups)的極化率 及鍵能[8]。由表可知，C-F以及C-C其鍵結極性最低，且隨著鍵數增加其極 性越強，因此在材料中添加氟原子以及減少雙鍵，參鍵的鍵結數目能有效 的降低材料的極性。介電常數與極化率的關係可經由 Clausius-Mossotti equation 來表示[7]， ) ( 3 2 1 0 o i e r r N _{α α α} ε ε ε + + = + − , 其中，εr 及ε0 分別為介電層與真空的介電常數，N 為每立方公尺的分子數， αe, αi, αo 分別為分子的電子極化率，離子極化率及方向極化率。由此方程式

表2-1低介電材料中常見官能基的極化率及鍵能[8] 可知，材料中的極性分子越少，則此材料的介電常數值就越低。 另一種降低介電常數的方法，是將介電材料的結構變得較為鬆散以增 加薄膜內的自由空間(free space)，而空氣的介電常數定義為1，因此能藉由 這種方式降低材料的介電常數。

2.1.1 基本特性與要求

目前產學界已研發出的多種低介電常數材料，與傳統介電層材料SiO2相 較，都具有較低的介電常數。然而作為一個好的低介電常數材料，除了要 具備有低的介電常數之外，尚需具備一些特性[9]： （1） 好的電特性：低介電常數、低漏電流、高崩潰電壓、低殘餘電荷、 高介電強度及高可靠性。 （2） 好的化學性質：抗水性、化學安定性、低釋氣(out-gassing)性質、

高蝕刻選擇性、耐環境安定性、保存期(storage life)長。 （3） 好的熱性質：高熱穩定性、高玻璃轉移溫度、高傳導性質、低受 熱收縮性、低熱膨脹係數。 （4） 好的機械性質：良好接著性、低薄膜應力、抗壓性、硬度佳、低 針孔(pin hole)密度。

2.1.2 各種低介電材料介紹

傳統介電材料SiO2的介電常數約 3.8-4.2，因此介電常數小於 4 的介電 材料就可定義為低介電常數材料。目前已有很多低介電常數材料被廣泛研 究以用來取代傳統介電材料SiO2，依其組成分類，可分為有機與無機兩類﹔

其沉積方式又可分為化學氣相沉積(chemical vapor deposition, CVD)及旋轉 塗佈法(spin-on)。 (1) 氟化二氧化矽 (fluorinated SiO2, FSG) 為了降低傳統介電材料SiO2的介電常數值，首先發展的是利用高密度電 漿 化 學 氣 相 沈 積(HDP-CVD) 成 長 摻 氟 的 二 氧 化 矽 [siliconoxyfluoride (FxSiOy), FSG]。由於氟具有很大的陰電性，因此摻雜氟在二氧化矽的Si-O 結構中，除了可有效降低電子極化的效應，也使得Si-O鍵結從sp3 變成sp2， 讓結構變得較為鬆散，導致SiO2的介電常數降低。大約摻雜10-15 at.%的氟 於SiO2可使的介電常數降低20%，大約為 3.3。然而並不是摻氟量越多，介

電常數就越低，當摻氟量超過10 at.% 會使得薄膜密度降低，增加水氣吸附 的位置，導致薄 膜 容 易 吸 水 ， 進 而 提 高 薄 膜 的 介 電 常 數(水 的 介 電 常 數 為 78)及漏電流值[10,11]。 而水分子中之H原子又會與Si-F鍵結中的氟原 子形成HF，對於後段製程有著非常嚴重的傷害。由 先前研究發現若以N2O 或NH3電漿來處理FSG薄膜，可以有效抑制其水氣吸附量[12]， 加 強 其 阻 擋 水 氣 的 能 力 ， 使 介 電 常 數 值 保 持 穩 定 。FSG另 一 缺 點 為 其 熱 穩 定 性 差(<450℃)， 無法符合當今世代的需求。 (2) SSQ介電材料 (silsesquioxane) SSQ為有機-無機化合物，分子式為(R-SiO1.5)，R可以為H，烷基，烷氧 基和芳基[13,14]。最常見的結構為梯狀結構以及由8個矽原子位於立方體頂點 所構成的籠狀結構，如圖2-1所示[13]。由於SSQ較低的薄膜密度以及Si-R鍵 結 的 極 化 性 不 如Si-O鍵 結 強 ， 故 其 具 有 較 低 的 介 電 常 數 。 而 依 據 官 能 基R的不同， SSQ主要可分為氫化 SSQ(HSQ, hydrogen-silsesquioxane,

Dow Corning 公 司 ) 以 及 甲 基 SSQ(MSQ, methyl-silsesquioxane, Allied Signal 公司)，皆藉由旋轉塗佈的方式成膜，有良好的填洞能力及局部平坦 化特性。

圖2-1 SSQ結構[13]

HSQ 分 子 式 為 (HSiO1.5) ，可溶 於 異 丁 基 甲 烷 酮 (methylisobutyl

ketone，MIBK)中。藉由旋塗的方式，將溶液塗佈於晶片表面，接 著

必 須 經 由 烘 烤(bake) 及 固 化 (curing) 的 步 驟 ， 使 薄 膜 結 構 從 籠 狀

(cage-like)結構轉變為網狀 (network)結構，由 於 Si-H終端鍵結的存在

使 得 膜材結構變得較為鬆散，如 圖2-2所 示 。而由 於 Si-H鍵 結 的 極 化 性

不 如Si-O鍵結強，因此HSQ薄膜具有低的介電常數 (k=3.0-3.2)。HSQ

缺 點 為 熱 穩 定 性 不 佳 ， 當 溫 度 大 於400℃，薄膜的 Si-H鍵會被破壞，

熱處理 籠狀( cage-like ) _{網路狀( network )} 圖2-2 HSQ薄膜經熱處理步驟之結構變化 MSQ其薄膜結構與HSQ非常相似，其分子式為(CH3-SiO1.5)，是以矽為 主並具有甲基鍵結(-CH3)所組成的化合物，如圖2-1所示。主要差別是以甲 基來取代HSQ中氫原子的位置[15,16]。由於Si-CH3比Si-H 鍵結的極性來的 小，且甲基分子比氫原子大，藉此增加分子間的立體障礙，進而降低原子 或分子排列的密度，使得膜材結構變得較為鬆散，因 此 具 有 比HSQ薄 膜 還 低 的 介 電 常 數 特 性(k~2.7)。 (3) 有機高分子介電材料 有 機 高 分 子 的 電 子 極 化 較 小 ， 具 有 低 的 介 電 常 數 。 其 優 點 為 介 電 常 數 低 ， 良 好 的 填 洞 能 力 ， 平 整 度 高 以 及 殘 留 應 力 小 ﹔ 缺 點 為 熱 穩 定 性 差 ， 導 熱 率 低 ， 與 無 機 物 黏 著 性 差 ， 易 吸 水 及 釋 氣 ， 非 等 向 性 的 熱 、 電 及 機 械 性 質 ， 與 傳 統 介 電 材 料SiO2製 程 相 容 性 低 。 上 述 之 缺 點 使 得 有 機 薄 膜 很 難 在 短 期 內 應 用 到 實 際 中 ， 然 而 隨 著 銅 製 程

的 推 廣 ， 積 體 電 路 的 製 程 溫 度 將 進 一 步 降 低 ， 為 有 機 薄 膜 的 應 用 提 供 有 利 條 件 。 因 此 仍 有 許 多 旋 塗 式 有 機 高 分 子 介 電 材 料 較 受 注 目 ，

其 中 較 適 用 於 積 體 電 路 製 程 整 合 上 的 主 要 有 ：FPI, PAE, FLARE,

SiLK, BCB等。這 些有機高分子包含大量的苯或氟，因 此具有較低的

介 電 常 數(k=2.5-3.0)以及較佳的熱穩定性，然而其機械性質及黏著性

仍 然 不 佳 。 以 下 將 分 別 介 紹 這 些 高 分 子 介 電 材 料 。

氟化聚亞醯胺 (fluorinated polyimide, FPI)：

氟化聚醯亞胺是由DuPont 所研發出來的有機高分子介電材料。圖2-3 是兩種氟化聚醯亞胺膜FPI-45及FPI-136的結構[17]。其優點為具有高的耐熱 性質(450-500℃)，機械強度以及低的介電常數(k=2.6-2.8)。但是其填洞能力 及附著力並不佳，且氟於高溫製程下會有嚴重的釋氣現象而使薄膜破裂， 因此影響後段製程的整合性。 圖2-3 兩種氟化聚醯亞胺膜 FPI-45 及 FPI-136 結構圖[17]

聚亞芳香醚(Polyarylene ethers, PAE)： 此材料應用於低介電材料有PAE (Schumacher公司)、FLARETM 1.0 及 FLARETM 2.0 (AlliedSignal公司，結構如圖2-4所示)，前者為聚亞芳香醚高 分子，後兩者主要的差別在於FLARETM 1.0 為氟化聚亞芳香醚高分子，而 FLARETM 2.0 則不含氟原子。 PAE與FLARE 2.0 兩種材料因具有許多低極性之芳香族結構，故不須 將其氟化，即能擁有低的介電常數值(k=2.4-2.8)。由於此兩種材料不具有氟 原子，不易吸附水氣，而不易產生腐蝕性的氫氟酸，有利於製程的整合[18,19]。 反觀FLARE 1.0，雖具有低的介電常數(k=2.4-2.6)、低的水吸附量 (<0.2%)，但由於結構中含有氟原子，所以在高溫製程下會有嚴重的釋氣現 象[20]，造成金屬連線腐蝕等問題，且其熱穩定性只到280℃，填洞能力差， 所以並不適合於半導體製程的應用。

圖2-5 SiLK經熱處理步驟之結構變化 SiLK [21,22]： SiLK是Dow Chemical公司所發展出來的材料，是一種低分子量芳香族 的熱固型有機高分子樹脂，其固化溫度大於400℃，薄膜於固化後具有等向 性。完全硬化的SiLK，反應式如圖2-5所示，其玻璃轉換溫度在490℃以上， 具有很好的化學性質、機械性質與電氣性質(k=2.6)，是一頗具潛力的低介 電材料。 苯并環丁烷(Benzoyclobutane；簡稱BCB) [23]： 圖2-6為BCB之單體，為DuPont所研發，因其分子結構中具有苯環、芳 香族及二甲基矽氧烷等疏水性官能基，故不易吸附大氣中之水氣，介電常 數約為2.7。其單體在加熱條件下會進行分子內重排，因此所製備之薄膜會 因不同碳氫鍵的排列而有不同的電氣性質。BCB的熱穩定性並不好，在空 氣中受熱到150-300℃時，就會導致薄膜破裂。

圖2-6 BCB之單體

(4) 奈米孔洞性二氧化矽介電材料(porous silica) [24-27]

為了使得材料的介電常數小於2.3，導入孔洞於介電材料內是最有效的 方式。一般而言，孔洞性材料其孔隙率介於0.2-0.95之間。依其孔洞大小的 不同，國際純粹與應用化學聯合會(International Union of Pure and Applied Chemistry, IUPAC)定義直徑小於2nm的孔洞為微孔(micropore)，直徑在 2-50nm的孔洞為介孔(mesopore)，直徑大於50nm的孔洞為大孔(macropore)， 而介孔材料以及一部分的微孔材料都可稱為奈米孔洞材料。 Porous silica是一種多孔性之介電材料，因材料內部包含許多孔洞，而 孔洞中有空氣(空氣的介電常數為1)，所以材料密度非常低且擁有極低之介 電常數(密度在0.2~1.0 g/cm3, k=1.1-2.4)。因此理論上超低介電常數可藉由調 節介電材料的孔隙率達成，如 圖2-7所示。

Re la ti v e di e le c tric c ons ta n t Porosity （％） 0 0 1 2 3 4 20 40 60 80 100 Oxide k~4.0 Oxide k~4.0 Low k~2.5 Low k~2.5 Re la ti v e di e le c tric c ons ta n t Porosity （％） 0 0 1 2 3 4 20 40 60 80 100 Oxide k~4.0 Oxide k~4.0 Low k~2.5 Low k~2.5 圖2-7 介電常數值與孔隙率的關係 除此之外，以孔洞性二氧化矽作為低介電材料尚具有以下優點: 高熱穩定性: 高達900℃且具有極低的熱膨脹係數(CTE)。 孔洞尺寸小: 一般都小於20nm，亦可調整至更低。 材料普遍性高: 所使用材料有矽源(TEOS)、水、醇類以及酸鹼溶液。 沉積方式簡單: 以旋轉塗佈方式沉積，相似於SOG(spin-on glass) 製 程，因此與現今製程設備相容性高。 而依其製備方式，大致可分為三種: (1) 氣凝膠(aerogel)/乾凝膠(xerogel)方法[28-31]: 兩種方式都是利用矽源、水及醇類相互混合，經由酸或鹼的催化合成 二氧化矽溶膠凝膠，於時效後旋塗於基材表面，在旋塗過程中溶膠黏滯度 迅速增大而轉變為凝膠，最後再以熱處理的方式除去溶劑後獲得奈米孔洞 二氧化矽薄膜。這兩種製備方式主要的差異在其乾燥的方法，如表2-2 所示。

乾燥方法 條件 優點 缺點 氣凝膠 (aerogel) [32,33] 超臨界萃取 (supercritical extraction) 1.高溫高壓 2.通入液態 CO2 1.薄膜收縮程度小 2.可達極大孔隙度 (~90%，k~1.3) 成本、危險性高 不易整合於半導 體製程中 乾凝膠 (xerogel) [34-36] 自然乾燥 (air drying) 放在空氣中 成本低 不具危險性 薄膜容易收縮 較小的孔隙度 (~80%) 表2-2 aerogel 與 xerogel 製備方式之差異 由表2-2 可知，經由此方式所製備的孔洞性二氧化矽薄膜，雖然可以達 到高孔隙率與超低介電常數(k=1.1-1.5)的要求，但是在熱處理過程中有收縮 與殘留應力等問題，使得孔洞尺寸不一及不規則的孔洞排列，導致機械性 質不佳，不利於製程上之應用。高孔隙率為超低介電特性的必要條件，然 而卻得犧牲結構的機械強度，使孔洞性二氧化矽薄膜在低介電特性與結構 強度中尋求妥協。 (2) 微泡沫法(nanofoam): 在二氧化矽溶膠凝膠中添加有機物以形成微泡沫，再經由煅燒製程將 有機物去除以形成孔洞，以此方式雖然可以製備出均勻的孔洞尺寸，但是 其孔洞排列不規則，會影響孔洞二氧化矽薄膜的機械性質與電學性質。 (3) 在二氧化矽溶膠凝膠中添加兩相(amphiphilic)分子: 於此方法中所添加的兩相分子是用來作為模板(template)分子，模板分 子會在塗佈過程中進行自組裝(self-assembly)以形成特定相，進而造成規則

的結構分佈，接著再利用煅燒製程將模板分子去除，便能形成具規則排列 之孔洞。而利用此方式所製備出的多孔性二氧化矽薄膜，其孔洞密度可達 45-75%，孔洞尺寸一致(20-90Å)且呈規則性排列[37,38]。因此以這種方式所製 備的孔洞性二氧化矽薄膜，具有較佳機械性質與電學性質，故現在多利用 此種方式製備孔洞性二氧化矽薄膜。 綜合以上所介紹之low k 材料，將其性質歸納於表2-3。我們發現高分 子薄膜其介電常數較低，但熱穩定性差﹔無機薄膜其熱穩定性較佳，但介 電常數較高﹔而多孔性二氧化矽除了具有極低介電常數及不錯的熱穩定 外，其材料性質與傳統介電材料(SiO2)相近，這對於製程設備之相容性高。 因此多孔性二氧化矽為目前最具潛力的低介電材料，而本研究即選用此材 料作為研究對象。 表2-3 各種低介電材料之性質比較

2.2 奈米孔洞二氧化矽薄膜製備

本研究中奈米孔洞二氧化矽薄膜的製備是在適當溫度與pH條件下，經 由溶膠–凝膠反應將四氧烷基矽(TEOS)水解後，混合界面活性劑，塗佈此凝 膠溶液於矽晶圓上，乾燥並煅燒後，即可形成奈米孔洞薄膜[39,40]。在此過程 中，界面活性劑扮演著模板分子的角色，它們在乾燥時會因溶劑的揮發而 連帶產生自組裝排列[41]，並於煅燒的過程中分解揮發，最後在SiO2 薄膜內 留下具規則排列的孔洞結構。因此製備奈米孔洞二氧化矽薄膜之前，必須 要先了解溶膠-凝膠法與模板分子自組裝的原理。

2.2.1 溶膠-凝膠(Sol-Gel)原理

溶膠-凝膠是兩種化學狀態間的轉化過程，為一種溼式化學合成技術。 所謂溶膠(sol)，是指溶液中的膠體粒子均勻分佈在溶液之中，並且一直保持 相當的活性，能夠繼續聚合形成更大的膠體。而膠體(colloid)是一種兩相共 存之狀態，粒徑大小通常只有10-100 Å 之間，所以可忽略其重力效應。這 些粒子經由本身的布朗運動以及粒子表面電雙層作用而不至於沈降。凝膠 (gel)是類似固體但含有固、液兩相的物質，固相是由交聯聚合物形成的三維 網狀結構，而液相則填充在固相的自由空間中。其經過水解(hydrolysis)及縮 合(condensation)反應之後，分子單體會經由鍵結逐漸形成大分子之凝膠狀 態。 基本上，溶膠-凝膠法牽涉到在酸或鹼催化的環境下，水解與縮合反應

(包含水縮合與醇縮合)[42]。可用下列三個化學方程式來表示:

_≡Si₋OR₊H O_⎯hydrolysis_{⎯⎯⎯→≡}Si₋OH ₊ROH (2-1)

2

2

_≡Si₋OH ₊HO₋Si_{≡ ⎯}water __⎯⎯condensati_⎯⎯⎯on_→≡S₋O₋Si_≡+H O (2-2) _≡Si₋OR₊HO₋Si_{≡ ⎯}alcohol_⎯⎯__⎯condensati_⎯⎯⎯on_→≡Si₋O₋Si_≡+ROH (2-3)

其中R為烷系官能基。如式(2-1)所示，水解反應利用水的氫氧基取代 TEOS的烷氧基，生成矽醇基(silanol group)。而所生成之矽醇基(-Si-OH)， 其氫氧基會繼續與矽烷氧化之氧基或氫氧基進行水縮合和醇縮合反應，生 成矽氧烷鍵(Si-O-Si)，並釋出醇類或水，如方程式(2-2)和(2-3)所示。通常縮 合反應在水解反應尚未完成時即開始進行。此外，由於TEOS與水不互溶， 因此添加乙醇作為均質劑(homogenizing agent)來調和分離的兩相，同時在水 解以及醇縮合反應中將不斷釋放醇類，可確保均質化的效果。 整體來說，溶膠凝膠法具有廣泛的應用範圍，而選擇溶凝膠法必然有 其他製備方法所不及之處，此法具有以下的優點：(1) 可在常溫下進行製 備、(2) 成本低、(3) 化學均勻性好、(4) 製程簡單，不需要真空系統成長 薄膜、(5) 可多成分合成，(6) 精確的化學計量比。

2.2.2 有機模板分子之自組裝(self-assembly)

自組裝

為系統之構成元素，如分子在不受外力介入下，自行聚集、網 織成規則結構的現象。其程序的發生通常會將系統從一個無序(disorder)的

狀態轉變成一個有序(order)的狀態。

高分子塊體共聚合物(block copolymer)係利用塊體間化學成分的不 同，造成不互容效應，最終將往最低自由能的方向，以自組裝的方式形成 穩定的有序微結構，如圓球體心立方堆積(body center cubic, BCC)結構、六 角圓柱堆積(hexagonal cylinder, HC)結構、層板(lamellae, L)結構、或是雙螺 旋體結構(bicontinuous或gyroid)、穿孔層板(perforated layer, HPL)結構。由於 其結構排列方式的多樣化，兼具一維、二維、三維之排列整齊性，且藉由 其聚合度(degree of polymerization)調控，可控制其排列結構之尺寸大小。 在本研究中我們使用三塊狀共聚高分子EO20PO70EO20(P-123)做為模板 分子。利用EO區塊為親水性，PO區塊為疏水性的特性，在前驅物中匯聚成 微胞(micell)，進一步形成微胞桿(micellar rod)。當前驅物旋塗於矽晶片表面 時，藉由溶劑的揮發，誘導有機模板分子在數秒內完成自組裝，生成具六 角對稱(hexagonal symmetry)形式規則排列的孔洞陣列特定相，稱為揮發誘 導自組構(evaporation-induced self-assembly) [41]，如圖2-8所示。

圖2-8 有機分子模板作用示意圖 Micellar rods Micell (Hexagonal array) gelling Self-assembled np-SiO₂ drying + curing Surfactant Micellar rods Micell gelling Self-assembled np-SiO₂ drying + curing Surfactant (Hexagonal array)

2.3 電漿蝕刻製程

2.3.1 電漿技術簡介

[43-45] 在半導體工業上，電漿被廣泛的定義為具有等量的正電荷和負電荷的 離子氣體。更進一步地來說，電漿就是有著帶電與中性粒子之準中性的氣 體，電漿本身就是這些粒子的集體行為。而電漿亦可解釋為一群完整與破 碎的分子集合，這些破碎的分子不論是否帶電，其活性皆很強，故可以在 低溫下沉積薄膜或蝕刻薄膜。 當施加於氣體的電場(如 DC、AC、RF、microwave)強度足夠大時，造 成氣體崩潰而游離化，於是就產生了電漿。電漿是由因某種方式而釋出的 自由電子所誘發，例如從負偏壓電極之場發射所釋放的自由電子。這些自 由電子從電場中獲得動能，在它們穿越氣體的過程中，將會與氣體分子碰 撞而損失能量。就使用在半導體製程中的電漿而言，有三種碰撞是最重要 的： 離子化碰撞：e- + A

→

A+ + 2e- (2-4) 激發－鬆弛碰撞：e- + A

→

A＊ + e- (2-5)

A＊

→

A + h

ν

(2-6) 分解碰撞：e- + AB

→

A + B + e- (2-7) 當電子與一個原子或一個分子相碰撞時，它會將部分能量傳遞至受到 原子核或分子核所束縛的軌道電子上，如果軌道電子獲得的能量而足以脫

離核子的束縛，它就會變成自由電子(如式 2-4)，這個過程稱為電子碰撞游 離(Electron-impact Ionization)。然而，有時軌道電子無法從撞擊電子中獲得 足夠的能量來逃脫原子核的束縛，只是使軌道電子躍遷到能量更高的軌道 層時(如式 2-5)，這個過程稱之為激發(Excitation)。激發狀態既不穩定而且 短暫。在激發態軌道的電子無法在此能量較高的軌道層中停留太久，它會 掉回到最低的能階或基態，並且以光子的型態把它從電子撞擊中所獲得的 多餘能量釋放出來(如式 2-6)，便產生了電漿獨特的輝光放電(glow discharge) 現象，此一過程稱為鬆弛(Relaxation)。另外，當電子和分子碰撞時，如果 因撞擊而傳遞到分子的能量比分子的鍵結能量要高時，就能打斷化學鍵並 且產生自由基（如式2-7），這個過程稱之為分解(Dissociation)。以上這些在 碰撞中能量的轉換使得氣體分子離子化，這些釋放出來的自由電子再從電 場獲得動能，此步驟一再重複產生。因此，當外加的電壓大過於崩潰位能 時，一個持續的電漿就會形成在整個反應腔體中。

2.3.2 蝕刻製程簡介

[43-45] 隨著超大積體電路之技術發展，元件縮小化成為製程發展趨勢。為使 線寬持續往更狹細的目標邁進，蝕刻技術扮演著非常重要的角色，因為它 必須將微影(Micro-lithography)後所產生的光阻圖案忠實地轉印至光阻下的 材質上，以形成積體電路的複雜架構。因此蝕刻技術在半導體製造過程中 佔有極重要的地位。

蝕刻技術主要可分為濕式蝕刻(wet etching)及乾式蝕刻(dry etching)兩 種，早期蝕刻製程以濕式蝕刻為主，主要是利用化學溶液來溶解晶圓表面 的材料，具有非常好的選擇性和高蝕刻速率。然而化學反應沒有特定方向 性，屬於等向性 (isotropic) 蝕刻，此性質會造成嚴重的底切(undercut)現象。 因此當圖形尺寸縮小到3微米以下之後，要繼續使用濕式蝕刻來作為圖案化 蝕刻製程就變得非常困難。為了解決這嚴重的底切問題，除了化學反應的 應用外，加入物理作用於蝕刻製程中是必需的，因此乾式電漿蝕刻就逐漸 地取代了濕式蝕刻。而濕式蝕刻則因其高選擇性而被用來剝除晶圓表面上 的整面全區薄膜。 乾式蝕刻製程是使用氣態的化學蝕刻劑來與材料產生反應，藉此來蝕 刻材料並形成可從基片表面上移除的揮發性副產物。隨著製程參數及電漿 狀態的改變，可以區分為兩種極端的性質的蝕刻方式，即純化學性蝕刻與 純物理蝕刻。 純化學蝕刻製程是利用電漿產生化學活性極強的自由基，此自由基擴 散至待蝕刻物質的表面，並與待蝕刻物質反應產生揮發性之反應生成物， 並被真空設備抽離反應腔。因此沒有物理轟擊的效果，僅只藉由化學反應 來移除物質。所以擁有類似於濕式蝕刻的優點及缺點，即高選擇比及等向 性蝕刻，故無法進行薄膜圖案化的蝕刻工作，通常是應用在剝除製程上。 純物理性蝕刻可視為一種物理濺鍍(sputtering)方式，它是利用輝光放

電，將氣體如Ar，解離成帶正電的離子，再利用偏壓將離子加速，濺擊在 被蝕刻物的表面，而將被蝕刻物質原子擊出。此種蝕刻方式的蝕刻速率通 常很低，主要是取決於離子轟擊的流通量和能量。因為離子轟擊可移除任 何與其接觸之材料，因此其選擇性很低。另外，離子轟擊方向通常和晶圓 表面互相垂直， 所以它是一種非等向性的蝕刻製程。 由以上的論點可知，純物理性蝕刻與純化學性蝕刻各有其優缺點，因 此最好的方法便是結合物理性蝕刻與化學性蝕刻，即所謂的活性離子蝕刻

(RIE, Reactive Ion Etch)。此種蝕刻方式的蝕刻速率是可受控制的，其蝕刻輪

廓是非等向性且可控制的。而為了得到更好的非等向性蝕刻輪廓，一種能 在低壓下產生高密度電漿的電漿源是必須的。對蝕刻製程而言，低壓的環 境能夠增加平均自由路徑(mean free path)並且減少離子的散射，進而增進對

蝕 刻 輪 廓 的 控 制 。 而ICP (inductively coupled plasma) 和 ECR (electron

cyclotron resonance)這兩種方式都能夠在低壓下產生高密度的電漿，並能獨 立控制電漿密度和離子轟擊的能量，進而增大製程參數之調變範圍與彈 性，且可降低電漿造成之元件損害。

2.3.3 傳統二氧化矽介電材料蝕刻

[43,45] 大多數的二氧化矽介電材料蝕刻最常使用的氣體是碳氟氣體，如CF4、 CHF3、C2F6、C3F8。在電漿環境中，碳氟氣體會分解而產生具高度反應性 的氟自由基(式2-8)，這些自由基在蝕刻二氧化矽時，會取代氧而與矽反應

形成具揮發性的四氟化矽(tetrafluoride)並將氧脫離出來(式2-9)。而氧會與碳

氟氣體中的碳反應生成CO、CO2，並釋放部分的氟自由基以維持蝕刻過程

時的F/C比。

CF4(g) → CF2(g) + 2F(g) (2-8)

4F(g) + SiO2(s) → SiF4(g) + 2O(g) (2-9)

2CF2(g) + SiO2(s) → SiF4(g) + 2CO(g) (2-10)

對氧化矽介電層蝕刻製程而言，F/C比在蝕刻選擇性上扮演著相當重要 的角色。當F/C比小於2時，可能會有聚合反應(polymerization)的發生，導致 類似鐵弗龍的聚合物沉積在製程反應室內。舉例來說，若使用CF4作為蝕刻 氣體，F/C比在剛開始時為4:1，接著CF4會分解成CF3和F，而CF3會繼續分 解成CF2，進而降低製程反應室內的F/C比。當許多CF2分子互相連結成鏈狀 時，就會形成聚合的情形。然而，可以藉由直流偏壓來控制離子轟擊的強 弱，進而抑制聚合反應以達到蝕刻的效果。圖2-9顯示了F/C比、直流偏壓與 聚合作用之關係。一般而言，介電層蝕刻經常使用氬氣來增加離子轟擊的 效果，有助於增加蝕刻速率並達到非等相性的蝕刻輪廓。

Relationship between F/C ratio, DC bias, and polymerization Etching Polymerization 圖2-9 F/C比、直流偏壓與聚合作用之關係圖

2.3.4 多孔性二氧化矽薄膜蝕刻

多孔性二氧化矽是一以Si成份為主的低介電材料，所以通常以蝕刻二氧 化矽之碳氟氣體為主要的蝕刻氣體，藉以產生具揮發性的四氟化矽而達到 蝕刻效果。而在圖案(pattern)定義上，薄膜孔隙率以及於蝕刻過程中所殘留 的碳氟膜將扮演著相當重要的角色。根據Standaert等人的研究指出[46-49]，多 孔性二氧化矽薄膜於蝕刻過程中，由於較少的物質被移除，故其蝕刻率會 比一般緻密的二氧化矽來的快。因此蝕刻率的計算必須經由式2-11加以修 正: ERnorm = ( 1-Π )ER (2-11) 其中，ER 為所測得之蝕刻率，Π為薄膜孔隙率。而經修正過的多孔性二氧 化矽薄膜之蝕刻率(ERnorm)大多會比一般二氧化矽之蝕刻率來得慢。然而此

nm/min ) ER norm ( Self-Bias Voltage (-V) 圖2-10 多孔性二氧化矽薄膜之ERnorm與一般二氧化矽蝕刻率之關係 與所選用的蝕刻氣體以及薄膜孔隙率有很大的關係。若使用低聚合性的蝕 刻氣體(如CHF3)對多孔性二氧化矽薄膜行蝕刻製程，則對於低孔隙率薄 膜，其修正過的蝕刻率(ERnorm)仍會比一般二氧化矽之蝕刻率來得快。相反 地，對於高孔隙率薄膜，其修正過的蝕刻率(ERnorm)就會比一般二氧化矽之 蝕刻率來得慢，如圖2-10所示。這是因為於蝕刻過程中，會有較多的碳氟聚 合物在多孔性二氧化矽薄膜表面以及孔洞內聚合，因此抑制了多孔性薄膜 之蝕刻率，尤其是對於高孔隙率以及孔洞尺寸較大的多孔性薄膜。

2.3.5 光阻剝除

蝕刻製程結束後，光阻必須被剝除。剝除光阻使用濕式和乾式製程皆 可。乾式剝除光阻製程中通常使用氧氣，其基本的化學反應如式2-13所示。 O2 → O + O (2-12)

O + PR → H2O + CO + CO2 + … (2-13) 根據Park等人的研究指出[50]，多孔性二氧化矽薄膜在經氧電漿處理 時，會有雙方面效應(double-sided effects)的產生。首先，氧電漿環境中所產 生的氧自由基會與薄膜孔洞表面的Si-CH3鍵結及C-H鍵結反應並消除這些 有機官能基。此時由於存在於孔洞表面的巨大甲基分子的減少，將會導致 薄膜孔隙率增加。然而在另一方面，薄膜內的Si-OH官能基彼此間亦會發生 縮合反應，進而降低孔隙率以及減少膜厚。

第三章 實驗

3.1 試片製備

試片的製備包含基材的前處理、前驅物的配製、奈米孔洞二氧化矽薄 膜的沉積、反應性離子蝕刻系統作薄膜的蝕刻，以及Fusion ozone 光阻去除 系統進行薄膜上光阻的灰化(ashing)、疏水化改質處理等程序。

3.1.1 矽晶片清洗

基材所使用的六吋p-type(100)矽晶片，必須經過化學清洗蝕刻工作站 (wet bench)標準清洗流程(RCA clean)的清潔，此一程序包含：（1）浸入 120

℃的硫酸水溶液(H2SO4：H2O＝3：1)10 分鐘，氧化並去除矽晶片表面殘留 的有機物及無機物；（2）浸入常溫的氫氟酸水溶液(HF：H2O＝1：50)直至 晶背不沾水，去除原生的二氧化矽(native oxide)；（3）浸入 75℃的氨水與過 氧化氫水溶液(NH4OH：H2O2：H2O＝0.25：1：5)10 分鐘，去除矽晶片表面 殘留的細微顆粒、氧化有機物以及溶解金屬離子；（4）浸入 75℃的鹽酸與 過氧化氫水溶液(HCl：H2O2：H2O＝1：1：6)10 分鐘，溶解鹼金及鹼土族 金屬離子；（5）再次浸入常溫的氫氟酸水溶液(HF：H2O＝1：50)直至晶背 不沾水，去除因前述步驟所產生的二氧化矽。另外，由於H2O2在高溫製程 中易被分解而無法有效被利用，因此，在每次使用前須再加入些許的H2O2。 而上述五項步驟，在每一項結束後皆需以去離子水浸泡清洗(rinse)七次循

環，最後置入旋乾機將六吋矽晶片旋乾，完成標準清洗流程。

3.1.2 奈米孔洞二氧化矽薄膜前驅物配製

本實驗所用之二氧化矽前驅物溶液，是在酸催化二氧化矽溶膠－凝膠 內添加兩相高分子(amphiphilic copolymer) P123 來當作模板分子。因此，前 驅物的配製可分為兩個部份： (1) 酸催化二氧化矽溶膠－凝膠： 此溶液之配製係以溶膠-凝膠的方式進行，先分別加入 TEOS 與乙醇作 為矽源以及主要的溶劑，再加入水促使 TEOS 水解，最後以滴定的方式加 入鹽酸以製造酸催化環境。將上述溶液以特定比例混合後，置於 70℃的水 浴進行90 分鐘的回流(reflux)。 (2) 兩相高分子 P123 的乙醇溶液: 由於P123 在室溫下為膠狀固體，因此我們必須先將 P123 依特定比例 溶到乙醇中。 把上述這兩種溶液充份混合均勻，在室溫下靜置四小時進行時效(aging) 處理。奈米孔洞二氧化矽薄膜前驅物溶液組成與莫耳比如表3-1 所示。

成分 莫耳比

TEOS （tetraethyl orthosilicate 1

P123 （triblock copolymer） 0.008～0.03 H₂O 3.5～5 HCl 0.003～0.03 EtOH 10～34 表 3-1 奈米孔洞二氧化矽薄膜前驅物溶液的成分以及莫耳比。

3.1.3 奈米孔洞二氧化矽薄膜試片的製備

奈米孔洞二氧化矽薄膜的製備方式係採以旋塗法(spin-coating)將薄膜 沉積於矽晶片基材上。首先，將矽晶片置於富含乙醇氣氛的旋塗機(spin coater)上，開啟真空幫浦以吸著矽晶片。滴入適量的前驅物佈滿矽晶片表 面，將前驅物溶液旋轉塗佈於矽晶片上。設定旋塗機轉速為1600 rpm，時 間為26 秒。而在旋轉塗佈過程中，矽晶片表面上的溶液中的溶劑(EtOH)不 斷揮發，最後含有機模板分子的二氧化矽薄膜在矽晶片表面上形成薄膜， 但其結構並不穩定。所以塗佈後的樣品需靜置於烘箱中進行 40℃兩小時的 乾燥(drying)，使旋塗於晶片上的薄膜有充分的時間進行反應並以不破壞薄 膜內部結構的方式緩慢揮發薄膜內的溶劑乙醇。接著升溫至110℃，進行一 小時的烘烤步驟(baking)，加速薄膜內溶劑的揮發，使溶質密度增加並讓薄

膜內部 Si-OH 鍵結進行交聯(crosslink)反應，形成以 Si-O-Si 鍵結為主的骨

架結構，讓結構更加穩固。此時，薄膜已初步固化，但模板分子尚存於薄 膜內部，因此必須經過煅燒製程(calcination)，移除薄膜內部的有機模板分

子，讓原本被微胞所佔據的空間被空氣取代，形成具奈米尺寸的孔洞。經 過上述步驟，可製得奈米孔洞二氧化矽薄膜(as-calcined)，並且擁有有序性 排列的微結構特性。奈米孔洞二氧化矽薄膜的製備流程如圖3-1 所示。 酸催化二氧化矽凝膠，置於 70℃ 回流系統 90 分鐘 添加 P123 有機模板分子 時效處理 ，成為前驅物 1700 rpm 26 秒，旋塗前驅物於 矽晶片表面 40℃ 120 分鐘的乾燥 110 ℃ 60分鐘的烘烤 鍛燒處理 奈米孔洞二氧化矽薄膜 酸催化二氧化矽凝膠，置於 70℃ 回流系統 90 分鐘 添加 P123 有機模板分子 時效處理 ，成為前驅物 矽晶片表面 40℃ 120 分鐘的乾燥 110 ℃ 60分鐘的烘烤 奈米孔洞二氧化矽薄膜 圖 3-1 奈米孔洞二氧化矽薄膜製備流程圖

煅燒製程將分成兩種方式進行: （1） 爐管加熱方式： 將試片送入常壓退火爐管中，通入流量為 10 L/min 的氮氣，在 400℃ 的溫度下煅燒30 分鐘，利用高溫移除薄膜內部的有機模板分子。 （2） 臭氧電漿氧化的方式(Fusion ozone 光阻去除機)﹕ 將試片放入 Fusion ozone 光阻去除機中，利用臭氧電漿的強氧化性 質，快速氧化並移除薄膜內有機模板分子。製程時間為3 分鐘。

3.1.4 HMDS 疏水化改質處理

煅燒後的奈米孔洞二氧化矽薄膜其孔洞表面具有許多矽醇基，很容易 與水氣結合(水的介電常數值為 78)，導致薄膜的介電常數大幅提升，因此 為了控制介電常數的穩定性，必須藉由HMDS 的三甲基矽化作用，將疏水 性的有機官能基接枝(grafting)至孔洞表面，把具親水性表面的奈米孔洞二氧 化矽薄膜轉換成疏水性表面，以符合實際應用之需要。其處理方式為將液 態的HMDS 倒入密閉容器中，並加熱至 165℃揮發以形成充分的 HMDS 氛 圍，對奈米孔洞二氧化矽薄膜進行60 分鐘的 HMDS 蒸氣處理。

3.1.5 利用反應性離子蝕刻系統(RIE)作薄膜的蝕刻

利用氧化矽乾蝕刻系統(TEL oxide etcher)分別蝕刻未移除模板分子之

化奈米孔洞二氧化矽薄膜(as-HMDS-treated)，探討其蝕刻特性、薄膜微結構

等性質。實驗流程與蝕刻參數分別如圖3-2 以及表 3-2 所示。

As-baked

Furnace-calcined

HMDS-treated

TEL oxide etcher (TEL-5000)

Ozone

材料分析 FTIR / AFM/ n&k/ XRD

圖3-2 蝕刻流程圖 RF Power (W) 500 Pressure (mtorr) 200 CHF3 (sccm) 20 CF4 (sccm) 20 Ar (sccm) 400 Time (s) 10 表3-2 氧化矽乾蝕刻系統製程參數

3.1.6 利用 Fusion ozone 光阻去除系統進行薄膜上光阻的移除

利用 Fusion ozone 分別移除烘烤後之二氧化矽薄膜(as-baked)、奈米孔 洞 二 氧 化 矽 薄 膜(as-calcined) 以 及 三 甲 基 矽 化 奈 米 孔 洞 二 氧 化 矽 薄 膜 (as-HMDS-treated)上之光阻，探討光阻的去除對薄膜性質的影響。實驗流程 與製程參數分別如圖3-3 以及表 3-3 所示。 As-baked Furnace-calcined HMDS-treated PR-strip (Track) Fusion Ozone 材料分析 FTIR / AFM/ n&k/ XRD

圖3-3 光阻灰化流程圖 Temperature (℃) 300 O2 (slm) 22 N2O (slm) 0.8 Time (s) 60 表3-3 Fusion ozone光阻去除系統的製程參數

3.2 利用微影-蝕刻製程製備高深寬比之溝渠

藉由微影製程來定義蝕刻圖案於矽晶片上，其方式為直接沉積奈米孔 洞二氧化矽薄膜於矽晶片上，接著送入自動化光阻塗佈及顯影系統(track) 進行光阻塗佈，再經由I-line光學步進機進行曝光，最後再送回自動化光阻 塗佈及顯影系統(track)進行圖案顯影以定義蝕刻圖案。所以track的主要功能 為塗佈光阻於晶圓表面及曝光後圖案之顯影，以求將光罩的圖案精準的轉 印於光阻上，以利於後續的蝕刻製程。其標準流程如下[43]: 1. 預烤(Prebake): 去除吸附在晶圓表面上的濕氣。 2. 底漆層塗佈(Priming): 所使用的底漆層為HMDS，其目的為増進有機的光 阻和無機的矽或矽化合物晶片表面間的附著力，使光阻能很均勻的塗佈 於晶圓表面。 3. 冷卻: 若不先將晶圓冷卻至室溫即將光阻塗佈於晶圓表面，則會使得光 阻內的溶劑揮發過快且同時造成晶圓冷卻，進而影響光阻的黏滞度以及 厚度的均勻性。 4. 光阻塗佈: 所使用的光阻劑為 I-line Resist，轉速為 3435 rpm。

5. 軟烤(soft bake): 製程溫度90℃，時間90 sec。目的為去除光阻內大部分溶 劑，並將光阻從液態轉變為固態，增加與晶圓間的附著力。軟烤後的光阻 厚度約為8300 Å。

長為365 nm，最常用於定義 0.35 μm 的圖案。

7. 曝後烤(post exposure bake): 製程溫度為 110℃，時間為 60 sec。當 I-line

從光阻與晶圓的界面反射時，會與入射進來的I-line 在不同深度產生建設性

及破壞性干涉，造成駐波效應(Standing wave effect)。而曝後烤的目的即用 來降低駐波效應。

8. 冷卻至室溫。

9. 顯影(Develop): 所使用的顯影劑為 AD-10 (2.38%四甲基銨氫氧化物 tetramethylammonium hydroxid, TMAH)，顯影時間為 60 sec。此步驟之目的 為移除不需要的光阻，並形成由光罩所定義的圖案。

10. 硬烤(hard bake): 製程溫度為 120℃，時間為 90 sec。其目的為去除光阻 內殘餘溶劑，增進光阻與晶圓間的附著力，並藉由聚合作用改善光阻抵抗 蝕刻的能力。 經由上述的微影製程把光罩上的圖案定義在晶圓表面的光阻層後，再 經由蝕刻製程把光阻上的圖案轉移到晶圓上，最後使用Fusion ozone光阻去 除系統來灰化光阻材料中大部分的碳氫元素，再浸泡於120℃的硫酸溶液中 10分鐘，將殘餘在表面的光阻去除。實驗流程如圖3-4所示。

np-silica 為基材 光阻塗佈(Track) 黃光製程(I-line) 顯影(Track) 乾式蝕刻(RIE) 光阻去除 圖3-4 製備高深寬比溝渠之流程圖

3.3 儀器分析原理

試片的分析包含利用傅立葉轉換紅外線光譜儀(FTIR)對試片進行化學 結構分析；n&k analyzer 系統測量薄膜的光學特性以及薄膜厚度；原子力顯 微鏡(AFM)與場發射掃描式電子顯微鏡(FE-SEM)作形貌觀察及膜厚鑑定﹔ X 光繞射儀來鑑定奈米孔洞二氧化矽薄膜內孔洞排列的規則性﹔奈米壓痕 儀量測薄膜的機械性質等。

3.3.1 傅立葉轉換紅外線光譜儀

[51] 型號為美國ASTeX PDS-17 System，主 要是 研究某一化學分子或化學 物種因吸收(或發射)紅外線輻射而在某些振動(vibrational mode)下產生振動 或振動－轉動能量的變化。然而並非所有的基本振動都能出現於紅外線光 譜中，振動模式必須伴隨偶極矩的改變，否則無法呈現於紅外線光譜中。 而其定性分析方法通常可由特性頻率光譜區(characteristic-group frequency region: 4000-1300cm-1)的特性吸收頻率來判定分析物可能含有哪些官能 基，以便獲得可能的分子結構。然後在進一步對分析物的光譜與可能結構 的分子紅外線光譜加以鑑定。此時指紋區(finger-print region: 1300-400 cm-1) 的光譜對分子的鑑定就特別有用，若此區的光譜非常吻合，則幾乎可以確 認是由相同的分子或物質所產生。因此，藉助於紅外線光譜的分析，化合 物的鑑定與含量得以決定。 與傳統的紅外線光譜儀比較，傅立葉轉換紅外線光譜儀擁有高輸出能

量，因此在分析時可獲得較強的訊號雜訊比(signal to noise ratio)，並具備高 解析度、頻率再現性等優點。

3.3.2 膜厚與折射率量測儀 (n&k analyzer)

型號為n&k analyzer 1200，掃瞄波長涵蓋紫外光至可見光波長範圍(190 nm-900 nm)，可量測半導體、介電層、透明導體、光阻及高分子薄膜等物 質之膜厚、折射率(Refractive Index, n)、光消散係數(Extinction Coefficient, k) 以及能帶間隙(Energy Band-gap)等數據。它的工作原理主要是在基材上的薄 膜垂直照射可見光，這時光的一部分在薄膜的表面反射，另一部分透進薄 膜，然後在薄膜與基材(wafer或glass)之間的介面反射。這時薄膜表面反射 的光和薄膜底部反射的光產生干涉現象。n&k analyzer就是利用這種干涉現 象來測量薄膜厚度的儀器。本研究係利用此系統，測量奈米孔洞二氧化矽 薄膜的折射率nf(λ)以及膜厚，應用折射率概略估算孔洞性二氧化矽材料的孔 隙率[56]。其關係式為：π =

(

1.458−n

)

0.458。其中，π為奈米孔洞二氧化矽薄 膜的孔隙率，n為折射率。

3.3.3 原子力顯微鏡(AFM)

[51]

型號為Veeco Dimension 5000 Scanning Probe Microscope (D5000)，其量

測原理如圖3-5 所示。探針貼近試片表面時，探針與試片之間的作用力大小