【11】證書號數：I530701
【45】公告日： 中華民國 105 (2016) 年 04 月 21 日
【51】Int. Cl.： G01R31/28 (2006.01) G01R31/26 (2014.01)
發明 全 7 頁
【54】名 稱：三維積體電路測試系統及其方法
THREE DIMENSION INTEGRATED CIRCUIT TESTING SYSTEM AND METHOD THEREOF
【21】申請案號：103124023 【22】申請日： 中華民國 103 (2014) 年 07 月 11 日
【11】公開編號：201602601 【43】公開日期： 中華民國 105 (2016) 年 01 月 16 日
【72】發 明 人： 李昆忠 (TW) LEE, KUEN JONG；李良哲 (TW) LI, LIANG CHE
【71】申 請 人： 國立成功大學 NATIONAL CHENG KUNG UNIVERSITY
臺南市東區大學路 1 號
【74】代 理 人： 陳豐裕
【56】參考文獻：
TW 201221982A TW 201245735A US 8436639B2
TW 201245734A TW 201413267A US 8531199B2 審查人員：机亮燁
[57]申請專利範圍
1. 一種三維積體電路測試系統，係包括有：一測試介面與解碼單元，係接收該三維積體電 路測試系統所需之測試向量；一控制訊號產生單元，係電性連接該測試介面與解碼單 元，該控制訊號產生單元係於一特定測試模式下產生該三維積體電路測試所需之控制訊 號，其中該特定測試模式係為堆疊前測試模式、矽穿孔測試模式，以及堆疊後測試模式 其中之一或兩者以上之組合；以及一測試流程執行單元，係分別電性連接該測試介面與 解碼單元，以及該控制訊號產生單元，該測試流程執行單元係傳送該測試向量至該三維 積體電路，並接收該三維積體電路回傳之測試結果，以與預期測試結果進行比對。
2. 如申請專利範圍第 1 項所述之三維積體電路測試系統，其中該三維積體電路測試系統係 進一步設置有一電性連接該測試介面與解碼單元之圖形化介面軟體模組，當該特定測試 模式為堆疊前測試模式或堆疊後測試模式其中之一時，該圖形化介面軟體模組係進行整 體測試流程，以選取特定測試模式所需之測試向量，並經由該測試介面與解碼單元與該 測試流程執行單元傳送，該測試流程執行單元係接收該三維積體電路回傳之測試結 果，
以與預期結果進行比對，再由該圖形化介面軟體模組輸出比對後之錯誤資訊。
3. 如申請專利範圍第 1 項所述之三維積體電路測試系統，其中當該特定測試模式為矽穿孔 測試模式時，該測試流程執行單元係產生矽穿孔測試向量，以傳送至該三維積體電路，
並接收該三維積體電路回傳之矽穿孔測試結果，以與預期結果進行比對。
4. 如申請專利範圍第 2 項所述之三維積體電路測試系統，其中該測試介面與解碼單元係包 括有一傳輸轉換介面，以及一電性連接該傳輸轉換介面之資料解碼傳送器，其中該傳輸 轉換介面係接收該圖形化介面軟體模組輸入之測試向量，該資料解碼傳送器係轉換該測 試向量為該三維積體電路測試系統所使用之格式，並傳送至該控制訊號產生單元與該測 試流程執行單元。
5. 如申請專利範圍第 4 項所述之三維積體電路測試系統，其中該控制訊號產生單元係包括 有一設定暫存器，以及一電性連接該設定暫存器之控制訊號產生器，其中該設定暫存器 係接收該資料解碼傳送器傳送之測試向量，該控制訊號產生器係產生一控制訊號輸入至 該三維積體電路進行電性測試。
6. 如申請專利範圍第 5 項所述之三維積體電路測試系統，其中該測試流程執行單元係包括 至少一個移位緩衝器、一比較器、一記憶體、一矽穿孔測試向量產生器，以及一測試流 程控制器； 當該特定測試模式為堆疊前測試模式或堆疊後測試模式其中之一時，該至少 一個移位緩衝器係將該圖形化介面軟體模組傳送之測試向量傳遞至該三維積體電路進行 電性測試，該比較器係接收該三維積體電路回傳之測試結果，並與儲存於該記憶體之預 期測試結果比對；當該特定測試模式為矽穿孔測試模式時，該矽穿孔測試向量產生器係 根據該測試流程控制器內之測試流程，產生相對應複數個矽穿孔數量之測試向量，經該 至少一個移位緩衝器傳送至該三維積體電路之矽穿孔進行電性測試，該比較器係接收該 三維積體電路回傳之矽穿孔測試結果，並與該矽穿孔測試向量產生器產生之預期測試結 果比對。
7. 一種三維積體電路測試方法，其步驟包括有：步驟一：選擇一三維積體電路測試所需之 特定測試模式，該特定測試模式係為堆疊前測試模式、矽穿孔測試模式，以及堆疊後測 試模式其中之一；步驟二：利用一控制訊號產生單元於該特定測試模式下產生該三維積 體電路測試所需之控制訊號；以及步驟三：利用一與該控制訊號產生單元電性連接之測 試流程執行單元傳送一測試向量至該三維積體電路，並接收該三維積體電路回傳之測試 結果，以與預期測試結果進行比對。
8. 如申請專利範圍第 7 項所述之三維積體電路測試方法，其中該測試流程執行單元係進一 步電性連接一圖形化介面軟體模組，以及一測試介面與解碼單元，當該特定測試模式為 堆疊前測試模式或堆疊後測試模式其中之一時，該圖形化介面軟體模組係傳送該特定測 試模式所需之測試向量，經由該測試介面與解碼單元與該測試流程執行單元至該三維積 體電路，該測試流程執行單元係接收該三維積體電路回傳之測試結果，以與預期結果進 行比對，再由該圖形化介面軟體模組輸出比對後之錯誤資訊。
9. 如申請專利範圍第 7 項所述之三維積體電路測試方法，其中當該特定測試模式為矽穿孔 測試模式時，該測試流程執行單元係產生矽穿孔測試向量，以傳送至該三維積體電路，
並接收該三維積體電路回傳之矽穿孔測試結果，以與預期結果進行比對。
10. 如申請專利範圍第 8 項所述之三維積體電路測試方法，其中該測試介面與解碼單元係包 括有一傳輸轉換介面，以及一電性連接該傳輸轉換介面之資料解碼傳送器，其中該傳輸 轉換介面係接收該圖形化介面軟體模組輸入之測試向量，該資料解碼傳送器係轉換該測 試向量為該三維積體電路測試系統所使用之格式，並傳送至該控制訊號產生單元與該測 試流程執行單元；該控制訊號產生單元係包括有一設定暫存器，以及一電性連接該設定 暫存器之控制訊號產生器，其中該設定暫存器係接收該資 料解碼傳送器傳送之測試向 量，該控制訊號產生器係產生一控制訊號輸入至該三維積體電路進行電性測試；該測試 流程執行單元係包括至少一個移位緩衝器、一比較器、一記憶體、一矽穿孔測試向量產 生器，以及一測試流程控制器；當該特定測試模式為堆疊前測試模式或堆疊後測試模式 其中之一時，該至少一個移位緩衝器係將該圖形化介面軟體模組傳送之測試向量傳遞至 該三維積體電路進行電性測試，該比較器係接收該三維積體電路回傳之測試結果，並與 儲存於該記憶體之預期測試結果比對；當該特定測試模式為矽穿孔測試模式時，該矽穿 孔測試向量產生器係根據該測試流程控制器內之測試流程，產生相對應複數個矽穿孔數 量之測試向量，經該至少一個移位緩衝器傳送至該三維積體電路之矽穿孔進行電性測 試，該比較器係接收該三維積體電路回傳之矽穿孔測試結果，並與該矽穿孔測試向量產 生器產生之預期測試結果比對。
- 3414 -
圖式簡單說明
第一圖：本發明三維積體電路測試系統其一較佳實施例之測試系統配置方塊圖 第二圖：本發明三維積體電路測試系統其一較佳實施例之整體配置方塊圖
第三圖：本發明三維積體電路測試系統其一較佳實施例之控制訊號產生器配置方塊圖 第四圖：本發明三維積體電路測試系統其一較佳實施例之移位緩衝器配置方塊圖 第五圖：本發明三維積體電路測試系統其一較佳實施例之比較器配置方塊圖
第六圖：本發明三維積體電路測試系統其一較佳實施例之矽穿孔測試向量產生器配置方 塊圖
第七圖：本發明三維積體電路測試方法其步驟流程圖
- 3416 -
- 3418 -
