(一)晶片中心_無線寬頻應用技術分項之 WiMAX 個人行動數位機關鍵技術
1.學術創新
完成國內第一顆高效能雙 PACDSP 之異質三核心系統平台與單晶片，效能達 3 GIPS；其中內含 ARM 做為控制單元。同時採用新一代晶片匯流排溝通界面 (AMBA3, AXI)及內建 EMDMA(Enhanced Multimedia DMA)及 DDR2 Memory Controller，整體資料傳輸效能更可提高 60%。
完成開發 PAC Duo 嵌入式軟體技術，其中 H.264 decoding 執行效能較單一 DSP 提 升 58%。同時完成世界第一個 Android 實體共通平台，並成功將其中多媒體解碼連 接至 PACDSP 執行。
完成全球超低功耗、高整合性之 DVB-H RF tuner IC，low power CMOS RF tuner IC 除突破低電壓(1.2V)低電流及高線性度的要求外，已完成 7 案專利申請。
完成 PAC-solo FPGA 教學平台移轉，並透過教育體系 ESW (Embedded Software) 建 立教學課程，使使用者能進一步在此平台開發各式軟體與創新應用。
與 UIUC 合作開發 0.13 um 600 MS/s time-interleaving SAR ADC，採用 Adaptive Digital Equalization 技術，功耗只有 30uW，SFDR 可達 60dB，將刊登於 ISSCC 2009。
2.國際合作
美國加州大學聖塔巴巴拉分校(University of California Santa Barbara, UCSB)
針對 Advanced High Speed Serial Link Transceivers 之架構與測試技術進行相關議 題討論：
－完成具內建測試接收器 behavior model 建立，並加入數位化類比測試功能。而 此測試技術包含三項重大成果：
技術特點 1：控制接收器中 XTalk canceller coefficients (c1~c3)，來產生出具 有不同抖動成分的資料訊號，藉以取代傳統測試時所需之 Bit Error Rate
測試精確度。
日本早稻田大學(University of Waseda)Advanced Chip Multiprocessor Research Institute
合作先進多核心編譯器的核心架構設計，藉由其相關經驗來協助我們發展彈性且 適用於我國自主研發、自訂架構之多核心處理器系統，使能從複雜、異質且多 核心 MPU 與 DSP 中的硬體模組平行化處理任務排程。
－前後共派員 6 名赴早稻田大學合作與交流，探討多核心先進平行與節能編譯 器技術，並且討論處理器硬體架構之搭配技術。
－工研院晶片中心於 97 年 11 月 17 日假交大電資中心國際會議廳舉行
「International Embedded Multi-Core Workshop－國際多核技術研討會」，共有 250 多位學業界相關人員共襄盛舉；會中邀請國際大廠如 ARM、Toshiba (CELL-Venezia)、nVIDIA、Google，以及學術研究單位如日本早稻田大學、中 國科學院、台灣大學及 IMEC 等專家學者，分享多核技術研發經驗，並藉此進 行技術交流，提供國內學業界發展適合之多核心處理器系統。
3.其他重要具體成果說明
矽晶數位電視調諧器 DVB-H tuner IC，係採用 1.2V TSMC 0.13m CMOS 製程所開 發，其 10% time slicing 模式下最高功耗為 11.4mW，連續接收模式下最高功耗僅 為 11.4mW，而 Area 也僅為 7.2mm2。此技術獲得工研院 FY97 傑出研究金牌獎。
(二)晶片中心_晶片設計與驗證環境實驗室建構分項
支援無線多媒體系統晶片關鍵技術發展計畫。
2.支援「WiMAX+WiFi 實驗網路建置計畫」、「用於手持多媒體裝置之行動資訊網技 術」、「有效應用於最後一哩之無線寬頻多徑傳輸電路技術」、「Broadband Wireless Communication(TW4G)」
3.奈米電子關鍵技術之 MRAM 測試驗證技術。
4.與清大合作執行「前瞻無線測試平台與技術」學界科專之高速及高解析度鎖相迴路 內建自我測試電路。
5.與交大/中央合作執行「SoC On-chip Transmission Links System and Platform」學界科 專之「SoC Power and Noise Analysis Platform」。
(三)資策會_數位家庭無線通訊技術發展計畫
1.提出專利「封包傳輸系統與用於該封包傳輸系統之封包傳輸方法、封包更新方法、
主控裝置及其電腦程式產品」，申請台、中、美、韓四地區專利。本篇專利 以移動 節點探知技術，取代傳統的全域式廣播，順利突破傳統區域性無線感測網路的限制，
並已實際應用於台北港無線感測高效率貨櫃作業示範計畫中。
2.提出「長鏈狀無線網路之網路位址分配與給定方法以及路由方法」專利，申請台、
美、中三地專利。
3.提出「多階段搜尋式無線感測網路佈建系統核心」專利，申請台、美、中三地專利。
4.已經在重要國內外研討會中發表五篇會議論文、八篇國內雜誌文章。藉由期刊論文 的發表與相關的研究單位進行交流，以調整未來計畫研發方向。
5.發展長鏈狀無線感測網路技術，以 TDMA 分時存取技術為基礎，結合可動態調整 的資料彙整與壓縮技術，在大量節點時依然能保持最大資訊總流量；另外在此一基 礎之上開發新的網路層配址與路由技術，突破傳統感測網路 16 層的規模限制，同 時可保持橫向延伸的彈性與錯誤回復的容錯性。此項技術將有助於建置大規模的無 線感測網路。
6.針對傳統無線感測網路系統建置後難以擴充與管理的缺點加以改良，發展無線感測 網路抽象層遠端存取技術，以移動節點探知技術，取代傳統的全域式廣播，順利突 破傳統區域性無線感測網路的限制；同時結合定位技術、路徑統計與預測，進行區
1.「晶片系統傳輸鏈之電路系統設計與驗證平台三年計畫」已發展一個嵌入式系統，
其規格製定透過初期軟體模擬驗證完畢後，開始著手進行系統實現的工作，分為軟 體與硬體兩個方面，最大的瓶頸在於系統各元件之間的介面整合以及軟體與硬體之 間溝通的介面整合，這個部份的工作通常是繁複而且容易出錯，透過介面整合自動 化技術，依據所需求的規格，自動產生硬體的介面-wrapper/bridge，及軟體與硬體之 間的溝通介面-driver，減少因人為所產生的錯誤，並能有效降低系統開發時程。
2.「超低功率數位訊號處理器核心開發計畫」產出一個自有指令集架構(ISA)的超低功 率數位訊號處理器核心，完成其硬體設計與晶片實現，建立所需之軟體工具環境，
並以 SOC 平台展示其在行動多媒體通訊應用之市場價值。
「后羿計畫」已研發記憶體晶片之自我測試與修復技術，對於邏輯及類比晶片之自我 測試技術亦多所著墨。預計未來將陸續實現自我修復技術及容錯電路設計技術。